專(zhuān)利名稱：一種寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置，尤其涉及一種寬頻線性調(diào)頻連續(xù)波信 號(hào)產(chǎn)生裝置，用于毫米波測(cè)速測(cè)距雷達(dá)的信號(hào)源部分。
背景技術(shù)：
連續(xù)波雷達(dá)利用連續(xù)波波形，該波形可以看成是形式為 Cod^l3I的純正弦波。從靜止目標(biāo)和雜波來(lái)的雷達(dá)回波的頻譜將集中在Λ處。運(yùn)動(dòng)目標(biāo)
回波的中心頻率將便宜厶，即多普勒頻率。因此，通過(guò)測(cè)量該頻率差，連續(xù)波雷達(dá)可以非常
精確的提取目標(biāo)的徑向速度。由于連續(xù)波輻射的連續(xù)特性，不能對(duì)運(yùn)動(dòng)物體進(jìn)行距離測(cè)量。 因此采用線性調(diào)頻連續(xù)波，這樣既可以測(cè)量距離，也可以測(cè)量多普勒信息。所以需要產(chǎn)生調(diào) 頻連續(xù)波信號(hào)。目前，最成熟的線性調(diào)頻連續(xù)波信號(hào)的產(chǎn)生方式是通過(guò)專(zhuān)用DDS(Direct Digital Synthesizer，直接數(shù)字式頻率合成器，以下簡(jiǎn)稱數(shù)字頻率合成器)芯片來(lái)產(chǎn)生。當(dāng)然也可 以采用壓控振蕩器和其他方法來(lái)實(shí)現(xiàn)，但是其實(shí)現(xiàn)方法相對(duì)于專(zhuān)用DDS芯片來(lái)說(shuō)要復(fù)雜的 多，線性度也很難達(dá)到要求，并且實(shí)時(shí)更改其頻率范圍也要困難的多。由于毫米波雷達(dá)高的 分辨率和測(cè)距精度越來(lái)越受到各國(guó)的青睞，目前已經(jīng)得到越來(lái)越廣泛的應(yīng)用，正是由于其 高的距離分辨率和測(cè)距精度從而對(duì)其調(diào)頻連續(xù)波的線性度提出了更高的要求。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題在于提供一種能夠滿足毫米波線性調(diào)頻連續(xù)波雷達(dá)對(duì) 距離分辨率和調(diào)頻線性度的要求，且結(jié)構(gòu)簡(jiǎn)單，成本低廉的寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生
直ο本發(fā)明采用以下技術(shù)方案
一種寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置，該裝置包括信號(hào)產(chǎn)生控制模塊、電源供電模 塊、上變頻模塊以及信號(hào)調(diào)理電路；所述信號(hào)產(chǎn)生控制模塊包括控制器及與該控制器信號(hào) 連接的數(shù)字頻率合成器；所述上變頻模塊包括上混頻器和帶通濾波器，上混頻器的輸出端 和帶通濾波器的輸入端相連；所述信號(hào)調(diào)理電路包括順次信號(hào)連接的射頻變壓器、功率放 大器、模擬低通濾波器；其中數(shù)字頻率合成器的輸出與射頻變壓器的輸入相連接，模擬低通 濾波器的輸出與上混頻器的輸入相連接；電源供電模塊用于各部件的供電。所述控制器為FPGA (Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列)。所述信號(hào)產(chǎn)生控制模塊還包括一個(gè)外接晶振，該晶振發(fā)出的時(shí)鐘信號(hào)經(jīng)功分器分 為兩路分別傳輸給FPGA及數(shù)字頻率合成器。所述寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置的控制參數(shù)通過(guò)與所述FPGA的輸入端相 連接的計(jì)算機(jī)輸入；該計(jì)算機(jī)與FPGA可通過(guò)各種有線或無(wú)線方式連接，本發(fā)明采用最常用 的以太網(wǎng)連接。
本發(fā)明采用FPGA控制數(shù)字頻率合成器產(chǎn)生調(diào)頻連續(xù)波信號(hào)，使整個(gè)裝置的結(jié)構(gòu) 簡(jiǎn)單，成本低廉，并使用外接晶振輸入時(shí)鐘信號(hào)從而滿足了對(duì)系統(tǒng)時(shí)鐘的高要求；并通過(guò)與 FPGA連接的計(jì)算機(jī)進(jìn)行控制指令的輸入，可通過(guò)計(jì)算機(jī)軟件界面實(shí)時(shí)控制其輸出頻率、帶 寬和幅度等控制參數(shù)。相比現(xiàn)有技術(shù)，本發(fā)明具有信號(hào)線性度好、輸出帶寬較寬、結(jié)構(gòu)簡(jiǎn)單、 穩(wěn)定可靠的優(yōu)點(diǎn)。


圖1為本發(fā)明的寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置的結(jié)構(gòu)框圖； 圖2為本發(fā)明的寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置的硬件結(jié)構(gòu)示意圖3為本發(fā)明的寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置生成調(diào)頻連續(xù)波信號(hào)的過(guò)程示意圖。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)說(shuō)明
本發(fā)明的寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置，如附圖1所示(圖中虛線框內(nèi)部分)，包括 信號(hào)產(chǎn)生控制模塊、電源供電模塊、上變頻模塊以及信號(hào)調(diào)理電路；所述信號(hào)產(chǎn)生控制模塊 包括控制器及與該控制器信號(hào)連接的數(shù)字頻率合成器；所述上變頻模塊包括上混頻器和帶 通濾波器，上混頻器的輸出端和帶通濾波器的輸入端相連；所述信號(hào)調(diào)理電路包括順次信 號(hào)連接的射頻變壓器、功率放大器、模擬低通濾波器；其中數(shù)字頻率合成器的輸出與射頻變 壓器的輸入相連接，模擬低通濾波器的輸出與上混頻器的輸入相連接；電源供電模塊用于 各部件的供電。本具體實(shí)施方式
中，所述控制器采用FPGA模塊Virtex-4 FX12 Mini Module，所 述數(shù)字頻率合成器采用型號(hào)為AD9910的DDS芯片，F(xiàn)PGA模塊Virtex-4 FX12 Mini Module 的信號(hào)輸入端通過(guò)千兆以太網(wǎng)與一臺(tái)PC機(jī)連接，采用截止頻率為IOOMHz的有源晶振作 為系統(tǒng)時(shí)鐘來(lái)源，該晶振發(fā)出的時(shí)鐘信號(hào)通過(guò)功分器分為兩路分別傳輸給Virtex-4 FX12 Mini Module芯片及AD9910芯片，功率放大器采用Hittite公司的HMC474，上混頻器采用 Hittite公司的HMC915LP4，并在HMC474的后一級(jí)采用截止頻率300MHz的模擬低通濾波 器來(lái)濾除功率放大器所必然產(chǎn)生的噪聲，電源管理模塊主要包括產(chǎn)生+5V、+3. 3V、+2. 5V、 +1.8V和+1.2V的線性穩(wěn)壓器芯片，將外接電源電壓轉(zhuǎn)換為各部件所需的電壓。整個(gè)裝置的 硬件結(jié)構(gòu)如附圖2所示。使用上述產(chǎn)生調(diào)頻連續(xù)波信號(hào)時(shí)，首先通過(guò)計(jì)算機(jī)上的事先編寫(xiě)好的控制界面分 別輸入調(diào)頻連續(xù)波信號(hào)的起始頻率、截止頻率、調(diào)頻周期等控制參數(shù)，計(jì)算機(jī)通過(guò)千兆以太 網(wǎng)將上述數(shù)據(jù)送給FPGA進(jìn)行數(shù)據(jù)處理，同時(shí)計(jì)算機(jī)也可以通過(guò)千兆以太網(wǎng)接收FPGA處理 信號(hào)，并進(jìn)行數(shù)據(jù)處理。因此，我們可以通過(guò)計(jì)算機(jī)軟件界面方便的設(shè)置所需信號(hào)形式(三 角波或鋸齒波)，在允許的范圍內(nèi)進(jìn)行相應(yīng)的修改，自由設(shè)定。FPGA接收到上層計(jì)算機(jī)的數(shù)據(jù)后通過(guò)內(nèi)部編程操作將其轉(zhuǎn)化為數(shù)字頻率合成器 AD9910的各種控制信號(hào)，包括SCLK信號(hào)(時(shí)鐘信號(hào))、SDATA (串行數(shù)據(jù))、RESET (復(fù)位信 號(hào))、UPDATA (數(shù)據(jù)更新信號(hào))、CS (片選信號(hào))、DRCTL (掃頻控制信號(hào))等。產(chǎn)生的上述控制 信號(hào)通過(guò)FPGA的IO 口分別于AD9910的對(duì)應(yīng)引腳相連接，AD9910在上述控制信號(hào)的作用下現(xiàn)將其寫(xiě)入到內(nèi)部自帶的寄存器中，首先根據(jù)控制字將外部的時(shí)鐘輸入信號(hào)倍頻到系統(tǒng) 工作時(shí)鐘頻率1GHz，芯片在IGHz的系統(tǒng)時(shí)鐘頻率下根據(jù)事先設(shè)置好的控制字生成相應(yīng)的 信號(hào)頻率和幅度。AD9910產(chǎn)生的信號(hào)通過(guò)差分引腳輸出，通過(guò)射頻變壓器將其轉(zhuǎn)化為單端信號(hào)。為 了后面電路的需求需要加一個(gè)功率放大器，采用Hittite公司的HMC474，輸出可以達(dá)到 SdBm (如需更大信號(hào)功率可以更換其他放大器芯片)。由于使用了功率放大器，該放大器的 最大增益達(dá)到15dBm，因此必然會(huì)引入噪聲，需要在后一級(jí)增加一級(jí)濾波器電路，本具體實(shí) 施方式采用截止頻率300MHz的定制模擬低通濾波器，經(jīng)過(guò)濾波后的信號(hào)頻譜純凈。濾波后的信號(hào)與來(lái)自TR組件的IGHz的信號(hào)通過(guò)上混頻器HMC915LP4上混頻，混 頻后信號(hào)輸出的頻率范圍為1. 05GHz到1. 25GHz，經(jīng)過(guò)帶通濾波器濾除其高頻分量和低頻 分量，保留所需信號(hào)頻率。此時(shí)產(chǎn)生的信號(hào)已可滿足需求，可將該信號(hào)送入雷達(dá)TR組件的 輸入端，供TR組件使用。整個(gè)連續(xù)波信號(hào)產(chǎn)生過(guò)程如附圖3所示。由于毫米波雷達(dá)的距離分辨率為AR=C/2B，C為光速，B為帶寬。要求雷達(dá)距離分 辨率小于0. 8m，所以B=187. 5MHz，綜合各方面的因素考慮選擇帶寬為200MHz。所以選取的 信號(hào)的頻率范圍為50MHz到250MHz，200MHz的信號(hào)帶寬。而本發(fā)明裝置可以產(chǎn)生的信號(hào)頻 率范圍為從0到400MHz，在此頻率范圍內(nèi)可以產(chǎn)生任意帶寬的線性調(diào)頻連續(xù)波信號(hào)，所以 完全滿足線性調(diào)頻連續(xù)波雷達(dá)所需的信號(hào)頻率范圍。本發(fā)明裝置在低頻段產(chǎn)生高精度、高 分辨率和高線性度的線性調(diào)頻信號(hào)，然后將低頻線性調(diào)頻信號(hào)上變頻至微波段，從而大大 提高了微波段調(diào)頻信號(hào)的線性度和精度。
權(quán)利要求
1.一種寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置，其特征在于，該裝置包括信號(hào)產(chǎn)生控制模 塊、電源供電模塊、上變頻模塊以及信號(hào)調(diào)理電路；所述信號(hào)產(chǎn)生控制模塊包括控制器及與 該控制器信號(hào)連接的數(shù)字頻率合成器；所述上變頻模塊包括上混頻器和帶通濾波器，上混 頻器的輸出端和帶通濾波器的輸入端相連；所述信號(hào)調(diào)理電路包括順次信號(hào)連接的射頻變 壓器、功率放大器、模擬低通濾波器；其中數(shù)字頻率合成器的輸出與射頻變壓器的輸入相連 接，模擬低通濾波器的輸出與上混頻器的輸入相連接；電源供電模塊用于各部件的供電。
2.如權(quán)利要求1所述寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置，其特征在于，所述控制器為 FPGA0
3.如權(quán)利要求2所述寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置，其特征在于，所述信號(hào)產(chǎn)生 控制模塊還包括一個(gè)外接晶振，該晶振發(fā)出的時(shí)鐘信號(hào)經(jīng)功分器分為兩路分別傳輸給FPGA 及數(shù)字頻率合成器。
4.如權(quán)利要求3所述寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置，其特征在于，所述外接晶振 的截止頻率為IOOMHz。
5.如權(quán)利要求4所述寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置，其特征在于，所述模擬低通 濾波器的截止頻率為300 MHz0
6.如權(quán)利要求2所述寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置，其特征在于，該裝置的控制 參數(shù)通過(guò)與所述FPGA的輸入端相連接的計(jì)算機(jī)輸入。
7.如權(quán)利要求6所述寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置，其特征在于，所述計(jì)算機(jī)通 過(guò)以太網(wǎng)與FPGA連接。
8.如權(quán)利要求1至7所述寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置，其特征在于，所述數(shù)字頻 率合成器為AD9910芯片。
9.如權(quán)利要求2至7所述寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置，其特征在于，所述FPGA 為 Virtex-4 FX12 Mini Module 模塊。
全文摘要
本發(fā)明公開(kāi)了一種寬頻線性調(diào)頻連續(xù)波信號(hào)產(chǎn)生裝置，用于毫米波測(cè)速測(cè)距雷達(dá)的信號(hào)源部分。該裝置包括信號(hào)產(chǎn)生控制模塊、電源供電模塊、上變頻模塊以及信號(hào)調(diào)理電路；所述信號(hào)產(chǎn)生控制模塊包括控制器及與該控制器信號(hào)連接的數(shù)字頻率合成器；所述上變頻模塊包括上混頻器和帶通濾波器，上混頻器的輸出端和帶通濾波器的輸入端相連；所述信號(hào)調(diào)理電路包括順次信號(hào)連接的射頻變壓器、功率放大器、模擬低通濾波器；其中數(shù)字頻率合成器的輸出與射頻變壓器的輸入相連接，模擬低通濾波器的輸出與上混頻器的輸入相連接；電源供電模塊用于各部件的供電。相比現(xiàn)有技術(shù)，本發(fā)明具有信號(hào)線性度好、輸出帶寬較寬、結(jié)構(gòu)簡(jiǎn)單、穩(wěn)定可靠的優(yōu)點(diǎn)。
文檔編號(hào)G01S7/35GK102109596SQ201010595899
公開(kāi)日2011年6月29日 申請(qǐng)日期2010年12月20日 優(yōu)先權(quán)日2010年12月20日
發(fā)明者孫勇, 施春榮, 王秀濤, 顧冬梅 申請(qǐng)人:南京鵬力科技有限公司