具有非線性補(bǔ)償功能的Ku波段線性調(diào)頻連續(xù)波雷達(dá)發(fā)射的制造方法
【專利摘要】本發(fā)明提供了一種具有非線性補(bǔ)償功能的Ku波段線性調(diào)頻連續(xù)波雷達(dá)發(fā)射機(jī)，該雷達(dá)發(fā)射機(jī)包括數(shù)字基帶系統(tǒng)、PLL倍頻系統(tǒng)和上變頻系統(tǒng)。數(shù)字基帶系統(tǒng)存儲經(jīng)預(yù)失真補(bǔ)償后的基帶LFMCW信號，在外部參考時鐘的控制下，輸出所述基帶LFMCW信號給PLL倍頻系統(tǒng)；PLL倍頻系統(tǒng)對接收的基帶LFMCW信號進(jìn)行倍頻處理后生成S波段LFMCW信號，傳輸給上變頻部分；上變頻系統(tǒng)，對S波段LFMCW信號上變頻至Ku波段后提供給天線進(jìn)行發(fā)射。發(fā)射機(jī)通過利用上變頻系統(tǒng)的傳輸函數(shù)T2(jω)和PLL倍頻系統(tǒng)相位的傳輸函數(shù)T1(jω)對理想的Ku波段LFMCW信號進(jìn)行補(bǔ)償，有效地提高了LFMCW信號的線性度，以產(chǎn)生高線性度的Ku波段的LFMCW信號。
【專利說明】具有非線性補(bǔ)償功能的Ku波段線性調(diào)頻連續(xù)波雷達(dá)發(fā)射機(jī)

【技術(shù)領(lǐng)域】
[0001]發(fā)明涉及頻率合成【技術(shù)領(lǐng)域】，具體涉及一種具有非線性補(bǔ)償功能的Ku波段線性調(diào)頻連續(xù)波雷達(dá)發(fā)射機(jī)。

【背景技術(shù)】
[0002]在雷達(dá)發(fā)射機(jī)的設(shè)計中，由于發(fā)射機(jī)的功率受到一定限制。因此，雷達(dá)設(shè)計者通常選擇具有大的時寬帶寬積的信號作為發(fā)射信號。這樣，通過匹配濾波，可以獲得具有高分辨的窄脈沖。線性調(diào)頻連續(xù)波(Linear Frequency Modulated Continuous Wave, LFMCff)信號就是這樣一種常見的雷達(dá)信號。特別是相參、寬帶的LFMCW信號，因其具有良好的脈沖壓縮特性，在高分辨率雷達(dá)，特別是合成孔徑雷達(dá)(Synthetic Aperture Radar, SAR)和逆合成孔徑雷達(dá)(Inverse Synthetic Aperture Radar, ISAR)中具有非常廣泛的應(yīng)用。
[0003]數(shù)字技術(shù)的發(fā)展使得采用數(shù)字方法產(chǎn)生LFMCW信號成為可能，與以往采用表面聲波器件的無源方法和采用壓控振蕩器(Voltage-Controlled Oscillator, VC0)等模擬方法相比，使用數(shù)字方法產(chǎn)生的LFMCW信號具有靈活性高、可靠性好、幅度相位補(bǔ)償方便等明顯的優(yōu)越性。
[0004]圖1是一種工作在X波段LFMCW雷達(dá)發(fā)射機(jī)，該發(fā)射機(jī)中采用了直接數(shù)字頻率合成(Direct Digital Frequency Synthesizer, DDFS)來產(chǎn)生基帶的 LFMCW 信號，米用鎖相環(huán)(Phase Locked Loop, PLL)技術(shù)來產(chǎn)生本振(Local Oscillator, L0)信號:
[0005]在基帶部分，該發(fā)射機(jī)利用DDS技術(shù)產(chǎn)生了 160-178.78MHz的窄帶LFMCW信號。該LFMCW信號之后經(jīng)過3個級聯(lián)的2倍頻、4倍頻、2倍頻倍頻器對帶寬進(jìn)行展寬，最終獲得
2.56-2.86GHz的S波段LFMCW信號。其中，由于倍頻器采用了無源倍頻的方式，為了彌補(bǔ)倍頻器引入的變頻損耗，在級聯(lián)的倍頻器中加入了若干功放以增大功率。同時，由于無源倍頻器會引入比較嚴(yán)重的諧波，因而在每一級倍頻器后都加入了濾波器對諧波進(jìn)行抑制。
[0006]同時，用一個100MHz的晶體振蕩器對PLL提供參考，使之產(chǎn)生7.04GHz的點頻信號，該點頻信號經(jīng)過功放和濾波后，和2.56-2.86GHz的S波段LFMCW信號進(jìn)行上變頻。最終，在發(fā)射機(jī)的輸出端獲得9.6-9.9GHz的X波段LFMCW信號，經(jīng)過濾波后進(jìn)行輸出。
[0007]但是，這種發(fā)射機(jī)架構(gòu)存在如下缺陷:
[0008](I)由于DDS是對相位信息進(jìn)行累加，相位信息在量化時需要進(jìn)行截斷處理，其在相位上的量化截斷效應(yīng)在頻譜上反映為雜散，該雜散在后續(xù)的PLL倍頻鏈路中難以消除。
[0009](2)由于后續(xù)倍頻環(huán)節(jié)和上變頻環(huán)節(jié)的存在，難以避免地會引起產(chǎn)生的信號的線性度的惡化，最終會使得脈沖壓縮的結(jié)果具有較高的旁瓣，影響最終的成像質(zhì)量。而DDS在本質(zhì)上是對信號的相位進(jìn)行累加后映射為幅度進(jìn)行輸出，產(chǎn)生的信號靈活性受到很大限制，缺乏通過對信號做預(yù)失真處理來補(bǔ)償后續(xù)環(huán)節(jié)引入的非線性的能力。


【發(fā)明內(nèi)容】

[0010]有鑒于此，本發(fā)明的目的是提供了一種具有非線性補(bǔ)償功能的Ku波段線性調(diào)頻連續(xù)波雷達(dá)發(fā)射機(jī)，該發(fā)射機(jī)能夠通過預(yù)失真補(bǔ)償方法對信號產(chǎn)生過程中引入的線性度惡化進(jìn)行補(bǔ)償，以產(chǎn)生高線性度的LFMCW信號提供給天線進(jìn)行發(fā)射。
[0011]本發(fā)明是通過下述技術(shù)方案實現(xiàn)的:
[0012]一種具有非線性補(bǔ)償功能的Ku波段線性調(diào)頻連續(xù)波雷達(dá)發(fā)射機(jī)，主要包括數(shù)字基帶系統(tǒng)、PLL倍頻系統(tǒng)和上變頻系統(tǒng)；
[0013]數(shù)字基帶系統(tǒng)，存儲經(jīng)預(yù)失真補(bǔ)償后的基帶LFMCW信號，在外部參考時鐘的控制下，輸出所述基帶LFMCW信號給PLL倍頻系統(tǒng)；
[0014]所述預(yù)失真補(bǔ)償后的基帶LFMCW信號為:對理想的Ku波段LFMCW信號進(jìn)行離散FFT變換后除以上變頻系統(tǒng)的傳輸函數(shù)T2 (jo),實現(xiàn)上變頻預(yù)失真補(bǔ)償；提取上變頻預(yù)失真補(bǔ)償后的Ku波段LFMCW信號的相位信息，將其除以PLL倍頻系統(tǒng)相位的傳輸函數(shù)T1 (j ω)，得到PLL倍頻部分輸入端的相位信息，然后將所述相位信息映射為幅度信息，該幅度信息即為預(yù)失真補(bǔ)償后的基帶LFMCW信號；
[0015]PLL倍頻系統(tǒng)，用于對接收的基帶LFMCW信號進(jìn)行倍頻處理，生成S波段LFMCW信號，然后傳輸給上變頻部分；
[0016]上變頻系統(tǒng)，用于對S波段LFMCW信號上變頻至Ku波段后輸出。
[0017]進(jìn)一步地,本發(fā)明所述數(shù)字基帶系統(tǒng)主要由高速數(shù)模轉(zhuǎn)換器DA (Digital AnalogConverter),可編程邏輯門陣列(Field-Programmable Gate Array, FPGA) ,PLL 時鐘源和濾波器組成；其中可編程邏輯門陣列FPGA包括多種時鐘產(chǎn)生模塊、中樞控制模塊、多個只讀存儲器R0M(Read Only Memory)、并串轉(zhuǎn)換模塊以及單端差分轉(zhuǎn)換模塊。
[0018]PLL時鐘源，在中樞控制模塊的控制下，對外部提供的50MHz參考時鐘進(jìn)行分頻和倍頻處理，鎖定輸出1.6GHz的時鐘信號給高速數(shù)模轉(zhuǎn)換器DA ；
[0019]高速數(shù)模轉(zhuǎn)換器DA，在中樞控制模塊的控制之下，對1.6GHz的時鐘信號進(jìn)行4分頻處理，輸出400MHz的時鐘信號給所述多種時鐘產(chǎn)生模塊；
[0020]多種時鐘產(chǎn)生模塊，以外部輸入的50MHz時鐘信號和DA輸出的400MHz的時鐘信號作為參考信號，通過對所述參考時鐘進(jìn)行分頻和倍頻處理，為只讀存儲器ROM提供200MHz的驅(qū)動時鐘，并為中樞控制模塊提供包括驅(qū)動時鐘的時鐘信號；
[0021]中樞控制模塊，在驅(qū)動時鐘的每個上升沿到來時，生成地址信息傳輸給各個只讀存儲器ROM ；
[0022]只讀存儲器R0M，存儲經(jīng)預(yù)失真補(bǔ)償后的基帶LFMCW信號，其在驅(qū)動時鐘的觸發(fā)沿到來時，在地址信息的控制下輸出ROM中存儲的信號；
[0023]并串轉(zhuǎn)換模塊，對ROM輸出的信號并串轉(zhuǎn)換后得到頻率為800MHz的波形數(shù)據(jù)，并采用DDR的形式輸出給單端差分轉(zhuǎn)換模塊；
[0024]單端差分轉(zhuǎn)換模塊，對接收的信號進(jìn)行單端差分轉(zhuǎn)換形成差分形式的信號，然后經(jīng)高速數(shù)模轉(zhuǎn)換器DA，轉(zhuǎn)換成模擬形式的基帶LFMCW信號后傳輸給濾波器；
[0025]濾波器，對基帶LFMCW信號進(jìn)行濾波，然后傳輸給PLL倍頻系統(tǒng)。
[0026]有益效果:
[0027](I)本發(fā)明利用上變頻系統(tǒng)的傳輸函數(shù)T2 (jco)和PLL倍頻系統(tǒng)相位的傳輸函數(shù)T1 (j ω)對理想的Ku波段LFMCW信號進(jìn)行補(bǔ)償，有效地提高了 LFMCW信號的線性度。
[0028](2)在本發(fā)明中，數(shù)字基帶系統(tǒng)利用FPGA形成以DDWS的方式產(chǎn)生良好的基帶信號，由于直接處理波形數(shù)據(jù)信息，使得DDS技術(shù)中由于相位截斷而在頻譜上導(dǎo)致的誤差得以避免，基帶信號在頻譜上更加純凈，同時，輸出的波形也更具靈活性。

【專利附圖】

【附圖說明】
[0029]圖1為X波段LFMCW雷達(dá)發(fā)射機(jī)系統(tǒng)框圖。
[0030]圖2為Ku波段雷達(dá)發(fā)射機(jī)硬件架構(gòu)。
[0031]圖3為預(yù)失真補(bǔ)償方法框圖。
[0032]圖4為數(shù)字基帶系統(tǒng)實現(xiàn)框圖。

【具體實施方式】
[0033]下面結(jié)合附圖并舉實施例，對本發(fā)明進(jìn)行詳細(xì)描述。
[0034]本發(fā)明的設(shè)計原理為:發(fā)射機(jī)在數(shù)字基帶部分采用了直接數(shù)字波形合成(DirectDigital Waveform Synthesizer, DDWS)技術(shù)來產(chǎn)生線性度良好的基帶LFMCW信號,之后采用PLL倍頻技術(shù)對基帶的LFMCW信號進(jìn)行倍頻來獲得更寬的帶寬，之后與工作在1GHz的本振信號上變頻將LFMCW信號變頻到Ku波段。在本技術(shù)方案中，對PLL倍頻以及上變頻環(huán)節(jié)分別進(jìn)行了建模，對引入的線性度惡化進(jìn)行了補(bǔ)償。
[0035]一種具有非線性補(bǔ)償功能的Ku波段線性調(diào)頻連續(xù)波雷達(dá)發(fā)射機(jī)，如圖2所示，主要包括數(shù)字基帶系統(tǒng)、PLL倍頻系統(tǒng)和上變頻系統(tǒng)；
[0036]數(shù)字基帶系統(tǒng)，存儲經(jīng)預(yù)失真補(bǔ)償后的基帶LFMCW信號，在外部參考時鐘的控制下，輸出所述基帶LFMCW信號給PLL倍頻系統(tǒng)；
[0037]所述預(yù)失真補(bǔ)償后的基帶LFMCW信號為:對理想的Ku波段LFMCW信號進(jìn)行離散FFT變換后除以上變頻系統(tǒng)的傳輸函數(shù)T2 (jo),實現(xiàn)上變頻預(yù)失真補(bǔ)償；提取上變頻預(yù)失真補(bǔ)償后的Ku波段LFMCW信號的相位信息，將其除以PLL倍頻系統(tǒng)相位的傳輸函數(shù)T1 (j ω)，得到PLL倍頻部分輸入端的相位信息，然后將所述相位信息映射為幅度信息，該幅度信息即為預(yù)失真補(bǔ)償后的基帶LFMCW信號；具體的實施過程為:
[0038]如圖3所示，對于整個包括數(shù)字基帶系統(tǒng)、PLL倍頻系統(tǒng)、上變頻系統(tǒng)的Ku波段的LFMCff雷達(dá)發(fā)射機(jī)，LFMCff信號線性度的惡化主要來自PLL倍頻系統(tǒng)和上變頻系統(tǒng)，因而通過預(yù)失真進(jìn)行線性度補(bǔ)償也針對這兩個系統(tǒng)進(jìn)行。首先對這兩個系統(tǒng)構(gòu)建模型如下:
[0039]1.PLL倍頻系統(tǒng)模型:
[0040]對倍頻部分構(gòu)建模型時，由于可以認(rèn)為倍頻部分所處理的對象是相位信息，因而可以對倍頻部分構(gòu)建模型如下:
[0041]利用示波器對PLL倍頻部分的輸入信號和輸出信號進(jìn)行采集，將采集到的輸入信號和輸出信號經(jīng)過Hilbert變換后獲得其復(fù)數(shù)形式，然后提取其相位信息。設(shè)輸入信號和輸出信號的相位分別為ejt)和0。(0。那么，對獲得的相位信息進(jìn)行快速離散傅里葉變換(Fast Fourier Transformat1n, FFT),獲得 Θ 丨(j ω)和 θ。(j ω)，設(shè)系統(tǒng)的傳輸函數(shù)為T1(Jw)0那么，系統(tǒng)的傳輸函數(shù)T1(Jco)可以表示為
[0042]T1 (j ω ) = Θ o(j ω)/Θ i (j ω)⑴
[0043]在實際進(jìn)行預(yù)失真補(bǔ)償時，在MATLAB中將PLL倍頻部分的輸出信號:2.32-3.12GHz的S波段LFMCW信號利用Hilbert變換提取相位信息，記為Θ & (j ω)，那么。PLL倍頻部分的輸入信號，即數(shù)字基帶部分DA的輸出信號:232-312ΜΗζ的LFMCW信號的相位信息可以記為θη(」ω)，則數(shù)字基帶部分的輸出信號的相位信息可以通過(2)式進(jìn)行計笪
ο
[0044]Θ ^ (j ω ) = θ ο1 (j ω ) /T1 (j ω )⑵
[0045]2.上變頻系統(tǒng)模型:
[0046]對于上變頻部分可以通過如下方法構(gòu)建模型:
[0047]上變頻部分可以看成一個信號的傳遞系統(tǒng)而非相位的傳遞系統(tǒng)。
[0048]構(gòu)建模型時，設(shè)輸入信號和輸出信號分別為Si (t)和Sjt),將輸入和輸出信號進(jìn)行快速離散傅里葉變換FFT以獲得其頻域表達(dá)式，分別記為Fi(Co)和匕(《)。那么，系統(tǒng)的傳輸函數(shù)可以通過(3)式進(jìn)行計算:
[0049]T2 (j ω) = F0 (j ω ) /Fi (j ω )(3)
[0050]具體的補(bǔ)償步驟如下:
[0051](I)按照上述方法獲取PLL倍頻部分和上變頻部分系統(tǒng)的傳輸函數(shù)，分別記為T^j-ω)和丁山.。)；
[0052](2)在MATLAB軟件中，生成理想的Ku波段LFMCW信號，對理想的Ku波段LFMCW信號進(jìn)行快速離散傅里葉變換FFT，然后除以上變頻系統(tǒng)的傳輸函數(shù)T2(j ω)，得到針對上變頻部分完成預(yù)失真補(bǔ)償?shù)纳献冾l部分的輸入信號，即PLL倍頻部分的輸出信號，即圖3中
(2)處所指代的信號。
[0053](3)提取上變頻預(yù)失真補(bǔ)償后的Ku波段LFMCW信號的相位信息，除以PLL倍頻部分相位的傳輸函數(shù)T1(Jco),得到PLL倍頻部分輸入端的相位信息，即圖3中(I)處所指代的信號。
[0054](4)將PLL倍頻部分輸入端的信號相位取余弦，將相位信息映射為幅度信息，由MATLAB軟件生成描述波形的coe文件，寫入FPGA內(nèi)描述波形的ROM文件，就完成了預(yù)失真補(bǔ)償?shù)倪^程。
[0055]PLL倍頻系統(tǒng)，用于對接收基帶LFMCW信號進(jìn)行倍頻處理，生成S波段LFMCW信號，然后傳輸給上變頻部分；
[0056]上變頻系統(tǒng)，用于對S波段LFMCW信號上變頻至Ku波段后輸出。
[0057]如圖4所示，本發(fā)明所述數(shù)字基帶系統(tǒng)主要由高速數(shù)模轉(zhuǎn)換器DA(Digital AnalogConverter),可編程邏輯門陣列(Field-Programmable Gate Array, FPGA) ,PLL 時鐘源和濾波器組成；其中可編程邏輯門陣列FPGA包括多種時鐘產(chǎn)生模塊、中樞控制模塊、多個只讀存儲器R0M(Read Only Memory)、并串轉(zhuǎn)換模塊以及單端差分轉(zhuǎn)換模塊。
[0058]PLL時鐘源，在中樞控制模塊的控制下，對外部提供的50MHz參考時鐘進(jìn)行分頻和倍頻處理，鎖定輸出1.6GHz的時鐘信號給高速數(shù)模轉(zhuǎn)換器DA ；
[0059]高速數(shù)模轉(zhuǎn)換器DA，在中樞控制模塊的控制之下，對1.6GHz的時鐘信號進(jìn)行4分頻處理，輸出400MHz的時鐘信號給所述多種時鐘產(chǎn)生模塊，
[0060]多種時鐘產(chǎn)生模塊(即為PLL1)，以外部提供的50MHz參考時鐘和400MHz的時鐘信號作為參考信號，通過對所述參考時鐘進(jìn)行分頻和倍頻處理，為只讀存儲器ROM提供200MHz的驅(qū)動時鐘，并為中樞控制部分提供包括驅(qū)動時鐘的時鐘信號；
[0061]中樞控制模塊，在驅(qū)動時鐘的每個上升沿到來時，生成地址信息傳輸給各個只讀存儲器ROM ；
[0062]只讀存儲器R0M，存儲經(jīng)預(yù)失真補(bǔ)償后的基帶LFMCW信號，其在驅(qū)動時鐘的觸發(fā)沿到來時，在地址信息的控制下輸出ROM中存儲的信號；
[0063]并串轉(zhuǎn)換模塊，對ROM輸出的信號并串轉(zhuǎn)換后得到頻率為800MHz的波形數(shù)據(jù)，并采用DDR的形式輸出給單端差分轉(zhuǎn)換模塊；
[0064]單端差分轉(zhuǎn)換模塊，對接收的信號進(jìn)行單端差分轉(zhuǎn)換形成差分形式的信號，然后經(jīng)高速數(shù)模轉(zhuǎn)換器DA，轉(zhuǎn)換成模擬形式的基帶LFMCW信號后傳輸給濾波器；
[0065]濾波器，對基帶LFMCW信號進(jìn)行濾波，然后傳輸給PLL倍頻系統(tǒng)。
[0066]本發(fā)明所述PLL倍頻系統(tǒng)主要由濾波器和數(shù)字PLL組成，所述數(shù)字PLL包括R分頻器、N分頻器、鑒相器(PD)、環(huán)路濾波器和壓控振蕩器VC0。
[0067]其工作原理為:數(shù)字基帶系統(tǒng)輸出的基帶LFMCW信號輸入到PLL倍頻系統(tǒng)中作為其參考信號。參考信號經(jīng)過R分頻器進(jìn)行R倍分頻后進(jìn)入到ro中。同時，VCO輸出的信號經(jīng)過N分頻器進(jìn)行N分頻后輸入到ro中，ro對這2路信號之間的相位差進(jìn)行比較，并輸出一個與相位差成正比關(guān)系的電流信號，該電流信號對環(huán)路濾波器進(jìn)行充放電后，環(huán)路濾波器的輸出為一個電壓信號。在該電壓信號的控制下，vco進(jìn)行震蕩頻率的調(diào)整。由于ro的存在，數(shù)字PLL工作正常時ro兩路輸入信號之間的相位誤差會最終趨近于ο或者一個常數(shù)。無論哪種情況，數(shù)字PLL都可以控制VCO的振蕩頻率隨參考信號的變化而變化。
[0068]同時，F(xiàn)PGA中的中樞控制模塊生成的外部控制信息對數(shù)字PLL的鑒相器(PhaseDetector, PD)進(jìn)行配置使數(shù)字PLL完成10倍頻功能，輸出2.32-3.12GHz的S波段LFMCW信號；數(shù)字PLL中的環(huán)路濾波器，可以對雜散和相位噪聲起到較好的抑制效果。數(shù)字PLL后的濾波器用于濾除倍頻中產(chǎn)生的諧波信號。
[0069]本發(fā)明上變頻系統(tǒng)主要由混頻器和PLL組成；
[0070]PLL,用于產(chǎn)生1GHz的LO本振信號，并傳輸給混頻器
[0071 ] 混頻器，利用所述本振信號對PLL倍頻系統(tǒng)輸出的S波段LFMCW信號進(jìn)行上變頻，最終獲得Ku波段的LFMCW信號進(jìn)行輸出。
[0072] 綜上所述，以上僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種具有非線性補(bǔ)償功能的Ku波段線性調(diào)頻連續(xù)波雷達(dá)發(fā)射機(jī)，其特征在于，包括數(shù)字基帶系統(tǒng)、PLL倍頻系統(tǒng)和上變頻系統(tǒng)； 數(shù)字基帶系統(tǒng)，存儲經(jīng)預(yù)失真補(bǔ)償后的基帶LFMCW信號，在外部參考時鐘的控制下，輸出所述基帶LFMCW信號給PLL倍頻系統(tǒng)； 所述預(yù)失真補(bǔ)償后的基帶LFMCW信號為:對理想的Ku波段LFMCW信號進(jìn)行離散FFT變換后除以上變頻系統(tǒng)的傳輸函數(shù)T2 (j ω )，實現(xiàn)上變頻預(yù)失真補(bǔ)償；提取上變頻預(yù)失真補(bǔ)償后的Ku波段LFMCW信號的相位信息，將其除以PLL倍頻系統(tǒng)相位的傳輸函數(shù)T1 (j ω)，得到PLL倍頻部分輸入端的相位信息，然后將所述相位信息映射為幅度信息，該幅度信息即為預(yù)失真補(bǔ)償后的基帶LFMCW信號； PLL倍頻系統(tǒng)，用于對接收的基帶LFMCW信號進(jìn)行倍頻處理，生成S波段LFMCW信號，然后傳輸給上變頻部分； 上變頻系統(tǒng)，用于對S波段LFMCW信號上變頻至Ku波段后輸出。
2.如權(quán)利要求1所述的一種具有非線性補(bǔ)償功能的Ku波段線性調(diào)頻連續(xù)波雷達(dá)發(fā)射機(jī)，其特征在于數(shù)字基帶系統(tǒng)主要由高速數(shù)模轉(zhuǎn)換器DA、可編程邏輯門陣列FPGA、PLL時鐘源和濾波器組成；其中可編程邏輯門陣列FPGA包括多種時鐘產(chǎn)生模塊、中樞控制模塊、多個只讀存儲器ROM (Read Only Memory)、并串轉(zhuǎn)換模塊以及單端差分轉(zhuǎn)換模塊； PLL時鐘源，在中樞控制模塊的控制下，對外部提供的50MHz參考時鐘進(jìn)行分頻和倍頻處理，鎖定輸出1.6GHz的時鐘信號給高速數(shù)模轉(zhuǎn)換器DA ； 高速數(shù)模轉(zhuǎn)換器DA，在中樞控制模塊的控制之下，對1.6GHz的時鐘信號進(jìn)行4分頻處理，輸出400MHz的時鐘信號給所述多種時鐘產(chǎn)生模塊； 多種時鐘產(chǎn)生模塊，以外部輸入的50MHz時鐘信號和DA輸出的400MHz的時鐘信號作為參考信號，通過對所述參考時鐘進(jìn)行分頻和倍頻處理，為只讀存儲器ROM提供200MHz的驅(qū)動時鐘，并為中樞控制模塊提供包括驅(qū)動時鐘的時鐘信號； 中樞控制模塊，在驅(qū)動時鐘的每個上升沿到來時，生成地址信息傳輸給各個只讀存儲器匪； 只讀存儲器R0M，存儲經(jīng)預(yù)失真補(bǔ)償后的基帶LFMCW信號，其在驅(qū)動時鐘的觸發(fā)沿到來時，在地址信息的控制下輸出ROM中存儲的信號； 并串轉(zhuǎn)換模塊，對ROM輸出的信號并串轉(zhuǎn)換后得到頻率為800MHz的波形數(shù)據(jù)，并采用DDR的形式輸出給單端差分轉(zhuǎn)換模塊； 單端差分轉(zhuǎn)換模塊，對接收的信號進(jìn)行單端差分轉(zhuǎn)換形成差分形式的信號，然后經(jīng)高速數(shù)模轉(zhuǎn)換器DA，轉(zhuǎn)換成模擬形式的基帶LFMCW信號后傳輸給濾波器； 濾波器，對基帶LFMCW信號進(jìn)行濾波，然后傳輸給PLL倍頻系統(tǒng)。
【文檔編號】G01S7/282GK104237855SQ201410488249
【公開日】2014年12月24日 申請日期:2014年9月23日 優(yōu)先權(quán)日:2014年9月23日
【發(fā)明者】李超, 盧錚, 方廣有 申請人:中國科學(xué)院電子學(xué)研究所