專利名稱：測試裝置及電子器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及測試裝置及電子器件。本發(fā)明尤其涉及具有高速動作的接 口電路的電子器件，以及對該電子器件進(jìn)行測試的測試裝置。本申請與下 列日本申請有關(guān)。對于允許以文獻(xiàn)的參照方式編入的指定國，下述申請記 載的內(nèi)容編入本申請中，作為本申請的一部分。
l.日本專利申請2007-089691 申請日2007年03月29日
背景技術(shù)：
對于對半導(dǎo)體電路等器件的測試問題，考慮使用頻率與電子器件的實(shí) 際動作速度相對應(yīng)的測試信號進(jìn)行測試。在這種情況下，電子器件測試裝 置將頻率與電子器件的實(shí)際動作速度相對應(yīng)的測試圖輸入到電子器件，并 以與該信號的頻率對應(yīng)的速度檢測電子器件的輸出信號的邏輯值圖形，再 將該邏輯值圖形與期望值圖形進(jìn)行邏輯比較。
對于上述測試裝置，可考慮具有圖形發(fā)生器、時(shí)序發(fā)生器、波形形成 器、驅(qū)動儀、比較器和邏輯比較器的測試裝置(參照專利文獻(xiàn)1)。圖形發(fā) 生器生成測試圖應(yīng)具有的邏輯值圖形。時(shí)序發(fā)生器生成邏輯值圖形的時(shí)序 信息。波形形成器及驅(qū)動器根據(jù)邏輯值圖形及時(shí)序信息生成輸入到電子器 件中的測試信號。
時(shí)序發(fā)生器生成規(guī)定測試圖的位傳輸速率的時(shí)序信號。波形形成器， 按照圖形發(fā)生器生成邏輯值圖形，生成以該位傳輸速率邏輯值躍遷的測試 圖。驅(qū)動器輸出對應(yīng)波形形成器生成的測試圖的各邏輯值的電壓。對于圖形發(fā)生器，通過采用算法圖形發(fā)生器(ALPG)，可生成具有任意邏輯值圖 形的測試圖。
電子器件的接口電路接收來自測試裝置的測試信號。接口電路對電子 器件內(nèi)部電路輸入測試信號，將內(nèi)部電路的輸出信號輸出到測試裝置。
測試裝置的比較儀，檢測從接口電路接收的輸出信號的邏輯值圖形。 邏輯比較器對比較儀檢測出的邏輯值圖形和所規(guī)定的期望值圖形是否一致 進(jìn)行測試。以此，可判斷電子器件的接口電路及內(nèi)部電路是否正常動作。
專利文獻(xiàn)1:特開2001-222897號公報(bào)。
近年來，電子器件的高速化顯著。在以實(shí)際動作速度來測試高速動作 的電子器件時(shí)，可考慮采用高速動作的圖形發(fā)生器。，測試在GHz頻帶上實(shí) 際工作的電子器件時(shí)，采用在GHz頻帶上工作的圖形發(fā)生器。但是，很難 讓現(xiàn)有的測試裝置中設(shè)置的算法圖形發(fā)生器等的圖形發(fā)生器在像GHz頻帶 那樣的高頻率范圍工作。
同時(shí)，還可以考慮準(zhǔn)備多個(gè)圖形發(fā)生器，通過使各個(gè)圖形發(fā)生器的輸 出多路化，生成高頻的測試圖。但是這將使測試裝置的電路規(guī)模增大。
因此，本發(fā)明一個(gè)方面目的在于提供一種能夠解決上述問題的測試裝 置及電子器件。該目的由權(quán)利要求書中的獨(dú)立權(quán)項(xiàng)記載的特征組合而實(shí)現(xiàn)。 另外從屬權(quán)利要求規(guī)定了本發(fā)明的優(yōu)選的具體例。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明的第1實(shí)施方式中提供一種測試裝置，是 測試具有外部接口電路的被測試器件的測試裝置，外部接口電路在該器件內(nèi)部的內(nèi)部電路和該器件外部之間進(jìn)行信號傳輸，測試裝置包括圖形發(fā) 生部，向所述外部接口電路輸入用于測試所述外部接口電路的測試圖形； 接口控制部，使在所述外部接口電路中折回輸出所述測試圖形；接口判斷 部，根據(jù)所述外部接口電路折回輸出的所述測試圖形，判定所述外部接口 電路的好壞。
在本發(fā)明的第2方式中，提供具有內(nèi)部電路和包括多個(gè)輸入輸出管腳， 在器件外部及內(nèi)部電路之間進(jìn)行信號傳輸?shù)耐獠拷涌陔娐?，以及切換各個(gè) 輸入輸出管腳與內(nèi)部電路或其他的輸入輸出管腳的任一個(gè)連接的切換部的 電子器件。
另外，上述發(fā)明概要并未列舉出本發(fā)明的全部必要特征，這些特點(diǎn)群 的輔助結(jié)合也夠成本發(fā)明。 發(fā)明效果
根據(jù)本發(fā)明，能用低成本的裝置測試高速動作的被測試器件的外部接 口電路。同時(shí)，因?yàn)樵跍y試外部接口電路時(shí)，使內(nèi)部電路和外部接口電路 分開，所以能與內(nèi)部電路等的測試的同時(shí)進(jìn)行外部接口電路的測試。，通過 使用內(nèi)置的自測電路測試內(nèi)部電路，可同時(shí)進(jìn)行外部接口電路及內(nèi)部電路 的測試，因此能夠縮短測試時(shí)間。


圖1是表示本發(fā)明的一個(gè)實(shí)施形態(tài)涉及的測試裝置100結(jié)構(gòu)的一個(gè)例
子的示意圖。
圖2是表示測試裝置100動作的一個(gè)例子的示意圖。圖3是表示接口測試部110及外部接口電路210構(gòu)成的一個(gè)例子的示 意圖。
圖4是表示與多個(gè)輸入輸出管腳202對應(yīng)設(shè)置的多個(gè)輸入輸出電路120 構(gòu)成的一個(gè)例子的示意圖。
圖5是圖形發(fā)生部114及接口判斷部118構(gòu)成的一個(gè)例子的示意圖。
圖5 ( a )，是表示圖形發(fā)生部114構(gòu)成的一例示意圖，
圖5 (b)，表示接口判斷部118構(gòu)成的一例示意圖。
圖6是電源測試部150構(gòu)成的一個(gè)例子的示意圖。
附圖標(biāo)記說明
100測試裝置
110接口測試部
112接口控制部
114圖形發(fā)生部
116時(shí)序發(fā)生部
118接口判斷部
120輸入輸出電路
122驅(qū)動器
124比較儀
126開關(guān)
128移位寄存器
130掃描測試部
132加法部134移位寄存器136加法部138 —致檢測部140 BIST測試部150電源測試部152電源判斷部154電力測量部160電源供給部170結(jié)果處理部
200被測試器件
202輸入輸出管腳
204掃描管腳
206 BIST管腳
208電源管腳
209控制管腳
210接口電路
212緩沖存儲器
214切換部
216開關(guān)
220內(nèi)部接口電路230內(nèi)部電路240內(nèi)置自測電路250電源部
具體實(shí)施例方式
下面通過發(fā)明的具體實(shí)施方式
說明本發(fā)明的一個(gè)側(cè)面，不過，下面的實(shí)施方式并不限定本發(fā)明的權(quán)利要求范圍，并且實(shí)施形態(tài)中所說明的特征的組合的全部并不都是本發(fā)明的必要解決手段。
圖1是表示本發(fā)明的一實(shí)施方式涉及的測試裝置100構(gòu)成的一例示意圖。本例的測試裝置100用于測試半導(dǎo)體電路等被測試器件200。測試裝置100通過將被測試器件200的外部接口電路210與內(nèi)部電路230分開進(jìn)行測試，而生成能測試外部接口電路210的簡易的測試圖形。同時(shí)，內(nèi)部電路230的測試是利用設(shè)置在被測試器件200內(nèi)部的內(nèi)置自測電路240進(jìn)行測試的。所以，即使測試裝置100不生成具有復(fù)雜的邏輯值圖形的測試圖形，也可以測試高速動作的被測試器件200。因此，能以低成本提供測試裝置100。
被測試器件200具有外部接口電路210、內(nèi)部接口電路220、內(nèi)部電路230、內(nèi)置自測電路(BIST) 240和電源部250。另外，圖1中與外部接口電路210分開表示輸入輸出管腳202、掃描管腳204、 BIST管腳206以及電源管腳208，不過，輸入輸出管腳202、掃描管腳204、 BIST管腳206以及電源管腳208也可以包含在外部接口電路210中。
外部接口電路210，設(shè)置在被測試器件200的內(nèi)部接口電路220和器件外部之間進(jìn)行信號傳輸。外部接口電路210將輸入輸出管腳202從外部接收的信號經(jīng)由內(nèi)部接口電路220輸入到內(nèi)部電路230?；蛲獠拷涌陔娐?10通過內(nèi)部接口電路220接收內(nèi)部電路230的輸出信號，并從輸入輸出管腳 202向外部輸出。
內(nèi)部電路230，可以是按照輸入的信號動作的數(shù)字電路、模擬電路或是 這些電路混合的電路。內(nèi)部電路230可以將與內(nèi)部接口電路220輸出的信 號對應(yīng)的信號輸入到內(nèi)部接口電路220。同時(shí)，內(nèi)部電路230可以具有存儲 從內(nèi)部接口電路220所輸入的數(shù)據(jù)信號的存儲器電路。在這種情況下，內(nèi) 部電路230可以按照讀出指令，對內(nèi)部接口電路220輸出已存儲的數(shù)據(jù)。
內(nèi)部接口電路220在外部接口電路210及內(nèi)部電路230間進(jìn)行信號傳 輸。在內(nèi)部電路230具有存儲單元時(shí)，內(nèi)部接口電路220從外部接口電路 210接收關(guān)于寫入數(shù)據(jù)的命令、應(yīng)該寫入的數(shù)據(jù)以及應(yīng)該寫入的地址，并在 內(nèi)部電路230中的該地址寫入該數(shù)據(jù)。另外，從外部接口電路210接收關(guān) 于讀出數(shù)據(jù)的命令和應(yīng)該讀出數(shù)據(jù)的地址，讀出內(nèi)部電路230的相應(yīng)地址 存儲的數(shù)據(jù)，輸出給外部接口電路210。
內(nèi)部接口電路220在將多個(gè)輸入輸出管腳202與內(nèi)部電路230之間連 接的各個(gè)傳送線路上可以分別具有觸發(fā)器。觸發(fā)器保持傳送線路傳輸信號 的邏輯值。這些觸發(fā)器與連接輸入輸出管腳202及內(nèi)部電路230的傳送線 路以不同的掃描路徑串聯(lián)連接。掃描路徑與掃描管腳204連接。
內(nèi)置自測電路240測試內(nèi)部電路230。內(nèi)置自測電路240按照由BIST 管腳206給予的控制信號測試內(nèi)部電路230。內(nèi)置自測電路240生成具有預(yù) 定的邏輯值圖形的測試信號，并供給內(nèi)部電路230。另外，內(nèi)置自測電路 240比較內(nèi)部電路230輸出的信號的邏輯值圖形和預(yù)定的期望值圖形，來判 定內(nèi)部電路230的好壞。同時(shí)，內(nèi)置自測電路240可以在內(nèi)部電路230存儲單元存儲規(guī)定的邏 輯值，讀出該存儲單元存儲的邏輯值。這時(shí)，內(nèi)置自測電路240可以根據(jù) 寫入的邏輯值和讀出的邏輯值是否相符，判定內(nèi)部電路230的好壞。同時(shí)， 內(nèi)置自測電路240可以將內(nèi)部電路230的好壞判斷結(jié)果，通過BIST管腳 206通知給外部。
同時(shí)，內(nèi)置自測電路240功能不受上述功能所限定。內(nèi)置自測電路240 也可以是通常使用的所謂BIST (Built In Self Test)電路。
電源部250借助電源管腳208從外部接收電源電力。電源部250，可以 對外部接口電路210、內(nèi)部接口電路220、內(nèi)部電路230和內(nèi)置自測電路240 分配該電源電力。
測試裝置100具有接口測試部110、 BIST測試部140、掃描測試部130、 電源測試部150、電源供給部160和結(jié)果處理部170。接口測試部110測試 外部接口電路210。
接口測試部110，將具有規(guī)定的邏輯值圖形的測試圖形輸入到輸入輸出 管腳。同時(shí)，接口測試部110可以使該測試圖形折回輸出到外部接口電路 210，并接收從輸入輸出管腳202折回輸出的測試圖形。接口測試部110根 據(jù)接收的測試圖形的邏輯值圖形與所規(guī)定的期望值圖形是否相符來判斷外 部接口電路210的好壞。
而且接口測試部110可以生成與被測試器件200實(shí)際動作頻率大體上 同樣的頻率的測試圖形。接口測試部llO可以生成具有GHz頻帶的頻率的 測試圖形。這樣，接口測試部110可以生成高頻率的測試圖形，所以優(yōu)選 能夠高速動作的。在這里，因?yàn)榻涌跍y試部110不測試內(nèi)部電路230，所以即使不生成具 有多樣的邏輯值圖形的測試圖形也可以。接口測試部110可以生成后述的 虛擬隨機(jī)圖形作為測試圖形。這種情況下，接口測試部110可以由能生成 任意圖形的算法圖形發(fā)生器生成高頻測試圖形。這樣，能測試更高速動作 的被測試器件200的外部接口電路210。
再者，在測試外部接口電路210時(shí)，優(yōu)選接口測試部110使外部接口 電路210和內(nèi)部接口電路220之間的連接斷開。通過這種處理，能夠在進(jìn) 行外部接口電路210測試的同時(shí)，同時(shí)進(jìn)行內(nèi)部接口電路220或內(nèi)部電路 230的測試。
掃描測試部130將規(guī)定的邏輯值圖形依次輸入到與內(nèi)部接口電路220 的掃描路徑連接的觸發(fā)器，進(jìn)行掃描測試。掃描路徑兩端與2個(gè)掃描管腳 204連接，掃描測試部130可以根據(jù)從其中一個(gè)掃描管腳204輸入規(guī)定的邏 輯值圖形后再從另一個(gè)掃描管腳204輸出的邏輯值圖形，判定掃描路徑的 好壞。
BIST測試部140通過經(jīng)由BIST管腳206控制內(nèi)置自測電路240，來測 試內(nèi)部電路230。 BIST測試部140將向內(nèi)置自測電路240供給用于測試內(nèi) 部電路230的控制信號。內(nèi)置自測電路240按照該控制信號，對內(nèi)部電路 230進(jìn)行預(yù)定的測量或測試，將測量結(jié)果或測試結(jié)果通知BIST測試部140。
電源供給部160向被測試器件200供給電源電力。電源供給部160既 可以向被測試器件200供給恒定電壓的電源電力，也可以供給恒定電流的 電源電力。
電源測試部150根據(jù)對被測試器件200供給的電源電力的變動判定被測試器件200的好壞。電源測試部150可以按照內(nèi)置自測電路240在使內(nèi) 部電路230動作的狀態(tài)下的電源電力的變動，判定被測試器件200的好壞。 同時(shí)，如果電源供給部160供給固定電壓的電源電力，電源測試部150可 以檢測電源電力的電流變動。如果電源供給部160供給固定電流的電源電 力，電源測試部150可以檢測出電源電力的電壓變動。同時(shí)，電源測試部 150也可以檢測出內(nèi)部電路230處于靜止?fàn)顟B(tài)時(shí)的電源電力的變動。
結(jié)果處理部170按照接口測試部110、掃描測試部130、 BIST測試部 140和電源測試部150的判斷結(jié)果，判定被測試器件200的好壞。結(jié)果處理 部170在未檢測出接口測試部110、掃描測試部130、 BIST測試部140和電 源測試部150中任一個(gè)不良時(shí)，可以判定被測試器件200為合格品。同時(shí)， 測試裝置IOO在不進(jìn)行接口測試部110、掃描測試部130、 BIST測試部140 和電源測試部150中的任意一個(gè)或多個(gè)測試的情況下，結(jié)果處理部170可 以按照在接口測試部110、掃描測試部130、 BIST測試部140和電源測試部 150中的用于測試的測試部的判斷結(jié)果，判定被測試器件200的好壞。
通過以上說明，本例的測試裝置IOO，能以低成本測試高速動作的被測 試器件200的外部接口電路210。同時(shí)，能同時(shí)進(jìn)行外部接口電路210的測 試和其他的測試。
圖2是表示測試裝置100動作的一例示意圖。如上面所說明的那樣， 測試裝置100可以同時(shí)進(jìn)行多個(gè)測試項(xiàng)目。測試裝置100可將接口測試(IF 測試)與BIST測試等以外的測試并進(jìn)。同時(shí)，可以將電源測試(DC測試) 和BIST測試并進(jìn)。同時(shí)，如圖2所示，測試裝置100可以依次進(jìn)行電源測 試(DC測試)及接口測試(IF測試)，在進(jìn)行電源測試及接口測試的同時(shí),可以順序進(jìn)行BIST測試及掃描測試。與依次進(jìn)行上述測試相比，通過這樣 的動作能使這些測試項(xiàng)目的測試時(shí)間減半。
圖3是接口測試部110及外部接口電路210構(gòu)成的一列示意圖。外部 接口電路210具有多個(gè)輸入輸出管腳202、控制管腳209、多個(gè)緩沖存儲器 212和切換部214。多個(gè)緩沖存儲器212與多個(gè)輸入輸出管腳202 —一對應(yīng) 設(shè)置，并設(shè)置在對應(yīng)的輸入輸出管腳202和內(nèi)部接口電路220之間。
各個(gè)緩沖存儲器212可存儲從對應(yīng)的輸入輸出管腳202所輸入的數(shù)據(jù)， 輸出到內(nèi)部接口電路220。并可以在存儲從內(nèi)部接口電路220所輸入的數(shù)據(jù) 后，輸出到對應(yīng)的輸入輸出管腳202。同時(shí)，外部接口電路210還可以具有 用于替代緩沖存儲器212，對在輸入輸出管腳202和內(nèi)部接口電路220之間 傳輸?shù)男盘柕牟ㄐ芜M(jìn)行整形的緩沖器。
切換部214，設(shè)置在輸入輸出管腳202及內(nèi)部電路230之間。本例的切 換部214設(shè)置在緩沖存儲器212及內(nèi)部接口電路220之間。切換部214對 將各自的輸入輸出管腳202連接到內(nèi)部電路230、還是連接到其他的輸入輸 出管腳202進(jìn)行切換。
在切換部214從外部測試裝置100接收到要測試外部接口電路210的 通知(切換控制信號)時(shí)，可以在被測試器件200內(nèi)部連接從測試裝置100 接收測試圖形的輸入輸出管腳202-l和對測試裝置IOO折回輸出測試圖形的 輸入輸出管腳202-2。同時(shí)，切換部214在被測試器件200實(shí)際動作的時(shí)候， 可以在內(nèi)部電路230中連接各個(gè)輸入輸出管腳202。
本例的切換部214將與各自的輸入輸出管腳202對應(yīng)的緩沖存儲器212 切換到與內(nèi)部接口電路220連接，或經(jīng)由其他緩沖存儲器212連接到其他的輸入輸出管腳202。切換部214可與多個(gè)輸入輸出管腳202 —一對應(yīng)設(shè)置 多個(gè)開關(guān)216。各個(gè)開關(guān)216將對應(yīng)的緩沖存儲器212連接內(nèi)部接口電路220或連接 到其他的緩沖存儲器212進(jìn)行切換。同時(shí)，切換部214也可以設(shè)置在輸入 輸出管腳202及緩沖存儲器212之間。這種情況下，各個(gè)開關(guān)216對是將 對應(yīng)的輸入輸出管腳202連接到緩沖存儲器212、還是連接到其他的輸入輸 出管腳202進(jìn)行切換。接口測試部IIO具有接口控制部112和輸入輸出電路120。輸入輸出電 路120具有圖形發(fā)生部114、時(shí)序發(fā)生部116和接口判斷部118。在測試外部接口電路210時(shí)，接口控制部112借助于控制管腳209控 制切換部214，使在外部接口電路210及內(nèi)部接口電路220間傳送信號的連 接路徑斷開。同時(shí)，接口控制部112在被測試器件200內(nèi)部使從圖形發(fā)生 部114輸入測試圖形的輸入輸出管腳202-1和將測試圖形折回輸出的輸入輸 出管腳202-2連接。接口控制部112，可以將控制切換部214的切換控制信 號，經(jīng)由控制管腳209提供給切換部214。接口控制部112控制切換部214各自的開關(guān)216，以使多個(gè)輸入輸出管 腳202里面的一半的輸入輸出管腳202-1和另外一半輸入輸出管腳202-2， 借助于開關(guān)216 —一對應(yīng)連接。同時(shí)，接口控制部112也可以控制切換部 214，使與輸入輸出管腳202-1對應(yīng)的緩沖存儲器212存儲的數(shù)據(jù)從輸入輸 出管腳202-2輸出。圖形發(fā)生部114對各自的輸入輸出管腳202-1輸入用于測試外部接口電 路210的測試圖形。通過接口控制部112以上述方式控制切換部214，外部接口電路210將輸入的測試圖形折回，從各個(gè)輸入輸出管腳202-2輸出。即， 接口控制部112使測試裝置100輸入到外部接口電路210的測試圖形，回 送至測試裝置100。圖形發(fā)生部114，可以生成能通過簡易處理生成的測試圖形，例如虛擬 隨機(jī)圖形的測試圖形，或具有一定周期脈沖的測試圖形等。這樣，圖形發(fā) 生部114得以生成高頻率的測試圖形。以此，可對高速動作的被測試器件 200外部接口電路210進(jìn)行測試。接口判斷部118，按照外部接口電路210從輸入輸出管腳202-2折回輸 出的測試圖形，判定外部接口電路210的好壞。接口判斷部118可以對應(yīng) 所給予的時(shí)序信號檢測出外部接口電路210輸出的信號的邏輯值。并且， 可以根據(jù)所檢測出的邏輯值圖形和預(yù)定的期望值圖形是否相符，判定外部 接口電路210的好壞。時(shí)序發(fā)生部116將時(shí)序信號分別供給圖形發(fā)生部114及接口判斷部 118。時(shí)序發(fā)生部116可以對時(shí)序發(fā)生部116供給規(guī)定測試圖形的邏輯值變 遷時(shí)序的時(shí)序信號。另外，時(shí)序發(fā)生部116，可以對接口判斷部118供給位 于外部接口電路210輸出的信號的各數(shù)據(jù)位的時(shí)間方向上的開口的接近中 央的時(shí)序信號。同時(shí)，時(shí)序發(fā)生部116可以對供給到圖形發(fā)生部114的時(shí)序信號施加 抖動。此時(shí)因?yàn)閷D形發(fā)生部114輸出的測試圖形施加了抖動，所以能夠 進(jìn)行外部接口電路210的抖動測試。時(shí)序發(fā)生部116，可以讓時(shí)序信號上施加的抖動的振幅慢慢變化。并且， 接口判斷部118，可以判定所施加的每個(gè)抖動的振幅，外部接口電路210輸出的信號的邏輯值圖形和期望值圖形是否相符。據(jù)此，可以判斷外部接口電路210的耐抖動性。另外，接口判斷部118可以測量外部接口電路210輸出的信號中包含 的抖動的振幅。這種情況下，時(shí)序發(fā)生部116可以在外部接口電路210輸 出的信號的每個(gè)周期生成相位不相同的多個(gè)時(shí)序信號。并且，可以在信號 的各周期中，根據(jù)檢測邏輯值的變遷的時(shí)序信號的相位偏差，算出外部接 口電路210輸出的抖動的振幅。測試裝置100可以根據(jù)對供給到圖形發(fā)生 部114的時(shí)序信號所外加的抖動振幅和接口判斷部118測量的抖動振幅之 比，算出外部接口電路210抖動增益。同時(shí)，圖形發(fā)生部114也可以生成邏輯值固定為H或L的測試圖形。 測試裝置100可按照外部接口電路210輸入的信號的信號電平和外部接口 電路210輸出的信號的信號電平，算出在外部接口電路210的信號電平的 損失。同時(shí)，在圖3中示出了對多個(gè)輸入輸出管腳202的共同的輸入輸出電 路120，不過，接口測試部IIO，可以與多個(gè)輸入輸出管腳202—一對應(yīng)地具 有多個(gè)輸入輸出電路120。這種情況下，與應(yīng)該輸入測試圖形的輸入輸出管 腳202-1對應(yīng)的輸入輸出電路120的圖形發(fā)生部114，向?qū)?yīng)的輸入輸出管 腳202-1輸入測試圖形。同時(shí)，與折回輸出測試圖形的輸入輸出管腳202-2 對應(yīng)的輸入輸出電路120的接口判斷部118，測量從對應(yīng)的輸入輸出管腳 202-2輸出的信號。圖4是表示與多個(gè)輸入輸出管腳202對應(yīng)設(shè)置的多個(gè)輸入輸出電路120 構(gòu)成的一列示意圖。另外，在圖4中，分別給出一個(gè)與輸入輸出管腳202-1輸出管腳202-2對應(yīng)的輸入輸出電路 120-2，不過，接口測試部IIO,可以與多個(gè)輸入輸出管腳202-1對應(yīng)具有多 個(gè)輸入輸出電路120-1、與多個(gè)輸入輸出管腳202-2對應(yīng)具有多個(gè)輸入輸出 電路120-2。同時(shí)，本例中的輸入輸出電路120-1及120-2，除包括在圖3中已說明 的輸入輸出電路120的構(gòu)成之外又增加了驅(qū)動器122、比較儀124和開關(guān) 126。驅(qū)動器122形成與圖形發(fā)生部114輸出的測試圖形的信號對應(yīng)的信號， 供給輸入輸出管腳202。例如將測試圖形的邏輯值為H時(shí)應(yīng)該輸出的電壓 和邏輯值為L時(shí)應(yīng)該輸出的電壓給予驅(qū)動器122，并輸出與測試圖形的邏輯 值圖形對應(yīng)的電壓波形。比較儀124，接收輸入輸出管腳202輸出的信號，向接口判斷部118供 給將接收到的信號的信號電平和預(yù)定的參照電平進(jìn)行比較的比較結(jié)果。比 較儀124，可以在所接收的信號的電平比參照電平大的情況下輸出邏輯值 H，在接收的信號電平小于等于參照電平時(shí)，輸出邏輯值L。接口判斷部118, 通過與時(shí)序發(fā)生部116所供給的時(shí)序信號對應(yīng)取得從比較儀124接收的比 較結(jié)果，從而取得輸入輸出管腳202輸出的信號的邏輯值圖形，與期望值 圖形進(jìn)行比較。開關(guān)126對輸入輸出管腳202是否連接比較儀124輸入端進(jìn)行切換。 本例的開關(guān)126設(shè)置在驅(qū)動器122及連接輸入輸出管腳202的配線和比較 儀124輸入端之間，并對比較儀124輸入端是否與該配線連接進(jìn)行切換。如果輸入輸出電路120被連接在應(yīng)該輸入測試圖形的輸入輸出管腳 202-1上，則開關(guān)126使比較儀124和輸入輸出管腳202-1分開，使驅(qū)動器122輸出的信號供給到輸入輸出管腳202-1。同時(shí)，如果輸入輸出電路120 連接應(yīng)該折回輸出測試圖形的輸入輸出管腳202-2，則開關(guān)126使比較儀124 連接輸入輸出管腳202-2，使輸入輸出管腳202-2輸出的信號供給到比較儀 124。本例中，輸入輸出電路120-1的開關(guān)126使比較儀124從輸入輸出管腳 202-1分開。同時(shí)，輸入輸出電路120-1的圖形發(fā)生部114輸出測試圖形。輸入輸出電路120-2的開關(guān)126使比較儀124連接輸入輸出管腳202-2。 輸入輸出電路120-2的驅(qū)動器122不輸出測試圖形，比較儀124測量從輸入 輸出管腳202-2折回輸出的測試圖形。圖5是表示圖形發(fā)生部114及接口判斷部118構(gòu)成的一例示意圖。其 中圖5(a)是表示圖形發(fā)生部114構(gòu)成的一例示意圖，圖5(b)是表示 接口判斷部118構(gòu)成的一例示意圖。圖形發(fā)生部114，具有移位寄存器128及加法部132，生成虛擬隨機(jī)圖 形作為測試圖形。移位寄存器128具有串聯(lián)連接的多個(gè)寄存器。對各個(gè)寄 存器分路供給時(shí)序發(fā)生部116生成的時(shí)序信號。各寄存器根據(jù)所給予的時(shí) 序信號讀入并存儲前段寄存器輸出的邏輯值，并輸出所存儲的邏輯值。加法部132將多個(gè)寄存器輸出的邏輯值加在一起，并輸入到初段的寄 存器中。本例的加法部132是將最終段的寄存器輸出的邏輯值和其前段的 寄存器輸出的邏輯值加在一起，輸入到初段寄存器中。在這里，所謂在加 法部132的加法運(yùn)算可以是求邏輯和的處理。根據(jù)這樣的構(gòu)成，圖形發(fā)生 部114能夠生成與各個(gè)寄存器存儲的初始值，以及加法部132將哪個(gè)寄存 器輸出的邏輯值相加對應(yīng)的虛擬隨機(jī)圖形。再者，至少一個(gè)寄存器存儲的邏輯值H作為初始值，且至少一個(gè)寄存 器中存儲的邏輯值L作為初始值。同時(shí)，加法部132可以把三個(gè)以上的寄 存器輸出的邏輯值的邏輯和輸入到初段的寄存器中。
同時(shí)，圖形發(fā)生部114可以進(jìn)一步具有初始設(shè)置部，與應(yīng)生成的虛擬 隨機(jī)圖形對應(yīng)設(shè)定存儲在各個(gè)寄存器內(nèi)的初始值。另外，圖形發(fā)生部114 還可以包括選擇部，按照應(yīng)該生成的虛擬隨機(jī)圖形，對各個(gè)寄存器的輸出 是否對加法部132輸入進(jìn)行切換。圖形發(fā)生部114還可以具有按照應(yīng)該生 成的虛擬隨機(jī)圖形控制移位寄存器128的段數(shù)的段數(shù)控制部。段數(shù)控制部， 通過選擇對驅(qū)動器122輸入任一個(gè)寄存器的輸出，來調(diào)整移位寄存器128 的段數(shù)。在此情況下，對于加法部132,最好不連接設(shè)置在驅(qū)動器122連接 的寄存器后段的寄存器。
根據(jù)這樣的構(gòu)成，圖形發(fā)生部114能根據(jù)簡易的構(gòu)成生成多種類的虛 擬隨機(jī)圖形。同時(shí)，因?yàn)椴恍枰獜?fù)雜的演算，所以圖形發(fā)生部114能生成 高頻率的測試圖形。
接口判斷部118判定圖形發(fā)生部114輸出的測試圖形和外部接口電路 210折回輸出的邏輯值圖形是否相符。在本例中的接口判斷部118用于判定 比較儀124所檢測出的邏輯值圖形與圖形發(fā)生部114生成的虛擬隨機(jī)圖形 是否相符。
圖形發(fā)生部114生成的測試圖形是根據(jù)移位寄存器128及加法部132 的構(gòu)成和移位寄存器128的各個(gè)寄存器所存儲的初始值而確定的。本例的 接口判斷部118，包括與圖形發(fā)生部114具有的移位寄存器128及加法部 132同樣構(gòu)成的電路，因此，可再現(xiàn)圖形發(fā)生部114已生成的測試圖形，并與比較儀124所檢測出的邏輯值圖形進(jìn)行比較。
接口判斷部118具有移位寄存器134、加法部136和一致檢測部138。 移位寄存器134及加法部136與圖形發(fā)生部114的移位寄存器128及加法 部132的構(gòu)成可以相同。即移位寄存器134可以具有與移位寄存器128同 樣段數(shù)的寄存器。但，比較儀124輸出的邏輯值依次輸入到移位寄存器134 初段的寄存器。同時(shí)，可以對移位寄存器134的各個(gè)寄存器，供給與提供 給移位寄存器128的各個(gè)寄存器中的時(shí)鐘信號具有同樣周期的時(shí)鐘信號。
同時(shí)，加法部136可以與在移位寄存器128中和加法部132連接的寄 存器對應(yīng)的、在移位寄存器134中的寄存器連接。但在接口判斷部118的 加法部136的演算結(jié)果并未輸入到在移位寄存器134初段的寄存器，而是 輸入到一致檢測部138中。
一致檢測部138檢測從加法部136接收的邏輯值和輸入到移位寄存器 134初段的寄存器的邏輯值是否相符。 一致檢測部138可以是異或電路。
如果比較儀124輸出的邏輯值依次輸入到移位寄存器134，移位寄存器 134的各個(gè)寄存器存儲的初始值全部被清除時(shí)，加法部136輸出的邏輯值表 示其次應(yīng)該輸入到移位寄存器134的邏輯值。也就是，如果在移位寄存器 134的各個(gè)寄存器存儲的初始值全部被清除之后，已經(jīng)輸入移位寄存器134 的邏輯值圖形與圖形發(fā)生部114生成的虛擬隨機(jī)圖形一致，則加法部136 輸出的邏輯值與圖形發(fā)生部114生成的虛擬隨機(jī)圖形中的下一個(gè)邏輯值一 致。
因此，通過比較輸入到移位寄存器134的邏輯值和加法部136輸出的 邏輯值，可以判斷外部接口電路210是否正常動作，即可以判斷外部接口電路210是否折回輸出與輸入的測試圖形同樣的邏輯值圖形。
根據(jù)上述構(gòu)成，在使用虛擬隨機(jī)圖形作為測試圖形時(shí)，能夠容易地生 成期望值圖形。另外，因?yàn)槭褂门c圖形發(fā)生部114同樣的構(gòu)成而生成期望 值圖形，所以能夠以與圖形發(fā)生部114同等的動作速度生成期望值圖形。 同時(shí)，因?yàn)檩斎胍莆患拇嫫?34中的邏輯值和加法部136輸出的邏輯值同 步，因而能夠不考慮外部接口電路210的傳送延遲量等因素來比較邏輯值 圖形。
當(dāng)對接口判斷部118分路輸入圖形發(fā)生部114輸出的測試圖形、并作 為期望值圖形采用該測試圖形時(shí)，按照在外部接口電路210等的傳送延遲 量而使期望值圖形的相位移位來比較邏輯值圖形。與此相對，在本例的接 口判斷部118中，按照己經(jīng)輸入的邏輯值圖形，生成下一個(gè)應(yīng)該輸入的邏 輯值(期望值)，從而得以與輸入的邏輯值圖形同步生成期望值圖形。因此， 能夠不考慮傳送延遲量等因素來比較邏輯值圖形和期望值圖形。
圖6是電源測試部150構(gòu)成的一例示意圖。電源測試部150具有電源 判斷部152及電力測量部154。電力測量部154測量從電源供給部160供給 到被測試器件200的電源電力。電源供給部160與內(nèi)部電路230的測試同 時(shí)向被測試器件200供給電源電力。如上所述，優(yōu)選電力測量部154既可 測量電源電壓，也可以測量供電電流。
電源判斷部152根據(jù)電力測量部154測量的電源電力，判定被測試器 件200的好壞。電源判斷部152可以根據(jù)電力測量部154測量出的電源電 壓或者供電電流是否在預(yù)先規(guī)定的范圍內(nèi)變化，而判定被測試器件200的 好壞。電源測試部150可以與內(nèi)部電路230的測試或掃描測試同時(shí)進(jìn)行上述 測試。同時(shí)，也可以與外部接口電路210的測試同時(shí)進(jìn)行。
如上述說明，測試裝置IOO，可以利用低成本的裝置測試高速動作的被 測試器件200的外部接口電路210。同時(shí)，在測試外部接口電路210時(shí)，使 外部接口電路210與內(nèi)部電路230等分開，因此能與內(nèi)部電路230等的測 試并行進(jìn)行外部接口電路210的測試。，通過使用內(nèi)置自測電路240測試內(nèi) 部電路230，從而得以同時(shí)進(jìn)行外部接口電路210及內(nèi)部電路230的測試。 因此，可以縮短測試時(shí)間。
以上用實(shí)施方式說明了本發(fā)明，不過，本發(fā)明的權(quán)利要求范圍不受上 述實(shí)施形態(tài)記載的范圍所限定。本領(lǐng)域的技術(shù)人員明白，可以對上述實(shí)施 形態(tài)進(jìn)行多種多樣的變更或改良，且根據(jù)本申請的權(quán)利要求范圍的記載可 明確，進(jìn)行所述的變更和改良后的形態(tài)也包含在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1、一種測試裝置，是測試具有外部接口電路的被測試器件的測試裝置，所述外部接口電路在該器件內(nèi)部的內(nèi)部電路和該器件外部之間進(jìn)行信號傳輸，所述測試裝置包括圖形發(fā)生部，向所述外部接口電路輸入用于測試所述外部接口電路的測試圖形；接口控制部，使在所述外部接口電路中折回輸出所述測試圖形；接口判斷部，根據(jù)所述外部接口電路折回輸出的所述測試圖形，判定所述外部接口電路的好壞。
2、 根據(jù)權(quán)利要求1記載的測試裝置，其中，所述外部接口電路具有多個(gè)輸入輸出管腳；在測試所述外部接口電路時(shí)，所述接口控制部使從所述圖形發(fā)生部輸入所述測試圖形的所述輸入輸出管腳和應(yīng)該折回輸出所述測試圖形的所述輸入輸出管腳在所述被測試器件內(nèi)部連接。
3、 根據(jù)權(quán)利要求1記載的測試裝置，其中，所述被測試器件還具有測試所述內(nèi)部電路的內(nèi)置自測電路；所述測試裝置還具有-BIST測試部，其控制所述內(nèi)置自測電路、測試所述內(nèi)部電路；結(jié)果處理部，在沒有檢測出所述內(nèi)部電路及所述外部接口電路的任何不良的情況下，判定所述被測試器件為合格品。
4、 根據(jù)權(quán)利要求3記載的測試裝置，其中，所述BIST測試部與所述外部接口電路的測試并行測試所述內(nèi)部電路。
5、 根據(jù)權(quán)利要求4記載的測試裝置，其中，所述接口控制部，在測試所述外部接口電路時(shí)，使在所述外部接口電 路和所述內(nèi)部電路之間傳送信號的連接路徑分開。
6、 根據(jù)權(quán)利要求1記載的測試裝置，還包括-電源供給部，與所述內(nèi)部電路的測試并行向所述內(nèi)部電路供給電源電力；電力測量部，測量從所述電源供給部供給到所述被測試器件的所述電 源電力；電源判斷部，根據(jù)所述電力測量部測量的所述電源電力，判定所述被 測試器件的好壞。
7、 根據(jù)權(quán)利要求1記載的測試裝置，其中 所述圖形發(fā)生部生成虛擬隨機(jī)圖形，作為所述測試圖形； 所述接口判斷部判斷所述圖形發(fā)生部已輸出的所述虛擬隨機(jī)圖形與所述外部接口電路折回輸出的邏輯值圖形是否一致。
8、 根據(jù)權(quán)利要求2記載的測試裝置，其中所述外部接口電路具有多個(gè)緩沖存儲器，與所述多個(gè)輸入輸出管腳一 一對應(yīng)設(shè)置，存儲從外部輸入到對應(yīng)的所述輸入輸出管腳的數(shù)據(jù)；在測試所述外部接口電路時(shí)，所述接口控制部使輸入所述測試圖形的 所述輸入輸出管腳對應(yīng)的所述緩沖存儲器存儲的數(shù)據(jù)，經(jīng)由應(yīng)該折回輸出 所述測試圖形的所述輸入輸出管腳輸出。
9、 根據(jù)權(quán)利要求2記載的測試裝置，其中所述外部接口電路還具有切換部，對將各個(gè)所述輸入輸出管腳連接到 所述內(nèi)部電路或其他所述輸入輸出管腳中的任一個(gè)上進(jìn)行切換；所述接口控制部，在測試所述外部接口電路時(shí)，向所述切換部輸入切換控制信號，使從所述圖形發(fā)生部輸入所述測試圖形的所述輸入輸出管腳和應(yīng)該折回輸出所述測試圖形的所述輸入輸出管腳連接。
10、 一種電子器件，包括-內(nèi)部電路；外部接口電路，其具有多個(gè)輸入輸出管腳，在器件外部及所述內(nèi)部電路之間進(jìn)行信號的傳輸；切換部，對將各個(gè)所述輸入輸出管腳連接在所述內(nèi)部電路或其他所述輸入輸出管腳中的任一個(gè)上進(jìn)行切換。
11、 根據(jù)權(quán)利要10記載的電子器件，其中所述切換部在從外部測試裝置接收到要對所述外部接口電路進(jìn)行測試的通知時(shí)，在電子器件內(nèi)部連接應(yīng)該從所述測試裝置接收測試圖形的所述輸入輸出管腳與應(yīng)該向所述測試裝置折回輸出所述測試圖形的所述輸入輸出管腳。
12、 根據(jù)權(quán)利要ll記載的電子器件，其中還包括測試所述內(nèi)部電路的內(nèi)置自測電路；所述切換部，在對所述內(nèi)部電路及所述外部接口電路并行進(jìn)行測試時(shí)，使所述外部接口電路和所述內(nèi)部電路分開。
13、 根據(jù)權(quán)利要10記載的電子器件，其中所述內(nèi)部電路具有用于存儲輸入數(shù)據(jù)的存儲單元。
全文摘要
本發(fā)明提供一種測試裝置，是測試具有外部接口電路的被測試器件的測試裝置，所述外部接口電路在該器件內(nèi)部的內(nèi)部電路和該器件外部之間進(jìn)行信號傳輸，所述測試裝置包括接口控制部，使在所述外部接口電路中折回輸出所述測試圖形；接口判斷部，根據(jù)所述外部接口電路折回輸出的所述測試圖形，判定所述外部接口電路的好壞。
文檔編號G01R31/28GK101646954SQ200880010198
公開日2010年2月10日 申請日期2008年3月21日 優(yōu)先權(quán)日2007年3月29日
發(fā)明者岡安俊幸, 渡邊大輔 申請人:愛德萬測試株式會社