專(zhuān)利名稱(chēng)：：Pci總線電能質(zhì)量瞬態(tài)事件采集卡及其采集方法
技術(shù)領(lǐng)域：
：本發(fā)明屬于電能質(zhì)量檢測(cè)分析
技術(shù)領(lǐng)域：
，涉及一種PCI總線電能質(zhì)量瞬態(tài)事件采集卡及其采集方法，應(yīng)用于記錄一個(gè)網(wǎng)點(diǎn)電壓發(fā)生的電能質(zhì)量瞬態(tài)事件。
背景技術(shù)：
：現(xiàn)有的PCI總線數(shù)據(jù)采集卡構(gòu)成原理是采集卡由輸入信號(hào)調(diào)理電路、A/D轉(zhuǎn)換器、RAM或FIFO(先進(jìn)先出)存儲(chǔ)器、PCI總線橋接芯片及其A/D轉(zhuǎn)換、數(shù)據(jù)存儲(chǔ)與傳輸控制器組成。采集卡工作時(shí)，按所設(shè)定的采集速率，將模擬信號(hào)轉(zhuǎn)換為數(shù)據(jù)量、先緩存于存儲(chǔ)器中，而后通過(guò)PCI總線傳輸。根據(jù)？<:12.2總線規(guī)范，在33MHz時(shí)鐘下，PCI總線的數(shù)據(jù)最大流通量為132M字節(jié)/秒?？紤]到在臺(tái)式PC體系結(jié)構(gòu)中，系統(tǒng)其它外設(shè)要擠占一部分PCI總線資源，采集卡能夠?qū)嶋H利用的數(shù)據(jù)流通量只有上述的50%左右，致使在多通道高速采集卡設(shè)計(jì)中，數(shù)據(jù)采集速率和通道數(shù)目受到PCI總線的數(shù)據(jù)流通量嚴(yán)重制約?，F(xiàn)有的采集卡設(shè)計(jì)方案為了規(guī)避這一瓶頸，或是采用較低采樣速率的連續(xù)采集方式、減少總數(shù)據(jù)采集量，以適應(yīng)PCI總線的數(shù)據(jù)流通量；或是采用較高采樣速率的間歇采集方式，采集卡每次只采集一定時(shí)間長(zhǎng)度的數(shù)據(jù)，先緩存于RAM或FIFO存儲(chǔ)器中，然后再逐一通過(guò)PCI總線傳輸數(shù)據(jù)。然而，對(duì)于采集電能質(zhì)量瞬態(tài)事件信號(hào)的一類(lèi)應(yīng)用來(lái)說(shuō)，常態(tài)下的被采集信號(hào)所包含的非基波分量位于低頻段，只是在發(fā)生瞬態(tài)事件的時(shí)段中，才會(huì)含有大量的中高頻分量，顯而易見(jiàn)，PCI總線數(shù)據(jù)采集卡采集這類(lèi)信號(hào)，用持續(xù)不變的較高采樣速率是不合理的、這樣既限制了采集速率的提高，又采集了大量無(wú)意義數(shù)據(jù)，徒增PC系統(tǒng)開(kāi)銷(xiāo)，而用較低采樣速率則會(huì)捕捉不到完整的瞬態(tài)事件信息。
發(fā)明內(nèi)容為了解決上述技術(shù)問(wèn)題，本發(fā)明提供一種PCI總線電能質(zhì)量瞬態(tài)事件采集卡及其采集方法，具有采集一個(gè)電壓網(wǎng)點(diǎn)(A相、B相、C相和N線)所需要的4個(gè)數(shù)據(jù)采集通道，轉(zhuǎn)換精度為12位分辨率。在PCI總線能夠承載的數(shù)據(jù)流通量下，采集卡設(shè)計(jì)從優(yōu)化采集卡的數(shù)據(jù)采集控制方式和數(shù)據(jù)傳輸控制策略兩個(gè)方面入手，使每一通道的事件采集速率達(dá)到20MSPS(每秒兆次采樣)。所采用的具體技術(shù)方案是一種PCI總線電能質(zhì)量瞬態(tài)事件采集卡，由A/D轉(zhuǎn)換器、FIFO存儲(chǔ)器、PCI總線橋接加速器、數(shù)據(jù)采集控制器和數(shù)據(jù)傳輸控制器構(gòu)成，其特征是設(shè)有第一、第二、第三、第四共四個(gè)采集通道分別采集一個(gè)電壓網(wǎng)點(diǎn)的A相、B相、C相和N線電壓，各采集通道單獨(dú)配置有A/D轉(zhuǎn)換器和FIFO存儲(chǔ)器，其相互之間通過(guò)數(shù)據(jù)總線連接，A/D轉(zhuǎn)換器為多級(jí)流水線結(jié)構(gòu)；每二個(gè)采集通道設(shè)置一個(gè)數(shù)據(jù)采集控制器，這二個(gè)采集通道的A/D轉(zhuǎn)換器、FIFO存儲(chǔ)器分別通過(guò)控制信號(hào)總線與該數(shù)據(jù)采集控制器連接；各采集通道的FIFO存儲(chǔ)器通過(guò)控制信號(hào)總線與數(shù)據(jù)傳輸控制器連接，通過(guò)數(shù)據(jù)總線與PCI總線I/0加速器連接；數(shù)據(jù)傳輸控制器通過(guò)控制信號(hào)總線與PCI總線I/O加速器連接；PCI總線I/O加速器通過(guò)PCI總線連接器連接計(jì)算機(jī)PCI總線。所述的PCI總線電能質(zhì)量瞬態(tài)事件采集卡，其特征在于驅(qū)動(dòng)A/D轉(zhuǎn)換器的轉(zhuǎn)換時(shí)鐘和FIFO存儲(chǔ)器的寫(xiě)時(shí)鐘是20MHz，相位差180°，每一FIFO存儲(chǔ)器的讀數(shù)時(shí)鐘是40MHz。所述的PCI總線電能質(zhì)量瞬態(tài)事件采集卡，其數(shù)據(jù)采集方法的特征在于按電能質(zhì)量瞬態(tài)事件發(fā)生與否自動(dòng)變換數(shù)據(jù)采集速率，發(fā)生事件為20MSPS，未發(fā)生事件為20kSPS，且采集速率的切換是通過(guò)控制每一采集通道FIFO存儲(chǔ)器的寫(xiě)使能信號(hào)實(shí)現(xiàn)的。所述的采集方法，其特征在于采集數(shù)據(jù)的PCI總線傳輸采用FIFO存儲(chǔ)器lk數(shù)據(jù)塊巡査發(fā)送控制策略。應(yīng)用軟件通過(guò)PCI總線啟動(dòng)數(shù)據(jù)傳輸，當(dāng)數(shù)據(jù)傳輸控制器確認(rèn)出現(xiàn)在本地總線上的數(shù)據(jù)傳輸控制信號(hào)有效后，首先判定是否從第一采集通道的FIFO存儲(chǔ)器中讀出lk數(shù)據(jù)塊發(fā)送到PCI總線，若該FIFO存儲(chǔ)器的幾乎空標(biāo)志為高電平，則指示已緩存數(shù)據(jù)已超過(guò)lk，于是數(shù)據(jù)傳輸控制器同時(shí)置FIFO存儲(chǔ)器的讀使能信號(hào)有效和本地控制總線中的數(shù)據(jù)已準(zhǔn)備好信號(hào)有效，按40MHz的讀時(shí)鐘從該FIFO存儲(chǔ)器中讀出lk數(shù)據(jù)塊發(fā)送到PCI總線，然后轉(zhuǎn)入判定是否從第二采集通道FIFO存儲(chǔ)器中讀出lk數(shù)據(jù)塊發(fā)送到PCI總線；若FIFO存儲(chǔ)器的幾乎空標(biāo)志為低電平，指示緩存的數(shù)據(jù)不足lk,則直接轉(zhuǎn)入判定是否從第二采集通道的FIFO存儲(chǔ)器中讀出lk數(shù)據(jù)塊發(fā)送到PCI總線；第三、第四采集通道依次類(lèi)推，如此周而復(fù)始，直至出現(xiàn)下述兩種情形之一后中斷數(shù)據(jù)傳輸進(jìn)程，一是應(yīng)用軟件請(qǐng)求傳輸?shù)臄?shù)據(jù)塊已傳完，則立即結(jié)束本次數(shù)據(jù)傳輸，釋放本地總線；二是每個(gè)通道的FIFO存儲(chǔ)器中所緩存的數(shù)據(jù)均不足lk，則暫停等待。數(shù)據(jù)采集采用按電能質(zhì)量瞬態(tài)事件發(fā)生與否變換數(shù)據(jù)采集速率控制方式，在通道發(fā)生電能事件時(shí)的采集速率為20MSPS，而未發(fā)生電能事件則為20kSPS，有效提高了采集數(shù)據(jù)的信息量；數(shù)據(jù)傳輸釆用FIFO存儲(chǔ)器lk數(shù)據(jù)塊巡查發(fā)送控制策略，只有當(dāng)巡査到的采集通道FIFO存儲(chǔ)器已緩存有l(wèi)k數(shù)據(jù)時(shí)，才從該通道讀出lk數(shù)據(jù)塊傳送到PCI總線，若是緩存數(shù)據(jù)不足lk或是在傳送完lk數(shù)據(jù)塊后，立即轉(zhuǎn)入檢査下一采集通道，如此周而復(fù)始，避免單個(gè)通道獨(dú)占PCI總線，阻滯其它通道傳輸，進(jìn)而阻塞數(shù)據(jù)采集，導(dǎo)致電能質(zhì)量瞬態(tài)事件信息采集遺漏。本發(fā)明提供的PCI總線電能質(zhì)量瞬態(tài)事件采集卡包括(1)用于模擬信號(hào)采集的模數(shù)轉(zhuǎn)換單元，每個(gè)采集通道獨(dú)立配置，由四片A/D轉(zhuǎn)換器AD9226構(gòu)成。AD9226轉(zhuǎn)換器為8級(jí)流水線結(jié)構(gòu)，最高采樣速率為65MSPS，將被采集模擬信號(hào)轉(zhuǎn)換為12位數(shù)據(jù)量，送至FIFO存儲(chǔ)器的輸入數(shù)據(jù)總線端口。(2)用于模數(shù)轉(zhuǎn)換結(jié)果的緩存單元，每個(gè)采集通道獨(dú)立配置，由四片F(xiàn)IFO存儲(chǔ)器IDT72V265構(gòu)成。IDT72V265存儲(chǔ)器為18位字寬、16k存儲(chǔ)容量，具有超同步讀寫(xiě)特性，并發(fā)數(shù)據(jù)讀寫(xiě)互不影響。FIFO存儲(chǔ)器存儲(chǔ)的采集數(shù)據(jù)有效位為16位，其中D11D0為A/D轉(zhuǎn)換結(jié)果，D12位為A/D轉(zhuǎn)換結(jié)果溢出標(biāo)志，D13位為控制器寫(xiě)入的事件采集標(biāo)志，D14和D15位為通道號(hào)。(3)用于通道數(shù)據(jù)采集的控制單元，由兩片CPLD(復(fù)雜可編程邏輯器件)控制器EPM7128S構(gòu)成。一片控制A相和B相采集通道的A/D轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換結(jié)果FIFO存儲(chǔ)器緩存，一片控制C相和N線采集通道的A/D轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換結(jié)果FIFO存儲(chǔ)器緩存?？刂破鲗?shí)現(xiàn)的每一通道數(shù)據(jù)采集控制功能是①產(chǎn)生AD9226模數(shù)轉(zhuǎn)換所需的20MHz時(shí)鐘信號(hào)，②產(chǎn)生將A/D轉(zhuǎn)換結(jié)果寫(xiě)入FIFO存儲(chǔ)器所需的20MHz時(shí)鐘信號(hào)，由于A/D轉(zhuǎn)換器的模數(shù)轉(zhuǎn)換和FIFO存儲(chǔ)器的數(shù)據(jù)寫(xiě)入都是由各自時(shí)鐘信號(hào)的上升沿驅(qū)動(dòng)的，因此FIFO寫(xiě)時(shí)鐘信號(hào)與A/D轉(zhuǎn)換時(shí)鐘信號(hào)互為倒相關(guān)系，③按FIFO存儲(chǔ)器的存儲(chǔ)狀態(tài)和發(fā)生電能質(zhì)量瞬態(tài)事件的指示信號(hào)(由采集卡上連接器輸入)產(chǎn)生將A/D轉(zhuǎn)換結(jié)果寫(xiě)入IDT72V265的寫(xiě)使能信號(hào)，當(dāng)發(fā)生電能質(zhì)量瞬態(tài)事件時(shí)寫(xiě)入速率為20M字/秒，未發(fā)生時(shí)為寫(xiě)入速率20k字/秒，向FIFO存儲(chǔ)器的D13位寫(xiě)入事件采集標(biāo)志。(4)用于數(shù)據(jù)采集卡本地總線與PCI總線的橋接單元，由一片PCI總線I/0加速器PCI9054構(gòu)成，支持兩側(cè)總線異步傳輸數(shù)據(jù)。通過(guò)對(duì)PCI9054的內(nèi)部配置寄存器進(jìn)行工作模式配置，實(shí)現(xiàn)將PCI總線側(cè)的數(shù)據(jù)傳輸控制信號(hào)變換為采集卡上本地總線側(cè)的數(shù)據(jù)傳輸控制信號(hào)。本發(fā)明使用PCI9054的DMA0通道傳輸采集數(shù)據(jù)，數(shù)據(jù)傳輸配置為地址不變(DMAMODEO[l1]=1)的連續(xù)突發(fā)(置結(jié)束突發(fā)使能位DMAMODE0[7]和突發(fā)使能位DMAMODE0[8])模式，數(shù)據(jù)總線為16位字寬(DMAMODE0=0)，本地總線時(shí)鐘為40MHz。(5)用于四個(gè)采集通道的FIFO存儲(chǔ)數(shù)據(jù)讀出并向PCI總線傳送的控制單元，由一片CPLD控制器EPM7128S構(gòu)成?？刂破鲗?shí)現(xiàn)的功能是①按本地總線上的數(shù)據(jù)傳輸控制信號(hào)啟動(dòng)數(shù)據(jù)傳輸進(jìn)程，②按巡査FIFO存儲(chǔ)器是否已存儲(chǔ)lk數(shù)據(jù)的結(jié)果控制lk數(shù)據(jù)塊傳輸，若均不足lk數(shù)據(jù)則暫停等待，③分別產(chǎn)生四個(gè)FIFO存儲(chǔ)器的40MHz讀時(shí)鐘信號(hào)，④按本地總線上的數(shù)據(jù)傳輸控制信號(hào)停止數(shù)據(jù)傳輸進(jìn)程?？刂破骺刂扑膫€(gè)FIFO存儲(chǔ)器向PCI總線發(fā)送數(shù)據(jù)的控制策略是應(yīng)用軟件通過(guò)PCI總線啟動(dòng)數(shù)據(jù)傳輸，當(dāng)CPLD控制器確認(rèn)出現(xiàn)在本地總線上的數(shù)據(jù)傳輸控制信號(hào)有效后，首先判定是否從第一采集通道的FIFO存儲(chǔ)器中讀出lk數(shù)據(jù)塊發(fā)送到PCI總線，若其FIFO存儲(chǔ)器的幾乎空標(biāo)志為高電平，則指示已緩存超過(guò)lk數(shù)據(jù)，于是CPLD控制器同時(shí)置FIFO存儲(chǔ)器的讀使能信號(hào)有效和本地控制總線中的數(shù)據(jù)己準(zhǔn)備好信號(hào)有效，按40MHz讀時(shí)鐘從該FIFO存儲(chǔ)器中讀出lk數(shù)據(jù)塊，通過(guò)PCI9054發(fā)送到PCI總線，然后轉(zhuǎn)入判定是否從第二采集通道FIFO存儲(chǔ)器中讀出lk數(shù)據(jù)塊發(fā)送到PCI總線；若FIFO存儲(chǔ)器的幾乎空標(biāo)志為低電平，指示已緩存數(shù)據(jù)不足lk，則直接轉(zhuǎn)入判定是否從第二采集通道的FIFO存儲(chǔ)器中讀出lk數(shù)據(jù)塊發(fā)送到PCI總線；如此周而復(fù)始，直至出現(xiàn)下述兩種情形之一后中斷數(shù)據(jù)傳輸進(jìn)程，一是應(yīng)用軟件請(qǐng)求傳輸?shù)臄?shù)據(jù)塊已傳完，則立即結(jié)束本次數(shù)據(jù)傳輸，釋放本地總線；二是每個(gè)通道的FIFO存儲(chǔ)器中所緩存的數(shù)據(jù)均不足lk，則暫停等待。在上述數(shù)據(jù)傳輸過(guò)程中，由于超同步FIFO存儲(chǔ)器的數(shù)據(jù)讀寫(xiě)互不影響，數(shù)據(jù)采集正常進(jìn)行。本發(fā)明提出的用于采集電能質(zhì)量瞬態(tài)事件的PCI總線4通道數(shù)據(jù)采集卡，具有以下應(yīng)用效果和特點(diǎn)1、電能質(zhì)量瞬態(tài)事件的發(fā)生具有突發(fā)隨機(jī)性和持續(xù)短暫性，數(shù)據(jù)采集控制方式按有事件20MSPS、無(wú)事件20kSPS進(jìn)行，有效避免了大量無(wú)意義數(shù)據(jù)，在滿足PCI總線數(shù)據(jù)流通量前提下，保證了電能質(zhì)量瞬態(tài)事件信息采集的在線連續(xù)性。2、采用8級(jí)流水線結(jié)構(gòu)A/D轉(zhuǎn)換器，不會(huì)因事件鑒別的閾值和延時(shí)造成瞬態(tài)事件起始信息遺漏，確保了事件信息采集的完整性。3、通過(guò)置A/D轉(zhuǎn)換器為20M恒速轉(zhuǎn)換，用FIFO存儲(chǔ)器寫(xiě)使能信號(hào)控制數(shù)據(jù)采集速率為20MSPS或20kSPS，既避免了采用A/D轉(zhuǎn)換速率切換所引起的轉(zhuǎn)換精度下降，又使流水線結(jié)構(gòu)A/D轉(zhuǎn)換器的采樣數(shù)據(jù)存儲(chǔ)控制大為簡(jiǎn)化。4、每一采集通道單獨(dú)配置超同步FIFO存儲(chǔ)器，采集數(shù)據(jù)的寫(xiě)入與讀出互不影響。5、數(shù)據(jù)傳輸采用FIFO緩存lk數(shù)據(jù)塊巡查發(fā)送控制策略，既避免了一個(gè)通道獨(dú)占PCI總線傳輸，阻滯其它通道，進(jìn)而阻塞數(shù)據(jù)采集，致使事件信息采集不完整，又減小了主機(jī)組織事件記錄文檔的開(kāi)銷(xiāo)。綜上所述，本發(fā)明提出的用于采集電能質(zhì)量瞬態(tài)事件的4通道PCI總線數(shù)據(jù)采集卡，能夠在線采集一個(gè)網(wǎng)點(diǎn)4路交流電壓中發(fā)生的電能質(zhì)量瞬態(tài)事件，通過(guò)PCI總線傳輸并完整記錄，捕捉波形能力達(dá)到10MHz。圖1是本發(fā)明的電路構(gòu)成原理方框圖。圖2是A相和B相采集通道的數(shù)據(jù)采集部分原理電路圖。圖3是C相和N線采集通道的數(shù)據(jù)采集部分原理電路圖。圖4是PCI總線數(shù)據(jù)傳輸部分的原理電路圖。圖5是PCI總線數(shù)據(jù)傳輸控制程序框圖。具體實(shí)施方式在圖1圖4中，l是采集卡外部輸入信號(hào)連接器，2是A相和B相采集通道的數(shù)據(jù)采集部分，3是C相和N線釆集通道的數(shù)據(jù)采集部分，4是PCI總線數(shù)據(jù)傳輸部分，5是PCI總線連接器，6-9分別是A相、B相、C相和N線采集通道的數(shù)據(jù)釆集電路，Dal、Dbl、Dcl和Dnl分別是A相、B相、C相和N線采集通道的A/D轉(zhuǎn)換器AD9226，Da2、Db2、Dc2和Dn2分別是A相、B相、C相和N線采集通道的FIFO存儲(chǔ)器IDT72V265，Dab是A相和B相采集通道的數(shù)據(jù)采集控制器EPM7128S，Dcn是C相和N線采集通道的數(shù)據(jù)采集控制器EPM7128S，D1是PCI總線I/0加速器PCI9054，D2是PCI總線數(shù)據(jù)傳輸控制器EPM7128S。在圖1中，十Va禾口-Va、+Vl^B-Vb、十Vc和-Vc、+丫!1和-￥11分別是八相、B相、C相、N線通道的差分輸入信號(hào)，Val和Vah、Vbl和Vbh、Vcl和Vch、Vnl和Vnh分別是指示A相、B相、C相、N線通道發(fā)生電能質(zhì)量瞬態(tài)事件的輸入信號(hào)，DOal2DOaO、DOM2DObO、DOcl2DOcO和DOnl2DOnO分別是Dal、Dbl、Dcl和Dnl的模數(shù)轉(zhuǎn)換結(jié)果輸出數(shù)據(jù)總線(12位轉(zhuǎn)換結(jié)果+溢出標(biāo)志)，ADa、ADb、ADc和ADn分別是Dal、Dbl、Dcl和Dnl的模數(shù)轉(zhuǎn)換控制信號(hào)總線，WRa、WRb、WRc和WRn分別是Da2、Db2、Dc2和Dn2的數(shù)據(jù)寫(xiě)入控制信號(hào)總線，RDa、RDb、RDc和RDn分別是Da2、Db2、Dc2和Dn2的數(shù)據(jù)讀出控制信號(hào)總線，D15D0是Da2、Db2、Dc2和Dn2的輸出數(shù)據(jù)總線，LBus是數(shù)據(jù)采集卡的本地控制信號(hào)總線。采集卡的模數(shù)轉(zhuǎn)換輸入信號(hào)+Vx和-Vx(x=a、b、c、n)和指示發(fā)生電能質(zhì)量瞬態(tài)事件輸入信號(hào)Vxl和Vxh(x=a、b、c、n)均來(lái)自信號(hào)調(diào)理板，由信號(hào)調(diào)理板電路將網(wǎng)點(diǎn)交流電壓進(jìn)行電阻分壓、高輸入阻抗4低輸出阻抗變換、單端輸入信號(hào)—差動(dòng)輸出信號(hào)變換以及二階高通濾波和瞬態(tài)事件鑒別(窗口比較器)等處理后得到。8采集卡的A相和B相采集通道原理電路如圖2所示，圖中+Va和-Va、+￥1)和々1)分別連接至ljDal和Dbl的46引腳VinA和47引腳VinB，Vah、Val、Vbh和Vbl分別連接到控制器Dab的IO腳68~71，A/D轉(zhuǎn)換器Dal和Dbl的ADC控制總線信號(hào)ADa和ADb(轉(zhuǎn)換時(shí)鐘CLK和數(shù)據(jù)輸出使能OEB弁)分別連接到控制器Dab的IO腳54、53和32、30，F(xiàn)IFO存儲(chǔ)器Da2和Db2的數(shù)據(jù)寫(xiě)入控制總線信號(hào)WRa和WRb(發(fā)生事件標(biāo)志D13、FIFO半滿標(biāo)志HW、幾乎滿標(biāo)志PAF弁、已滿標(biāo)志FFl寫(xiě)入使能WENL寫(xiě)入時(shí)鐘WCLK和主復(fù)位MRS弁)，分別連接到控制器Dab的IO腳52、50、49、48、45、46、47和29、28、27、25、22、23、24，Dab實(shí)現(xiàn)的A相和B相通道數(shù)據(jù)采集控制邏輯如表l所示。表l通道數(shù)據(jù)采集控制邏輯<table>tableseeoriginaldocumentpage9</column></row><table>注表中x表示采集通道，x=a、b、c或n，H表示邏輯高電平，L表示邏輯低電平。采集卡的C相和N線采集通道原理電路如圖3所示，圖中+Vc和-Vc、+￥11和^11分別連接到Dcl和Dnl的46引腳VinA和47引腳VinB，Vch、Vcl、Vnh和Vnl分別連接到控制器Dcn的10腳77~80，A/D轉(zhuǎn)換器Dcl和Dnl的ADC控制總線信號(hào)ADc和ADn(轉(zhuǎn)換時(shí)鐘CLK和數(shù)據(jù)輸出使能OEB弁)分別連接到控制器Dcn的IO腳55、53和33、31，F(xiàn)IFO存儲(chǔ)器Dc2和Dn2的數(shù)據(jù)寫(xiě)入控制總線信號(hào)WRc和WRn(發(fā)生事件標(biāo)志D13、FIFO半滿標(biāo)志HFL幾乎滿標(biāo)志PAF#、已滿標(biāo)志FFl寫(xiě)入使能WEN^寫(xiě)入時(shí)鐘WCLK和主復(fù)位MRS"，分別連接到控制器Dcn的IO腳52、50、49、48、42、44、45和30、28、27、25、23、24、25，控制器Dcn實(shí)現(xiàn)的C相和N線通道數(shù)據(jù)采集控制邏輯同表1。圖4所示為PCI總線數(shù)據(jù)傳輸部分的原理電路，F(xiàn)IFO存儲(chǔ)器Da2、Db2、Dc2和Dn2的數(shù)據(jù)讀出控制總線信號(hào)RDa、RDb、RDc和RDn(幾乎空PAE艮讀時(shí)鐘信號(hào)RCLK和讀使能信號(hào)REN弁)，分別連接到控制器D2的IO腳41、42、43、46、48、50、52、53、54、67、68、69，本地總線的數(shù)據(jù)傳輸控制信號(hào)LBus包括了PCI9054的BLASTtADS#、LHOLDA、LHOLD、READY#、LBE1存和LW/R弁以及地址信號(hào)LA21、LA22、LA23,分別連接到控制器D2的IO腳16、17、19、20、21、36、37、22、23、24，控制器D2實(shí)現(xiàn)FIFO緩存lk數(shù)據(jù)塊巡査發(fā)送控制策略的控制邏輯如表2所示。數(shù)據(jù)傳輸控制程序框圖如圖5所示。表2PCI總線數(shù)據(jù)傳輸控制邏輯<table>tableseeoriginaldocumentpage10</column></row><table>注H表示邏輯高電平，L表示邏輯低電平，x表示任意邏輯電平。權(quán)利要求1.一種PCI總線電能質(zhì)量瞬態(tài)事件采集卡，由A/D轉(zhuǎn)換器、FIFO存儲(chǔ)器、PCI總線橋接加速器、數(shù)據(jù)采集控制器和數(shù)據(jù)傳輸控制器構(gòu)成，其特征是設(shè)有第一、第二、第三、第四共四個(gè)采集通道分別采集一個(gè)電壓網(wǎng)點(diǎn)的A相、B相、C相和N線電壓，各采集通道單獨(dú)配置有A/D轉(zhuǎn)換器和FIFO存儲(chǔ)器，其相互之間通過(guò)數(shù)據(jù)總線連接，A/D轉(zhuǎn)換器為多級(jí)流水線結(jié)構(gòu)；每二個(gè)采集通道設(shè)置一個(gè)數(shù)據(jù)采集控制器，這二個(gè)采集通道的A/D轉(zhuǎn)換器、FIFO存儲(chǔ)器分別通過(guò)控制信號(hào)總線與該數(shù)據(jù)采集控制器連接；各采集通道的FIFO存儲(chǔ)器通過(guò)控制信號(hào)總線與數(shù)據(jù)傳輸控制器連接，通過(guò)數(shù)據(jù)總線與PCI總線I/O加速器連接；數(shù)據(jù)傳輸控制器通過(guò)控制信號(hào)總線與PCI總線I/O加速器連接；PCI總線I/O加速器通過(guò)PCI總線連接器連接計(jì)算機(jī)PCI總線。2.根據(jù)權(quán)利要求1所述的PCI總線電能質(zhì)量瞬態(tài)事件采集卡，其特征在于驅(qū)動(dòng)A/D轉(zhuǎn)換器的轉(zhuǎn)換時(shí)鐘和FIFO存儲(chǔ)器的寫(xiě)時(shí)鐘是20MHz，相位差180°，每一FIFO存儲(chǔ)器的讀數(shù)時(shí)鐘是40MHz。3.根據(jù)權(quán)利要求1所述的PCI總線電能質(zhì)量瞬態(tài)事件采集卡，其數(shù)據(jù)采集方法的特征在于按電能質(zhì)量瞬態(tài)事件發(fā)生與否自動(dòng)變換數(shù)據(jù)采集速率，發(fā)生事件為20MSPS，未發(fā)生事件為20kSPS，且采集速率的切換是通過(guò)控制每一采集通道FIFO存儲(chǔ)器的寫(xiě)使能信號(hào)實(shí)現(xiàn)的。4.根據(jù)權(quán)利要求3所述的采集方法，其特征在于采集數(shù)據(jù)的PCI總線傳輸采用FIFO存儲(chǔ)器lk數(shù)據(jù)塊巡查發(fā)送控制策略；應(yīng)用軟件通過(guò)PCI總線啟動(dòng)數(shù)據(jù)傳輸，當(dāng)數(shù)據(jù)傳輸控制器確認(rèn)出現(xiàn)在本地總線上的數(shù)據(jù)傳輸控制信號(hào)有效后，首先判定是否從第一采集通道的FIFO存儲(chǔ)器中讀出lk數(shù)據(jù)塊發(fā)送到PCI總線，若該FIFO存儲(chǔ)器的幾乎空標(biāo)志為高電平，則指示已緩存數(shù)據(jù)已超過(guò)lk，于是數(shù)據(jù)傳輸控制器同時(shí)置FIFO存儲(chǔ)器的讀使能信號(hào)有效和本地控制總線中的數(shù)據(jù)已準(zhǔn)備好信號(hào)有效，按40MHz的讀時(shí)鐘從該FIFO存儲(chǔ)器中讀出lk數(shù)據(jù)塊發(fā)送到PCI總線，然后轉(zhuǎn)入判定是否從第二采集通道FIFO存儲(chǔ)器中讀出lk數(shù)據(jù)塊發(fā)送到PCI總線；若FIFO存儲(chǔ)器的幾乎空標(biāo)志為低電平，指示緩存的數(shù)據(jù)不足lk，則直接轉(zhuǎn)入判定是否從第二采集通道的FIFO存儲(chǔ)器中讀出lk數(shù)據(jù)塊發(fā)送到PCI總線；第三、第四采集通道依次類(lèi)推，如此周而復(fù)始，直至出現(xiàn)下述兩種情形之一后中斷數(shù)據(jù)傳輸進(jìn)程，一是應(yīng)用軟件請(qǐng)求傳輸?shù)臄?shù)據(jù)塊已傳完，則立即結(jié)束本次數(shù)據(jù)傳輸，釋放本地總線；二是每個(gè)通道的FIFO存儲(chǔ)器中所緩存的數(shù)據(jù)均不足lk，則暫停等待。全文摘要本發(fā)明提供一種PCI總線電能質(zhì)量瞬態(tài)事件采集卡及其采集方法，屬于電能質(zhì)量檢測(cè)分析
技術(shù)領(lǐng)域：
。采集卡按采集一個(gè)網(wǎng)點(diǎn)需要設(shè)置四個(gè)采集通道，每一通道獨(dú)自配置有12位分辨率的A/D轉(zhuǎn)換器和FIFO存儲(chǔ)器，按電能質(zhì)量瞬態(tài)事件發(fā)生與否變換數(shù)據(jù)采集速率，發(fā)生事件為20MSPS，未發(fā)生為20kSPS，有效提高了采集數(shù)據(jù)的信息量。PCI總線數(shù)據(jù)傳輸采用FIFO緩存1k數(shù)據(jù)塊巡查發(fā)送控制策略，只有當(dāng)巡查到的采集通道中的FIFO存儲(chǔ)器已緩存有1k數(shù)據(jù)時(shí)，才從該通道讀出1k采集數(shù)據(jù)傳送到PCI總線，若是緩存數(shù)據(jù)不足1k或傳送完1k數(shù)據(jù)塊后，立即轉(zhuǎn)入檢查下一采集通道，避免單個(gè)通道獨(dú)占PCI總線，阻滯其它通道傳輸，進(jìn)而阻塞數(shù)據(jù)采集。文檔編號(hào)G01R19/00GK101308171SQ200810122530公開(kāi)日2008年11月19日申請(qǐng)日期2008年5月30日優(yōu)先權(quán)日2008年5月30日發(fā)明者偉孫,宣善立,戴冬明,朱明星,查志民,棟梁,年王,鄭常寶,權(quán)陳申請(qǐng)人:安徽大學(xué);上海寶鋼安大電能質(zhì)量有限公司