專利名稱：對(duì)設(shè)備總線進(jìn)行采樣的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通過對(duì)總線進(jìn)行分接來分析主機(jī)和設(shè)備之間的信號(hào)。具 體來說，本發(fā)明的實(shí)施例涉及對(duì)總線進(jìn)行采樣，以便為分析總線上的數(shù) 據(jù)做準(zhǔn)備。
背景技術(shù)：
協(xié)議分析器是幫助診斷和檢測網(wǎng)絡(luò)上發(fā)生的問題的設(shè)備。通常， 協(xié)議分析器在網(wǎng)絡(luò)上的流量或總線上的流量發(fā)生時(shí)對(duì)其進(jìn)行查看。當(dāng)數(shù)據(jù) 正在被監(jiān)視時(shí)，協(xié)議分析器可以檢測問題或某些定義的條件。此時(shí)，分 析器觸發(fā)和捕獲網(wǎng)絡(luò)上或總線上存在的數(shù)據(jù)。捕獲的數(shù)據(jù)的量可以取決 于分析器的緩沖器的大小。分析器也可以被配置為使得捕獲的數(shù)據(jù)代表 在觸發(fā)事件之前、在觸發(fā)事件之后和/或觸發(fā)事件之前和之后兩者發(fā)生 的數(shù)據(jù)。此外，在沒有觸發(fā)事件的情況下，也可以捕獲數(shù)據(jù)。更合適的 是，可以捕獲數(shù)據(jù)，直到緩沖器已滿。事實(shí)上，捕獲是在發(fā)生問題時(shí)的 時(shí)間的附近或分析器被觸發(fā)時(shí)的時(shí)間的附近網(wǎng)絡(luò)上或總線上存在的數(shù) 據(jù)的快照。然后，可以分析捕獲的數(shù)據(jù)，以幫助解決許多問題并改善網(wǎng)絡(luò) 通信或改善主機(jī)和i殳備之間的通信。
然而，某些協(xié)議難以在分析器中實(shí)現(xiàn)。SD(安全數(shù)字卡)、SDIO (SD輸入/輸出卡)、MMC (多媒體卡)和CE-ATA (家用電器-高級(jí) 技術(shù)附件)是難以進(jìn)行分析的協(xié)議的示例。
一些原因與4吏用SD、 SDIO、 MMC或CE-ATA的i殳備的物理尺寸 相關(guān)。其他原因與成本相關(guān)。例如，CE-ATA連接器具有有限的占空 比。因?yàn)榉磸?fù)地連接和斷開協(xié)議分析器，當(dāng)分析CE-ATA時(shí)，成本會(huì)變 成大問題。此外，許多消費(fèi)設(shè)備不在相同的電壓電平操作。在沒有預(yù)先 知道電壓電平時(shí)這會(huì)使將系統(tǒng)連接到協(xié)議分析器的問題復(fù)雜化，因?yàn)榉?析器不能區(qū)別低和高信號(hào)。此外，當(dāng)總線是電子的而不是光學(xué)的時(shí)，還 有與阻抗匹配和電容性負(fù)載相關(guān)的問題。

發(fā)明內(nèi)容
這些及其他局限性可通過本發(fā)明的實(shí)施例來克服，本發(fā)明的實(shí)施例 涉及用于對(duì)主機(jī)和設(shè)備之間的總線上的數(shù)據(jù)進(jìn)行采樣或用于分析諸如主 機(jī)和設(shè)備的待測試系統(tǒng)的系統(tǒng)和方法。具體來說，本發(fā)明的實(shí)施例涉及 在總線速度可能未知、待測試系統(tǒng)的工作電壓可能未知等等的情況下用 于對(duì)總線上的數(shù)據(jù)進(jìn)行采樣的系統(tǒng)和方法。本發(fā)明的實(shí)施例能使總線被 采樣而無需知道待測試系統(tǒng)的這些參數(shù)。待測試系統(tǒng)可以是主機(jī)和諸如 消費(fèi)設(shè)備的設(shè)備(如具有任何形狀因數(shù)的存儲(chǔ)器卡)。
在一個(gè)實(shí)施例中，拔_供了 一種用于分析到待測試系統(tǒng)的總線上的數(shù)
據(jù)的方法。該方法通常是通過將分接單元(tap)連接到待測試系統(tǒng)開始 的。分接單元通常在主機(jī)和設(shè)備之間提供直通(pass through)總線， 總線的各線上存在的信號(hào)不被重新定時(shí)。接下來，分接單元與轉(zhuǎn)接單元 (pod)連接在一起，而轉(zhuǎn)接單元又與協(xié)議分析器相連接。由分接單元所 提供的ID能使轉(zhuǎn)接單元被配置或編程為處理分接的數(shù)據(jù)。可替選地， 轉(zhuǎn)接單元可以針對(duì)特定的待測試系統(tǒng)被預(yù)編程。在某些實(shí)施例中，轉(zhuǎn)接 單元可以由協(xié)i5C分析器針對(duì)另一個(gè)系統(tǒng)重新編程。
一旦正確地連接了分接單元，分接單元或轉(zhuǎn)接單元可以開始通過 使用其速率高于待測試系統(tǒng)的時(shí)鐘速率的時(shí)鐘來對(duì)信號(hào)進(jìn)行采樣，從而 分接總線的各線上的信號(hào)。優(yōu)選情況下，時(shí)鐘速率可以是待測試系統(tǒng)的 時(shí)鐘速率的兩倍以上。反復(fù)地采樣和閂鎖總線的各線上(或某些線上) 的信號(hào)，以產(chǎn)生原始數(shù)據(jù)。結(jié)果，數(shù)據(jù)的每一個(gè)比特通常都對(duì)應(yīng)于原始 數(shù)據(jù)的多個(gè)樣本。然后，對(duì)原始數(shù)據(jù)進(jìn)行解碼，以產(chǎn)生經(jīng)過解碼的lt據(jù)， 并可以將經(jīng)過解碼的數(shù)據(jù)呈現(xiàn)給協(xié)議分析器，以供進(jìn)行分析。在某些情 況下，轉(zhuǎn)接單元也可以提供某些功能，如狀態(tài)列表解碼、命令列表解 碼、定時(shí)脈沖波形、捕獲前濾波、捕獲后濾波、觸發(fā)、實(shí)時(shí)統(tǒng)計(jì)信息、 捕獲后統(tǒng)計(jì)信息、直方圖和樹視圖。
在一個(gè)實(shí)施例中，可以將經(jīng)過解碼的數(shù)據(jù)與采樣的原始數(shù)據(jù)進(jìn)行 校準(zhǔn)。可以可視地呈現(xiàn)此校準(zhǔn)情況，并可以將此校準(zhǔn)用來識(shí)別總線的特 定線所存在的問題。
通過下面的描述和所附的權(quán)利要求，本發(fā)明的這些及其他優(yōu)點(diǎn)和特 征將變得顯而易見，或者，也可以通過如下面所描述的本發(fā)明的實(shí)踐來 了解這些情況。


為了理解本發(fā)明的優(yōu)點(diǎn)和特征，將通過參考所附圖形中顯示的特定 實(shí)施例，提供本發(fā)明的具體描述?？梢岳斫膺@些圖形只描述了本發(fā)明的典 型的實(shí)施例，因此不意欲作為對(duì)其范圍的限制，將通過4吏用附圖并利用額
外的特征和細(xì)節(jié)描述和說明本發(fā)明，在附圖中
圖l顯示了用于實(shí)現(xiàn)本發(fā)明的實(shí)施例的示范性環(huán)境；
圖2顯示了與卡和主機(jī)之間的雙向總線進(jìn)行接口的分接單元的一 個(gè)實(shí)施例；以及
圖3顯示了用于準(zhǔn)備總線上的數(shù)據(jù)以供進(jìn)行分析的示范性流程圖。
具體實(shí)施例方式
本發(fā)明的實(shí)施例克服了常規(guī)系統(tǒng)的局限性，并涉及用于進(jìn)行協(xié)議 分析的系統(tǒng)和方法。具體來說，本發(fā)明的實(shí)施例涉及用于準(zhǔn)備總線上的 數(shù)據(jù)以便由協(xié)議分析器進(jìn)行分析的系統(tǒng)和方法，并包括采樣方法。 一般而 言，每隔一定的時(shí)間間隔對(duì)總線上的數(shù)據(jù)進(jìn)行采樣。對(duì)總線進(jìn)行采樣的 時(shí)間間隔可以基于總線的預(yù)計(jì)的頻率，或者可以基于采樣時(shí)鐘或基于其他 條件。通常，采樣速率是總線的速率的至少兩倍。
因此，分接單元對(duì)總線進(jìn)行分接，然后，轉(zhuǎn)接單元可以對(duì)由分接單 元所提供的信號(hào)進(jìn)行采樣，以產(chǎn)生采樣數(shù)據(jù)。因?yàn)檗D(zhuǎn)接單元知道連附了 什么樣的分接單元以及什么樣的協(xié)議在待測試系統(tǒng)上起作用，所以轉(zhuǎn)接單 元可以才艮據(jù)協(xié)i義將采樣數(shù)據(jù)解碼為字節(jié)、字、命令等等。然后，將經(jīng)過解 碼的數(shù)據(jù)提供到分析器，以便進(jìn)行分析。同時(shí)，轉(zhuǎn)接單元可以將采樣數(shù)據(jù) 與經(jīng)過解碼的數(shù)據(jù)進(jìn)行排列或校準(zhǔn)。例如，可以將經(jīng)過解碼的數(shù)據(jù)的字 節(jié)與對(duì)于該字節(jié)產(chǎn)生的所有總線樣本進(jìn)行排列或校準(zhǔn)。有益地，這提 供了經(jīng)過解碼的數(shù)據(jù)以及總線上實(shí)際發(fā)生的情況的綜覽。
根據(jù)本發(fā)明的實(shí)施例的協(xié)議分析器包括分析器、轉(zhuǎn)接單元和分接單 元板或分接單元。此外，本發(fā)明的實(shí)施例還包含了差分信號(hào)和/或單端 信號(hào)兩者。 一些差分輸入/輸出也可以作為單端輸入/輸出來實(shí)現(xiàn)。分
接單元通常連接到待測試系統(tǒng)，以使得分接單元能將系統(tǒng)的總線上的信 號(hào)提供到轉(zhuǎn)接單元。為傳遞分接的信號(hào)，分接單元與轉(zhuǎn)接單元相連接或 接口，而轉(zhuǎn)接單元又與分析器相接口。通過這些連接，總線上存在的信 號(hào)可以呈現(xiàn)給分析器。轉(zhuǎn)接單元也可以在將分接的信號(hào)傳遞給協(xié)議分析 器之前執(zhí)行某些功能。
分接單元提供能使得轉(zhuǎn)接單元確定連接到什么類型的分接單元
的ID。 一旦確定了分接單元類型，F(xiàn)PGA就可以被預(yù)先編程或編程。如 果對(duì)FPGA進(jìn)行預(yù)先編程以便處理多個(gè)協(xié)議，則基于ID進(jìn)行適當(dāng)?shù)?選擇?；蛘?，可以基于分接單元的ID對(duì)FPGA進(jìn)行編程。在識(shí)別所 連附的分接單元的類型之后，轉(zhuǎn)接單元理解應(yīng)該如何處理來自總線的數(shù) 據(jù)。轉(zhuǎn)接單元可以識(shí)別總線的每一條線或識(shí)別從分接單元接收到的特定 信號(hào)，并在將信號(hào)和/或其他數(shù)據(jù)提供到分析器之前適當(dāng)?shù)貙?duì)它們進(jìn)行操 作。在一個(gè)實(shí)施例中，由分接單元采樣的數(shù)據(jù)被轉(zhuǎn)接單元作為微分信號(hào) 接收。
如下面比較詳細(xì)地討論的，轉(zhuǎn)接單元通常包括用于處理來自正在被 分析的系統(tǒng)的總線的信號(hào)的FPGA、微處理器和/或?qū)Ｓ眉呻娐?asic)。 由轉(zhuǎn)接單元執(zhí)行的處理可以包括但不僅限于對(duì)由分接單元所提供的數(shù) 據(jù)進(jìn)行采樣，對(duì)采樣數(shù)據(jù)進(jìn)行解碼，以及向分析器呈現(xiàn)經(jīng)過解碼的數(shù)據(jù)。 例如，通過讀取或接收分接單元的ID，可以指示轉(zhuǎn)接單元如何處理或如 何解碼數(shù)據(jù)。在一個(gè)示例中，ID能使轉(zhuǎn)接單元和/或分析器識(shí)別總線上 的每一個(gè)信號(hào)代表什么。
轉(zhuǎn)接單元還可以包括諸如LED的控制狀態(tài)指示器。在一個(gè)實(shí)施 例中，分接單元和轉(zhuǎn)接單元是分離的，并使用電纜連接在一起。這樣 便可以制造相對(duì)來說便宜的分接單元，并可以根據(jù)需要對(duì)其進(jìn)行替換。 如前面所指出的，某些連接器具有相對(duì)來說比較低的插入循環(huán)計(jì)數(shù)，更 換轉(zhuǎn)接單元比替換分接單元更加昂貴。
轉(zhuǎn)接單元可以至少兩種不同的方式連接到分接單元。首先，分接 單元板或分接單元可以直接或通過電纜與連接器進(jìn)行連接。為確保信號(hào) 完整性，可以使用LVDS (低壓差分信號(hào))信號(hào)。本發(fā)明的實(shí)施例將 LVDS信號(hào)結(jié)合到分接單元中，以便如下面所描述的確定總線上的信 號(hào)是高還是低。在某些情況下，可以轉(zhuǎn)換電壓電平，以符合分接單元、 轉(zhuǎn)接單元、和/或分析器的各種信號(hào)要求。例如，F(xiàn)PGA中的LVTTL信
號(hào)可以被變換為LVDS信號(hào)。
圖1顯示了用于實(shí)現(xiàn)本發(fā)明的實(shí)施例的示范性環(huán)境。圖1顯示了 用于分析總線上的信號(hào)的系統(tǒng)100、網(wǎng)絡(luò)連接或其他系統(tǒng)。在此示例中， 系統(tǒng)100包括與卡102進(jìn)行連接的主機(jī)106。主機(jī)106和卡102代表待 測試系統(tǒng)，在主機(jī)106和卡102之間進(jìn)行傳輸?shù)目偩€承載數(shù)據(jù)、命令等 等?？?02代表各種媒體卡，包括但不僅限于MMC(多媒體卡)卡、 RS-MMC (尺寸減小的多媒體卡)、MMCplus、 MMCmobile、 DV (雙 電壓)MMC卡、CE-ATA (家用電器-高級(jí)技術(shù)附件)設(shè)備、SD (安全 數(shù)字)卡、DV (雙電壓)SD卡、SDIO ( SD輸"輸出)卡、XD卡，記 憶棒，及其他卡或設(shè)備。如上文所指出的， 一些設(shè)備還可以包括驅(qū)動(dòng)器。 受支持的協(xié)"i義的示例包括但不僅限于1394a、 ATA/ATAPI、 Cardbus、 Logic Analysis, PCI/ PCI-X/Compact PCI、 PCMCIA/ Compact Flash、 SCSI、 SATA、 USB、 MMC、 SD、 SDIO， CE-ATA等等。
主機(jī)106通常被配置為從卡102中讀取和/或向卡102寫入，總線 通常是雙向的。主機(jī)106代表(作為示例而不僅限于)諸如個(gè)人數(shù)字助 理、數(shù)碼相機(jī)、個(gè)人音頻播放器、數(shù)字媒體播放器、數(shù)字記錄器、蜂 窩電話、筆記本電腦等等的消費(fèi)i殳備或其任何組合。主機(jī)106還可以 是計(jì)算機(jī)或服務(wù)器計(jì)算機(jī)等等。
卡102和主機(jī)106之間的通信通過總線110發(fā)生，該總線在此示 例中包括在卡102和主機(jī)106之間提供電連接的接觸件。分接單元104 是能使分析器114查看卡102和主機(jī)106之間的總線上發(fā)生的流量而對(duì) 總線或?qū)偩€上的數(shù)據(jù)的干涉最小的設(shè)備。分接單元104的形狀因數(shù)常 常取決于由主機(jī)106和/或?qū)?yīng)的卡102決定的形狀因數(shù)。在某些實(shí)施例 中，分接單元104可以被配置為接受多種形狀因數(shù)和/或可以使用不同協(xié) 議的卡。
在一個(gè)實(shí)施例中，由于若干原因，分接單元104與轉(zhuǎn)接單元112是 分離的。某些協(xié)議包括如前所述的具有低插入循環(huán)計(jì)數(shù)的連接器，與 替換整個(gè)轉(zhuǎn)接單元112相比，當(dāng)連接器發(fā)生故障時(shí)能夠替換分接單元 104是有利的?？煞蛛x的分接單元104也有助于在大小受限制的區(qū)域中， 以及對(duì)于某些測試情況，如待測試系統(tǒng)的振動(dòng)試驗(yàn)中使用分析器114。
在轉(zhuǎn)接單元112從分接單元104接收卡102和主機(jī)106之間的總 線上的數(shù)據(jù)。轉(zhuǎn)接單元112適于與分析器114進(jìn)行連接，雖然本發(fā)明的
實(shí)施例采用的是與分析器114集成的轉(zhuǎn)接單元112。此外，在某些情況下， 轉(zhuǎn)接單元112可以被重新編程，以便與不同協(xié)議一起使用。當(dāng)轉(zhuǎn)接單元 112是可分離的時(shí)，轉(zhuǎn)接單元112與分析器114的可拆卸性允許分析器 114通過選擇適當(dāng)?shù)霓D(zhuǎn)接單元而適用于多種總線、網(wǎng)絡(luò)連接等等?；蛘?， 轉(zhuǎn)接單元112可以從分接單元104接收表示轉(zhuǎn)接單元112應(yīng)該如何處 理被分接的信號(hào)的ID信號(hào)。類似地，轉(zhuǎn)接單元112可以生成ID信號(hào)， 該ID信號(hào)可以被分析器114解釋，以便分析器114知道所連附的是哪 一個(gè)轉(zhuǎn)接單元并可以進(jìn)行適當(dāng)?shù)姆治觥?br> 在一個(gè)實(shí)施例中，轉(zhuǎn)接單元112可以與多個(gè)分接單元一起^f吏用。 例如，轉(zhuǎn)接單元112可以與SD/MMC分接單元、CE-ATA分接單元或 另一種分接單元一起使用。對(duì)于某一個(gè)給定分接單元或?qū)τ谀骋粋€(gè)給定 協(xié)議，F(xiàn)PGA 113可以被編程為對(duì)根據(jù)各種協(xié)議的要求分接的信號(hào)進(jìn)行 準(zhǔn)備或解碼。例如，F(xiàn)PGA可以被編程為處理多種協(xié)議。例如，單一的 比特文件(bitfile)可以對(duì)FPGA進(jìn)行編程，以處理多種協(xié)i義。在此情況 下，轉(zhuǎn)接單元使用分接單元ID來確定如何處理來自分接單元的數(shù)據(jù)。 或者，分析器可以使用分接單元ID和/或轉(zhuǎn)接單元ID對(duì)FPGA進(jìn)行編 程，以處理通過分接單元從總線接收到的信號(hào)或?qū)λ鼈冞M(jìn)行解碼。在此 情況下，用于對(duì)FPGA進(jìn)行編程的比特文件對(duì)于特定協(xié)議是特有的。 通常，通過EEPROM，或通過Select-Map引腳，通過軟件，執(zhí)行FPGA 的實(shí)際編程。那些精通本技術(shù)的普通人員可以理解，也可以以其他方式 對(duì)FPGA進(jìn)行編程。
例如，基于由連附的分接單元所提供的ID信號(hào)，選擇由轉(zhuǎn)接單元 解碼的特定協(xié)議?？商孢x地，在接收ID信號(hào)之后，可以由分析器114 適當(dāng)?shù)貙?duì)轉(zhuǎn)接單元112進(jìn)行編程。在此示例中，轉(zhuǎn)接單元112通常是針 對(duì)SD、 SDIO、 MMC或CE-ATA協(xié)議配置的。轉(zhuǎn)接單元112可以支持 狀態(tài)列表解碼、命令列表解碼、定時(shí)脈沖波形、捕獲前濾波、觸發(fā)、實(shí)時(shí) 統(tǒng)計(jì)信息、直方圖、捕獲后統(tǒng)計(jì)信息、捕獲后濾波、捕獲的lt據(jù)的樹視圖， 及其他協(xié)議功能。
在一個(gè)實(shí)施例中，分接單元104在數(shù)字信號(hào)不被分接單元104重新 定時(shí)的意義上是直通分接單元。此外，總線也可以是雙向總線。圖2顯 示了包括中繼器202的分接單元104的實(shí)施例。來自卡102的信號(hào)204 被中繼器202接收，然后，作為信號(hào)206通過并傳送給主機(jī)106。
在另一個(gè)實(shí)施例中，卡102和主機(jī)106之間的信號(hào)不通過中繼器。 相反，分接單元104被配置為使得總線的各線被分接(例如，使用中繼 器上的通道或引腳)，以分支到中繼器202。如此，信號(hào)204和信號(hào)206 是相同的信號(hào)。到中繼器的線路或通道產(chǎn)生被傳遞給轉(zhuǎn)接單元112的信 號(hào)208。為使電容性負(fù)栽最小，通過使總線的各線分支而產(chǎn)生的短截線 被保持得盡可能短。此外，在中繼器202中沒有內(nèi)部終端以維持阻抗匹 配。
圖3顯示了用于準(zhǔn)備從待測試系統(tǒng)的總線分接的數(shù)據(jù)以供進(jìn)行分析 的示范性流程圖。轉(zhuǎn)接單元使用對(duì)總線進(jìn)行分接的分接單元，以各種時(shí)間 間隔對(duì)總線進(jìn)行釆樣302。對(duì)總線進(jìn)行采樣的處理可以使用由轉(zhuǎn)接單元 生成的時(shí)鐘信號(hào)而不是使用主機(jī)的時(shí)鐘信號(hào)來實(shí)現(xiàn)。這確保了采樣時(shí) 鐘的速率足夠快，以有效地對(duì)總線上的數(shù)據(jù)進(jìn)行釆樣和閂鎖。例如，如 果總線以從0到52MHz的頻率工作(雖然本發(fā)明的實(shí)施例也可以釆用 包括較高頻率的其他時(shí)鐘速度)，則采樣時(shí)鐘的速率可以是(只作為示 例)125MHz。
對(duì)總線的每一條線進(jìn)行釆樣(總線的寬度可以是lx、 2x、 4x或8x， 雖然本發(fā)明的實(shí)施例預(yù)期可采用其他總線寬度)。通常，以兩倍于時(shí)鐘 速率的速率對(duì)總線進(jìn)行采樣。優(yōu)選情況下，以總線速率的兩倍以上的速率 對(duì)總線進(jìn)行采樣。在一個(gè)實(shí)施例中，當(dāng)總線上的數(shù)據(jù)有效時(shí)，在時(shí)鐘信號(hào) 的上升沿對(duì)總線進(jìn)行采樣。然后，對(duì)總線上的數(shù)據(jù)進(jìn)行閂鎖304，被閂 鎖的數(shù)據(jù)代表總線上的原始數(shù)據(jù)。可以對(duì)總線上的數(shù)據(jù)中的每一比特進(jìn) 行多于一次的采樣。
重復(fù)對(duì)總線進(jìn)行采樣以;sjit數(shù)據(jù)進(jìn)行閂鎖的過程，直到獲得一個(gè)字
節(jié)(或其他適當(dāng)?shù)臄?shù)據(jù)段)。然后，轉(zhuǎn)接單元可以對(duì)該字節(jié)或其他段進(jìn)行 解碼。然后，將經(jīng)過解碼的數(shù)據(jù)提供到協(xié)議分析器，以供進(jìn)行協(xié)議分析。 由轉(zhuǎn)接單元執(zhí)行的解碼過程可以包括但不僅限于狀態(tài)列表解碼(導(dǎo)致 顯示由分析器捕獲的事件的按時(shí)間發(fā)生順序的列表)，以及命令列表解 碼。轉(zhuǎn)接單元還包括用于執(zhí)行定時(shí)脈沖波形(顯示了線路的信號(hào)電平 表示)、捕獲前濾波、觸發(fā)、實(shí)時(shí)統(tǒng)計(jì)信息、直方圖、原始數(shù)據(jù)與經(jīng) 過解碼的數(shù)據(jù)的校準(zhǔn)的模塊。轉(zhuǎn)接單元還可以為分析器的功能提供支 持，可以包括捕獲后統(tǒng)計(jì)信息，捕獲后濾波，以及捕獲的數(shù)據(jù)的樹視 圖。
轉(zhuǎn)接單元具有總線上的數(shù)據(jù)的兩個(gè)不同表示。 一個(gè)表示是原始 數(shù)據(jù)或采樣的數(shù)據(jù)。通常，經(jīng)過解碼的字節(jié)對(duì)應(yīng)于多個(gè)樣本。轉(zhuǎn)接單 元還具有解碼的總線數(shù)據(jù)。然后，轉(zhuǎn)接單元將原始數(shù)據(jù)與解碼的數(shù)據(jù)進(jìn)
行校準(zhǔn)或排列308以供進(jìn)行分析。
通過呈現(xiàn)與解碼的數(shù)據(jù)校準(zhǔn)的原始數(shù)據(jù)，例如，分析器或用戶可 以識(shí)別在總線的特定線上可能發(fā)生的問題，或在特定命令過程中何時(shí)發(fā) 生錯(cuò)誤。轉(zhuǎn)接單元可以向分析器發(fā)送管道化的(pipelined)數(shù)據(jù)，包括 原始數(shù)據(jù)和/或解碼的數(shù)據(jù)，以供進(jìn)一步的分析。原始數(shù)據(jù)和相應(yīng)的解碼 數(shù)據(jù)也可以顯示出來，以便可視地評(píng)定總線上的數(shù)據(jù)。
在一個(gè)實(shí)施例中，轉(zhuǎn)接單元和分析器之間的接口可以具有多個(gè)通 道，包括單端通道和/或差分通道。通過使用還可以執(zhí)行信號(hào)變換的芯片， 可以最小化轉(zhuǎn)接單元中的FPGA的引腳數(shù)目。例如，由FPGA生成的 LVTTL信號(hào)可以轉(zhuǎn)換為分析器所需的LVDS信號(hào)。此外，F(xiàn)PGA可以 包括使用LVTTL信號(hào)的存儲(chǔ)體(bank)。結(jié)果，F(xiàn)PGA的提供功率的 一些存儲(chǔ)體可以4吏用某些信號(hào)(例如，VREF、 VRP，以及VRN), 作為通用I/O引腳。當(dāng)使用LVTTL信號(hào)時(shí)，這是可能的。此外，可以 改變內(nèi)電壓，以便在必要時(shí)較好地接收LVDS信號(hào)。轉(zhuǎn)接單元還可以包 括JTAG端口，以供在對(duì)FPGA進(jìn)行編程時(shí)使用，以及用于調(diào)試用途。
在分析器上操作的軟件可以讀取轉(zhuǎn)接單元的ID，以便知道哪一個(gè) 轉(zhuǎn)接單元正在被使用。分析器的軟件也可以通過轉(zhuǎn)接單元讀取分接單元 上的ID。這使得分析器軟件能識(shí)別如何處理從總線302分接的任何數(shù)據(jù)。
如上文所描述的，分接單元和轉(zhuǎn)接單元之間的接口通常包括多個(gè) 差分信號(hào)。接口還包括Vcc、 GND、可以通過跳線選擇的轉(zhuǎn)接單元提供 的參考電壓、以及一個(gè)或多個(gè)ID線。ID線使得轉(zhuǎn)接單元能確定所連 接的分接單元的類型，并確定如何為分析器準(zhǔn)備從總線分接的數(shù)據(jù)。
在不偏離本發(fā)明的精神和基本特征的情況下，本發(fā)明還可以以其 他特定形式來實(shí)現(xiàn)。所描述的實(shí)施例在各個(gè)方面都只作為說明性的，而 不是限制性的。因此，本發(fā)明的范圍由所附權(quán)利要求而不是由前面的描 述指明。在權(quán)利要求的等同物的含義和范圍內(nèi)的所有更改都將包括在它 們的范圍內(nèi)。
權(quán)利要求
1. 一種用于分析主機(jī)和設(shè)備之間的總線上的被分接數(shù)據(jù)的方法，所述方法包括:提供對(duì)主機(jī)和設(shè)備之間的總線進(jìn)行分接的分接單元板；以時(shí)鐘的速率對(duì)總線進(jìn)行采樣，以產(chǎn)生原始數(shù)據(jù)，所述時(shí)鐘速率是總線的頻率的至少兩倍；在時(shí)鐘的上升沿和/或下降沿閂鎖總線上的原始數(shù)據(jù)；對(duì)總線上的原始數(shù)據(jù)進(jìn)行解碼，以產(chǎn)生經(jīng)過解碼的數(shù)據(jù)；以及將經(jīng)過解碼的數(shù)據(jù)與采樣的原始數(shù)據(jù)進(jìn)行排列，以供進(jìn)行分析。
2. 根據(jù)權(quán)利要求1所述的方法，其中，提供用于對(duì)總線進(jìn)行分接的分 接單元板的處理進(jìn)一 步包括提供對(duì)總線的每一條線進(jìn)行分接的分接單元 板。
3. 根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括下列中的一個(gè)或更多個(gè) 從經(jīng)過解碼的數(shù)據(jù)生成狀態(tài)列表； 從經(jīng)過解碼的數(shù)據(jù)生成命令解碼； 從經(jīng)過解碼的數(shù)據(jù)生成定時(shí)脈沖波形； 從經(jīng)過解碼的數(shù)據(jù)生成樹視圖；過濾經(jīng)過解碼的lt據(jù)； 基于經(jīng)過解碼的lt據(jù)i^f于觸發(fā)；或 基于經(jīng)過解碼的數(shù)據(jù)生成統(tǒng)計(jì)信息。
4. 根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括 從分接單元板接收ID; 選擇總線的協(xié)議以供進(jìn)行分析；以及對(duì)連接到分接單元板的轉(zhuǎn)接單元進(jìn)行編程，以處理選定的協(xié)議，其中， 所述轉(zhuǎn)接單元向協(xié)議分析器提供數(shù)據(jù)。
5. 根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括為直通總線提供分接單 元板，而不對(duì)主機(jī)和設(shè)備之間的總線上存在的信號(hào)重新定時(shí)。
6. 根據(jù)權(quán)利要求1所述的方法，其中，將經(jīng)過解碼的數(shù)據(jù)與采樣的 原始數(shù)據(jù)進(jìn)行排列以供進(jìn)行分析的處理進(jìn)一步包括將原始數(shù)據(jù)的每一樣 本與經(jīng)過解碼的數(shù)據(jù)的相應(yīng)的比特進(jìn)行校準(zhǔn)。
7. 根據(jù)權(quán)利要求6所述的方法，進(jìn)一步包括使用原始數(shù)據(jù)的每一樣 本與相應(yīng)的比特的校準(zhǔn)來分析總線的每一條線。
8. —種用于分析到待測試系統(tǒng)的總線上的數(shù)據(jù)的方法，所述系統(tǒng)包括 主機(jī)和i殳備，所述方法包括將分接單元連接到待測試系統(tǒng)，其中，該分接單元在主機(jī)和設(shè)^^之間 提供直通總線；將分接單元連接到轉(zhuǎn)接單元，該轉(zhuǎn)接單元與協(xié)議分析器相連接；在轉(zhuǎn)接單元接收來自分接單元的ID，其中，協(xié)議分析器使用所述ID 來針對(duì)在待測試系統(tǒng)中工作的協(xié)議配置所述轉(zhuǎn)接單元；使用以高于待測試系統(tǒng)的時(shí)鐘速率的速率操作的時(shí)鐘來對(duì)總線進(jìn)行 釆樣，所述時(shí)鐘是由轉(zhuǎn)接單元提供的；通過在時(shí)鐘的上升沿和/或下降沿閂鎖數(shù)據(jù)，反復(fù)地對(duì)總線進(jìn)行釆樣， 直到獲得數(shù)據(jù)段，該數(shù)據(jù)段由原始數(shù)據(jù)表示，其中，對(duì)數(shù)據(jù)段中的每一比 特進(jìn)行一次以上的采樣和閂鎖；將原始數(shù)據(jù)的數(shù)據(jù)段解碼為經(jīng)過解碼的數(shù)據(jù)；以及將原始數(shù)據(jù)與經(jīng)過解碼的數(shù)據(jù)進(jìn)行排列。
9. 根據(jù)權(quán)利要求8所述的方法，其中，對(duì)總線進(jìn)行采樣的處理進(jìn)一步 包括分接總線的各線，而不對(duì)總線的各線上的信號(hào)進(jìn)行重新定時(shí)。
10. 根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括下列各項(xiàng)中的一個(gè)或 更多個(gè)從經(jīng)過解碼的數(shù)據(jù)生成狀態(tài)列表； 從經(jīng)過解碼的數(shù)據(jù)生成^^令解碼； 從經(jīng)過解碼的數(shù)據(jù)生成定時(shí)脈沖波形； 從經(jīng)過解碼的數(shù)據(jù)生成^t視圖； 過濾經(jīng)過解碼的lt據(jù)； 基于經(jīng)過解碼的數(shù)據(jù)進(jìn)行觸發(fā)；或 基于經(jīng)過解碼的數(shù)據(jù)生成統(tǒng)計(jì)信息。
11. 根據(jù)權(quán)利要求8所述的方法，其中，將原始數(shù)據(jù)與經(jīng)過解碼的數(shù) 據(jù)進(jìn)行排列的處理進(jìn)一步包括將釆樣的原始數(shù)據(jù)與經(jīng)過解碼的數(shù)據(jù)進(jìn)行 校準(zhǔn)。
12. 根據(jù)權(quán)利要求11所述的方法，進(jìn)一步包括以經(jīng)過解碼的數(shù)據(jù)可視 地呈現(xiàn)采樣數(shù)據(jù)，以便經(jīng)過解碼的數(shù)據(jù)的每一比特都與多個(gè)樣本關(guān)聯(lián)。
13. 根據(jù)權(quán)利要求12所述的方法，進(jìn)一步包括基于采樣的數(shù)據(jù)與經(jīng)過 解碼的數(shù)據(jù)的校準(zhǔn)來識(shí)別總線的特定的線的問題。
14. 根據(jù)權(quán)利要求8所述的方法，其中，通過在時(shí)鐘的上升沿和/或下 降沿閂鎖數(shù)據(jù)來反復(fù)地對(duì)總線進(jìn)行采樣直到獲得一段數(shù)據(jù)的處理進(jìn)一 步 包括對(duì)數(shù)據(jù)的字節(jié)進(jìn)行采樣。
15. 根據(jù)權(quán)利要求8所述的方法，其中，通過在時(shí)鐘的上升沿閂鎖總 線來反復(fù)地對(duì)總線進(jìn)行采樣直到獲得一段數(shù)據(jù)的處理進(jìn)一 步包括對(duì)總線 的每一條線上或總線的每一條數(shù)據(jù)線上的一個(gè)比特進(jìn)行采樣。
16. 根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括為協(xié)議分析器準(zhǔn)備經(jīng)過 解碼的數(shù)據(jù)。
17. 根據(jù)權(quán)利要求8所迷的方法，進(jìn)一步包括從分接單元接收原始數(shù) 據(jù)作為低電壓差分信號(hào)。
18. 根據(jù)權(quán)利要求17所述的方法，進(jìn)一步包括調(diào)節(jié)轉(zhuǎn)接單元中的 FPGA的內(nèi)電壓，以適應(yīng)《氐電壓差^^信號(hào)。
19. 根據(jù)權(quán)利要求18所述的方法，進(jìn)一步包括將信號(hào)轉(zhuǎn)換為協(xié)議分析 器所需的形式。
20. 根據(jù)權(quán)利要求18所述的方法，進(jìn)一步包括將LVTTL信號(hào)轉(zhuǎn)換為 LVDS信號(hào)。
全文摘要
一種用于準(zhǔn)備分接的數(shù)據(jù)以供進(jìn)行分析的方法。以某一速率對(duì)總線上的數(shù)據(jù)進(jìn)行采樣并閂鎖，以產(chǎn)生原始數(shù)據(jù)。然后，由針對(duì)待測試系統(tǒng)中的總線的協(xié)議而配置的轉(zhuǎn)接單元對(duì)原始數(shù)據(jù)進(jìn)行解碼。然后，可以將經(jīng)過解碼的數(shù)據(jù)提供給協(xié)議分析器，以供進(jìn)行分析。經(jīng)過解碼的數(shù)據(jù)和相應(yīng)的原始數(shù)據(jù)還可以被進(jìn)行校準(zhǔn)，然后呈現(xiàn)給分析器以供進(jìn)行協(xié)議分析。
文檔編號(hào)G01R31/316GK101384915SQ200780005845
公開日2009年3月11日 申請(qǐng)日期2007年2月19日 優(yōu)先權(quán)日2006年2月17日
發(fā)明者埃里克·J·蘭寧 申請(qǐng)人:菲尼薩公司