專利名稱：電子元件的檢測系統及其方法
技術領域：
本發(fā)明關于一種檢測系統及其方法，尤其是一種檢測待測元件的 接腳與組裝電路板間是否正確連接的檢測系統及其方法。
背景技術：
在組裝電路板(Print Circuit Board Assembly, PCBA)的測試中， 在生產線前端測試時，相當重要的一個步驟即為檢查印刷電路板 (Print Circuit Board)上的每一顆集成電路(Integrated Circuits, ICs) 或連接器(Connectors)等電子元件，是否穩(wěn)固并正確地連接至印刷 電路板上，這樣的測試可減少后端功能測試(Functional Test)時所發(fā) 生的不良，并有效檢測出前端的制造缺陷(ManufactureDefects)。在 眾多檢測儀器中，非接觸式的自動光學檢測(Automatic Optical Inspection, AOI)己逐漸取代傳統人工的檢測。使用自動光學檢測技 術，不但可減少人工檢驗的負擔與人為疏失，更可提高檢測速度，但 其無法檢測被元件主體所遮蔽的腳位連接是否正確，如錫球柵陣列封 裝(Ball Grid Array, BGA)其腳位即被元件主體所遮蔽，雖然自動 X射線檢測(Automatic X-Ray Inspection, AXI)可彌補上述技術的 缺點，但其投入的開發(fā)成本較高。在線測試機(In-CircuitTester, ICT) 需針對不同的待測物(Device Under Test, DUT)另外制作不同的治 具(Fixture),治具上的探針(Probe)可對組裝電路板上面的集成電 路進行供電測試，除了可實現全面性的檢測，測試速度快及故障定位 準確也是其優(yōu)點，而測試涵蓋率(Test Coverage Rate)也比自動光學 檢測及自動X射線檢測技術高。一般在線測試機采用所謂的制造缺陷分析儀(Manufacture Defect Analyzer, MDA)以自動并快速地找出分布在印刷電路板上的電子元
件因前端制造造成的元件損毀、元件短路、元件空焊、元件錯件等制 造錯誤，但該制造缺陷分析儀只針對模擬元件的測試方式占有優(yōu)勢，對于數字電路的測試，可結合邊界掃描(Boundary-Scan)測試，以 達到較完整的測試。邊界掃描測試即所謂的JTAG測試或稱為IEEE 1149.1，該技術 由聯合測試行動小組(Join Test Action Group, JTAG)于1988年向 IEEE委員會提出，于19卯年完成標準測試存取端口及邊界掃描架構 (IEEE std.l 149.1-1900 Standard Test Access Port and Boundary-Scan Architecture)的規(guī)格。傳統上，對于組裝電路板制造不良所采取的測 試方式為利用治具上的探針與待測物上的測試點接觸，再由在線測試 機產生信號，經測試點至各待測零件執(zhí)行測試操作。然而隨著組裝電 路板的復雜度增加，如CPU、 ASIC、 CHIPSET等腳位增加、間距縮 小，以及產品日益要求輕薄短小，使得待測物上可預留的測試點越來 越少，以致降低可測率，而邊界掃描測試即為針對該問題所發(fā)展的對 策之一，現在許多集成電路都內建邊界掃描電路，以使其易于測試。 該檢測方法依序掃描集成電路元件的全部輸入及輸出接腳，獲取輸入 及輸出接腳的測試數據，由此測試元件內部的功能，或檢測集成電路 與印刷電路板間的連接是否正確。請參閱圖1，集成電路A 10與集 成電路B 20分別具備邊界掃描功能電路，內含四個基本硬件元件， 分別為測試存取端口 (Test Access Port, TAP) 30、測試存取端口控 制器(TAP Controller) 40、指令寄存器(Instruction Register, IR)、 數據寄存器(Data Register, DR)，其中測試存取端口、測試存取端 口控制器、指令寄存器及部分數據寄存器在邊界掃描規(guī)格中是必要的 硬件元件，而數據寄存器中只有邊界掃描寄存器(Boundary-Scan Register) 50及旁路寄存器(Bypass Register)是必要的寄存器，其余 寄存器則非必要使用。除了內部核心電路之外，在集成電路接腳與核 心電路之間配置了邊界掃描電路胞(Boundary Scan Cell, BSC) 55， 這些電路胞相當于探針內建于集成電路中，電路胞連接成串即為邊界 掃描寄存器，在測試存取端口中我們可以使用至少四支邊界掃描腳 位，分別為測試數據輸出(Test data ouput， TDO)、測試數據輸入(Testdata input， TDI)、測試時鐘(Test clock, TCK)、測試模式選擇(Test mode select, TMS)，通過集成電路所內建的測試存取端口控制器進 行控制及傳送測試數據，第五支腳位是測試重置(Test Reset, TRST)， 并非必要使用。我們可利用集成電路A的測試數據輸入腳位以串行 (serial)輸入方式將測試的數據移位(shift)至邊界掃描電路胞，電 路胞之間可借由移位傳遞測試數據，由集成電路A的測試數據輸出 腳位，以串行輸出方式將測試數據傳遞至集成電路B的測試數據輸 入腳位，集成電路B的電路胞將測試數據移位后，最后可在集成電 路B的測試數據輸出腳位觀察測試數據經移位后的結果，如此即完 成一掃描鏈(Scan chain)。集成電路A與集成電路B于印刷電路板 60的連接測試以及互連測試，可于集成電路A在測試數據移位至輸 出接腳的電路胞時，以并行輸出(parallel)方式將電路胞所暫存的測 試數據通過輸出接腳傳遞至印刷電路板的導線，并通過導線將測試數 據傳遞至集成電路B的輸入接腳，此時集成電路B的電路胞可以并 行輸入的方式獲取輸入接腳上的測試數據至電路胞，經移位后可由輸 出腳位比對觀察之前經由集成電路A的輸入腳位所給予的測試數據， 若測試數據與原來所給予的相同，即可表示集成電路A與集成電路B 之間的連接正常，以及集成電路A與集成電路B的部分腳位與印刷 電路板連接正常，反之，可計算測試數據的移位次數來判斷集成電路 A與集成電路B的某腳位連接異常，對于單一集成電路的邊界掃描測 試也可以串行及并行交互使用的方式來完成測試目的。邊界掃描測試技術可進行測試集成電路內部的功能或測試被安 裝在印刷電路板的連接是否正確，以該技術進行測試時，需通過具有 邊界掃描功能的集成電路進行傳遞測試信號，因此該集成電路以能支 持該測試技術為前提，邊界掃描測試技術主要是為了解決集成電路因 制造導致不易測試的問題而設計的一種測試方法。除了可減少治具的 探針數量外，對于微小的接腳也可輕易地達成測試目的。對于集成電路或連接器與印刷電路板間連接的測試，電容耦合檢 測法(Capacitive Coupling Test)則是一個相當便利、可靠、非向量 (Vector-less)模式且非破壞性接觸的測試法。該檢測方法利用集成
電路的連接導線(Lead frame)與外加感應電極片(Sensor Plate)間 所形成的等效感應電容，使集成電路的連接導線與外加感應電極片間 存在微弱的連接關系，耦合后信號的大小則供我們判斷該電子元件的 連接狀況。施加交流小信號至集成電路的測試接腳，若集成電路或連 接器與印刷電路板間的連接正常，則該交流小信號會經由該接口產生 的感應電容耦合至感應電極片，而得到一參考電位A，反之若集成電 路與印刷電路板間的連接異常，則該接口的感應電容值降低，信號不 易耦合至感應電極片，此時也可得一參考電位B。借由該交流小信號 的量大小變化即可判斷集成電路是否正常連接至印刷電路板，而該技 術由美商安捷倫(Agilent Technologies)于1993年提出專利(專利號 US5254953),并廣泛應用于代工廠的生產線中。隨著半導體制造的進步，集成電路的封裝朝高密度、小體積的趨 勢演進，如錫球柵陣列封裝，使得待測點的預留更加困難。集成電路 封裝技術的演進對印刷電路板來說，所代表的意義就是線路密度的快 速提升與板面空間的急速壓縮，因此印刷電路板的制造發(fā)展出高密度 內部連接(High Density Interconnect, HDI)技術，具有體積小、速度快、頻率高的優(yōu)勢，是個人計算機、可攜式計算機、手機及個人數 字助理的主要零組件。該印刷電路板制造技術使得集成電路之間及連 接器于印刷電路板的內層連接，也因此在外層預留待測點的測試方法 失效，使得探針在外層無法將交流小信號送至集成電路的測試接腳， 因此通過印刷電路板內層連接至該集成電路的連接器如PCI-E、 DDR2/3、 CPU Socket等連接器都將接受檢測困難的一大挑戰(zhàn)。雖然，也有其它廠商成功地在高密度印刷電路板的表面進行執(zhí)針 的操作以從事測試，然而，這種方式仍無法用于在信號由印刷電路板 內層線路傳輸至待測元件的連接方式下進行測試。因此，有必要解決上述公知技術所具有的缺點，改善傳遞測試信 號發(fā)生障礙的問題，以便能夠提高檢測的涵蓋率，降低測試盲點，并 突破未來所面臨的檢測瓶頸。

發(fā)明內容
本發(fā)明提供一種檢測系統及其檢測方法，以有效檢測出待測元件 的接腳是否正確地連接于組裝電路板。本發(fā)明的檢測系統包括測試信號源、信號感應單元、信號處理單 元、分析單元以及具有邊界掃描功能的集成電路，其用來檢測出待測 元件的接腳是否確切地連接于組裝電路板。本發(fā)明的另一目的為提供一種待測元件的檢測方法，其中該待測 元件與組裝電路板電性接觸，且該組裝電路板的信號線經由內層傳 輸。該方法包括輸出測試信號至該待測元件，其中該測試信號經過 具有邊界掃描功能的集成電路傳送；檢測感應信號；放大該感應信號； 以及轉換為頻譜，并判斷該待測元件的接腳是否正確連接。本發(fā)明的檢測裝置與檢測方法可以提供對與印刷電路板的信號 線經由內層傳輸并進行電性接觸的待測元件的檢測，特別是可以解決 未來印刷電路板向HDI技術發(fā)展而導致測試不易的問題，結合邊界 掃描測試技術與信號感應單元，使得測試信號可通過具有邊界掃描測 試功能的集成電路直接經組裝電路板的連線傳遞至待測元件接腳，由 待測元件上方的信號感應單元感應測試信號，在待測元件所連接組裝 電路板的表面完全無法進行執(zhí)針或是線路密度太高的情況下仍可以 從事測試。


圖1示出公知的具備邊界掃描功能的集成電路的示意圖。圖2示出根據本發(fā)明一個實施例使用具備邊界掃描功能集成電 路的檢測系統的示意圖。圖3示出根據本發(fā)明一個實施例使用具備邊界掃描功能集成電 路的檢測方法的流程圖。圖4a、 4b及4c示出根據本發(fā)明一個實施例進行頻譜分析比對的 示意圖。[主要元件符號說明] 10、 20:集成電路30:測試存取端口40:測試存取端口控制器50:邊界掃描寄存器55:邊界掃描電路胞60:印刷電路板200:檢測系統210:測試信號源230:信號感應單元250:信號處理單元260:放大器262:濾波器264:過度采樣裝置270:分析單元290:具邊界掃描功能之集成電路310:待測元件320:組裝電路板340:通道選擇裝置具體實施方式
本發(fā)明提供一種檢測系統及其檢測方法，以有效檢測出待測元件 (例如集成電路)的接腳是否確切地連接于組裝電路板。請參閱圖2，為本發(fā)明檢測系統200的方框示意圖。在該實施例 中，該檢測系統200包括測試信號源210、信號感應單元230、信號 處理單元250、分析單元270以及具有邊界掃描功能的集成電路290。 該檢測系統200用來檢測出待測元件310 (例如集成電路)的接腳是 否確切地連接于一組裝電路板320。在一個實施例中，其中由該測試信號源210通過一通道選擇裝置 340輸出一測試信號至該具有邊界掃描功能的集成電路290，該測試 信號的頻率范圍可以是預期測試信號源的基頻，若預期產生測試信號 的頻率為lOKHz的諧波(harmonic),其測試信號基頻可為3.3 KHz，
該測試信號的電氣規(guī)格須符合該具有邊界掃描功能的集成電路以避 免該集成電路燒毀，測試信號的振幅規(guī)格由信號源控制器經由振幅調整器調整測試信號的振幅后再行輸出，而通道選擇裝置340選擇合適 的通道傳輸信號，具有邊界掃描功能的集成電路290將測試信號通過 該組裝電路板320傳遞至該待測元件310，該信號感應單元230檢測 對應該測試信號的感應信號。在一個實施例中，具有邊界掃描功能的 集成電路290是Intel公司的北橋芯片，而該待測元件310并不具有 邊界掃描功能，其可以是連接器或是其它集成電路，如PCI express 圖形卡的連接器或是DDR2/3等DRAM的連接器。當然，在其它的 實施例中，也可以是其它型態(tài)的具有邊界掃描功能的集成電路290或 其它待測元件。在一個實施例中，該組裝電路板320是高密度(HDI) 的四層印刷電路板且其信號線(signal lines)經由印刷電路板的內層 連線(如圖示)。當然，在其它的實施例中，組裝電路板320也可以 是其它型態(tài)的高密度(HDI)印刷電路板，如六層板或者甚至是八層 板。
在一個實施例中，該信號感應單元230包含一 TestJet探針及多 工卡，將感應信號送至信號處理單元250。在一個實施例中，該信號處理單元250設有模擬信號放大器260 及濾波器262，以處理從信號感應單元230送來的感應信號并濾除其 中的噪聲。信號處理單元250也可設有一過度采樣裝置264，用以將 感應信號進行過度采樣數字化以轉為頻譜數據，以便分析單元的后續(xù) 分析處理。
為判斷感應信號是否為正確信號，該分析單元270 (如頻譜分析 儀)將對該數字化感應信號進行分析，判斷其是否符合一參考值或參 考范圍，進而判斷接腳電性連接是否正確。并且可以再送至計算機進 行分析處理，且可將結果儲存起來以利于后續(xù)統計等進一步使用。 請參閱圖3，為利用本發(fā)明檢測系統進行檢測的流程的示意圖。 步驟400為開始對設置妥當的檢測系統進行檢測。 步驟410為調整測試信號的振幅及/或頻率，以在步驟420中得 到合適的輸出信號。
接著，步驟430至470分別為檢測感應信號、放大感應信號、濾 除噪聲、過度采樣以及濾除數字信號中的噪聲。然后，步驟500會將所量測到的感應信號再轉換為頻譜信號。最后，步驟520分析目標數據，并判斷是否接腳正確連接。即完 成待測元件310的第一接腳的檢測。在一個實施例中，步驟520利用如圖4a 4c的結果來判斷。若是 如圖4a所示目標數據信號落在事先決定的轉換值大小范圍內，則會 判斷該信號為正常信號；若是如圖4b或4c所示一般目標數據信號落 在事先決定的轉換值大小范圍外，則會判斷該信號為異常信號。之后，重復步驟400 520的操作，直到待測元件310的每一支接 腳都完成檢測為止。本發(fā)明的檢測裝置與檢測方法可解決未來組裝電路板朝HDI技 術發(fā)展而導致測試不易的問題，結合邊界掃描測試技術與信號感應單 元，使得測試信號可通過具有邊界掃描測試功能的集成電路直接經組 裝電路板的連線傳遞至待測元件接腳，由待測元件上方的信號感應單 元感應測試信號，特別地，在待測元件所連接組裝電路板的表面完全 無法進行執(zhí)針或是線路密度太高的情況下仍可以從事測試。雖然本發(fā)明已以較佳實施例公開如上，然而其并非用以限定本發(fā) 明，任何本領域技術人員在不脫離本發(fā)明的精神和范圍的情況下，可 以做出多種更動與潤飾，因此本發(fā)明的保護范圍應當視所附的權利要 求書的范圍限定為準。
權利要求
1. 一種電子元件的檢測系統，包括測試信號源；具有邊界掃描功能的集成電路，接收測試信號；待測元件，以接收所述具有邊界掃描功能的集成電路所傳送的所述測試信號，其中該待測元件與組裝電路板電性接觸，且該組裝電路板的信號線經由內層傳輸；以及分析單元，以判斷所述待測元件的接腳與所述組裝電路板構裝間是否正確連接。
2. 如權利要求1所述的檢測系統，還包括信號感應單元，以感應從所述待測元件所測得到的信號；以及信號處理單元，以處理從所述信號感應單元送來的感應信號。
3. 如權利要求2所述的檢測系統，其中所述信號感應單元感應 一電容值。
4. 如權利要求1所述的檢測系統，其中所述待測元件是連接器 或集成電路。
5. 如權利要求4所述的檢測系統，其中所述連接器是動態(tài)隨機 存取存儲器模塊的連接器。
6. 如權利要求4所述的檢測系統，其中所述連接器是圖形卡的 連接器。
7. —種電子元件的檢測方法，其中該待測元件與組裝電路板電 性接觸，且該組裝電路板的信號線經由內層傳輸，包括輸出測試信號至所述待測元件，其中該測試信號經過具有邊界掃 描功能的集成電路傳送； 檢測感應信號； 放大該感應信號；以及將該感應信號轉換為頻譜，并判斷所述待測元件的接腳是否正確 連接。
8. 如權利要求7所述的方法，還包括在放大所述感應信號之后 的濾除噪聲的步驟。
9. 如權利要求8所述的方法，還包括在濾除噪聲之后的過度采 樣的步驟。
10. 如權利要求9所述的方法，還包括在過度采樣之后的濾除數 字信號中噪聲的步驟。
11. 如權利要求7所述的方法，其中所述感應信號是電容值。
12. 如權利要求7所述的方法，其中所述待測元件是連接器或集 成電路。
13. 如權利要求12所述的方法，其中所述連接器是動態(tài)隨機存 取存儲器模塊的連接器。
14. 如權利要求12所述的方法，其中所述連接器是圖形卡的連 接器。
15. 如權利要求7所述的方法，其中所述待測元件并不具有邊界 掃描功能。
全文摘要
本發(fā)明公開一種用來判斷電子元件的接腳是否適當地耦接于組裝電路板的檢測系統與方法。該檢測系統包括測試信號源、信號感應單元、信號處理單元、分析單元以及具有邊界掃描功能的集成電路，其用來檢測出待測元件(例如集成電路)的接腳是否確切地連接于組裝電路板。
文檔編號G01R31/04GK101398465SQ200710162948
公開日2009年4月1日 申請日期2007年9月28日 優(yōu)先權日2007年9月28日
發(fā)明者蔡蘇威, 陳家銘 申請人:德律科技股份有限公司