專利名稱：有選通數(shù)據(jù)和時鐘的自定時的可靠性和產(chǎn)品載體的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造，特別涉及用于證明新生產(chǎn)過程為合格的測試樣品。
背景技術(shù)：
在集成電路(互連模塊)的新生產(chǎn)過程開發(fā)中，建立某些設(shè)計規(guī)則來限定該過程的能力。在生產(chǎn)能力被開發(fā)的同時，設(shè)計人員開始新集成電路的設(shè)計。對于使用這些設(shè)計規(guī)則能生成集成電路的生產(chǎn)過程的能力而言，新過程開發(fā)和生產(chǎn)設(shè)計的一致性放在極為重要的位置上。
設(shè)計規(guī)則包括最小跡線寬度，跡線間的最小距離，可互相疊在上部的通路的最大數(shù)目，以及其他參數(shù)。一般說，生產(chǎn)者可以保證，如各部分符合設(shè)計規(guī)則，工藝過程將生產(chǎn)好的元件，因此允許設(shè)計人員在生產(chǎn)過程準備就緒前幾個月就開始集成電路設(shè)計。
在新集成電路設(shè)計的第一次生產(chǎn)后，一般有一個故障分析時期，作為調(diào)整設(shè)計和生產(chǎn)過程以生產(chǎn)合格的產(chǎn)品。某些集成電路的根原因故障分析會非常費時，幾天甚至幾周來分離芯片上的單個缺陷。
對開發(fā)工程人員有用的故障分析技術(shù)包括機械探查，光束感應(yīng)電流(OBIC)，光束感應(yīng)阻性改變(OBIRCH)，皮紗成像電路分析(PICA)，光感應(yīng)電壓改變(LIVA)，電荷感應(yīng)電壓改變(CIVA)，各種掃描電子顯微鏡(SEM)技術(shù)，以及其他業(yè)內(nèi)所知的技術(shù)。此外，可用破壞性測試如蝕刻和研磨來分離并確認各種問題。
許多情況下，集成電路的設(shè)計可限制或禁止某些技術(shù)用來探查缺陷。例如，為采用激光技術(shù)來探測某些通路，在感興趣的通路的正上面，該通路不能有另一種金屬跡線。此外，各種技術(shù)只能在線路的某些部分內(nèi)分離出問題，但對特殊的跡線或通路都不行。
在工藝過程開發(fā)和檢證期間，重要的是缺陷被分離達到正確的位置。例如，通路可具有很高的電阻率。為生產(chǎn)工藝過程正確，必須正確鑒別通路的位置。故障分析技術(shù)只分離一部分電路，不足以對生產(chǎn)過程的精細調(diào)節(jié)。
存儲器可以是自定時電路，存儲器陣列中缺陷的定位可根據(jù)測試程序數(shù)據(jù)記錄來表明。這一般稱為位映射。位映射程序一般耗用測試存儲器的幾千兆字節(jié)，并要求許多測試針作測試。存儲器一般只查看前面少數(shù)幾層或過程，而不具有模擬電路或數(shù)字電路中看到的典型結(jié)構(gòu)。
由于高的測試器圖形存儲器要求，存儲器需要昂貴的測試圖的測試平臺，而且不能看到產(chǎn)品和可靠性的所有過程層面或各層的子集。存儲器結(jié)構(gòu)被固定，不像模擬電路或數(shù)字電路，因此具同樣的產(chǎn)品或可靠性問題。市場上可得到的缺陷測試器系統(tǒng)，諸如PDF解法和采用SEM或光學(xué)檢測的KLA微回路結(jié)構(gòu)，測試都很慢，不能用作可靠性測試，即使用了也增加周期。
故障分析，特別對90納米及以上技術(shù)，正變得極其困難。在速度測試(它是將專用集成電路(ASIC)或互連模塊置于測試器上，以該元件在系統(tǒng)中運行的速度，來運行故障覆蓋和性能測試圖形的一個過程)中，對產(chǎn)品和產(chǎn)品的可靠性正變得非常重要。
因此，為測試集成電路生產(chǎn)過程提供一種系統(tǒng)和方法，其中采用故障分析技術(shù)來快速地分離，并確定生產(chǎn)缺陷的所在位置，以及足夠快速地用來可靠性測試，將是有利的。如果通過操作生產(chǎn)過程的設(shè)計限制，該系統(tǒng)和方法能加強該生產(chǎn)過程，則將進一步是有利的。

發(fā)明內(nèi)容
本發(fā)明通過提供評估集成電路生產(chǎn)過程并以高速工作頻率動態(tài)地測試性能的系統(tǒng)和方法，克服了以往技術(shù)中的缺點和限制。以許多生產(chǎn)過程限制設(shè)計的集成電路提供了完全的和快速的故障分析，從而可快速地確定生產(chǎn)缺陷的位置，生產(chǎn)工藝得以改進。
本發(fā)明組合一種自定時的或選通的速度電路，能根據(jù)掃描觸發(fā)電路的測試程序數(shù)據(jù)記錄檢測微小的電阻性故障并正確確定陣列中發(fā)生速度故障的所在位置。一個實施例在產(chǎn)生選能數(shù)據(jù)的選通速度電路中裝入了選通時鐘，對集成電路直接漏極靜電流(IDDQ)測試提供較大的統(tǒng)計特性。
因此本發(fā)明可包括確定集成電路陣列中故障位置的方法，包括為通過串聯(lián)連接的互連模塊的陣列中若干行串聯(lián)連接的互連模塊的光通定時信號確定行傳輸速度；根據(jù)所述的行傳輸速度確立行基準傳輸速度；個別地比較所述行傳輸速度與所述行基準傳輸速度，確定行故障判據(jù)；為通過串聯(lián)連接的互連模塊的陣列中若干列串聯(lián)連接的互連模塊的光通定時信號確定列傳輸速度；根據(jù)所述的列傳輸速度確立列基準傳輸速度；個別地比較所述列傳輸速度與所述列基準傳輸速度，確定列故障判據(jù)；根據(jù)行和列故障判據(jù)，生成行和列故障狀態(tài)的矩陣；和利用對應(yīng)于陣列位置的所述矩陣中所述行和列故障狀態(tài)，確定所述互連模塊陣列中所述故障的位置。
本發(fā)明可進一步包括用來確定互連模塊陣列中故障位置的速度故障測試載體，包括第一選通時鐘電路，具有至少包含若干行串聯(lián)連接的互連模塊的一層，其行輸出連接在串聯(lián)連接的互連模塊陣列中，從而為每一串聯(lián)連接的互連模塊的所述行確立行傳播特性；第二選通時鐘電路，具有至少包含若干列串聯(lián)連接的互連模塊的一層，其列輸出連接在串聯(lián)連接的互連模塊陣列中，從而為每一串聯(lián)連接的互連模塊的所述列確立列傳播特性；電平選擇電路，允許一或多個所述行傳播特性或一或多個所述列傳播特性的串行輸入；行掃描觸發(fā)邏輯電路，接收所述行傳播特性；列掃描觸發(fā)邏輯電路，接收所述列傳播特性；第一比較器，將第一串聯(lián)連接的互連模塊的所述行的所述行傳播特性與基準行值作比較，以確立行故障判據(jù)；第二比較器，將第一串聯(lián)連接的互連模塊的所述列的所述列傳播特性與基準列值作比較，以確立列故障判據(jù)；根據(jù)一或多個所述行和列故障判據(jù)的所述層產(chǎn)生的行和列故障狀態(tài)的矩陣；和利用在對應(yīng)于陣列位置的所述矩陣內(nèi)的所述行和列故障狀態(tài)的所述層，產(chǎn)生故障位置位圖。
本發(fā)明的優(yōu)點是可以加強生產(chǎn)過程的許多設(shè)計限制，生產(chǎn)集成電路。而且，允許工程人員或技術(shù)人員以速度測試來快速地精確定位正確的根據(jù)原因和故障位置，從而快速確定生產(chǎn)過程中需作出的任何改進或改變。此外，通過周期地生產(chǎn)并測試該測試載體，可監(jiān)控和檢驗生產(chǎn)過程。測試載體是一種測試芯片，用于設(shè)計、評價可靠性和生產(chǎn)過程，用它使在完全商品化之前證實設(shè)計為有效。本發(fā)明提供小于200矢量的測試平臺，而且只使用6個觸針，還由于該裝置是自定時的，故不受測試器時鐘速度的限制。因此，外部驅(qū)動的時鐘頻率不對測試器范圍加限最大頻率。因而，所揭示的發(fā)明可檢測微小的電阻性缺陷。
有選通時鐘和選通數(shù)據(jù)的測試載體還提供較大的數(shù)據(jù)和時鐘控制的優(yōu)點，而較小的掃描邏輯和陣列邏輯功耗。該載體對故障和IDDQ還具有較小的電源下降，較好的統(tǒng)計濾波能力，并具有在每個陣列中測試和處理多層的能力。
此外，該測試載體具有很低的測試器存儲器要求，很少的測針數(shù)以及很小的圖形長度。該互連模塊還是可編程的。因而在統(tǒng)計基礎(chǔ)上，每一陣列可具有一種型式的互連模塊。如果一種型式的陣列比另一種更無效，則可確定特定的互連模塊是不可靠的。在可靠性測試中，陣列還可被燃燒掉。


圖1示出自定時的阻性故障測試載體的實施例，其中測試阻性的故障可靠性和產(chǎn)品，并確定故障位置。
圖2A和圖2B為自定時的阻性故障測試載體的示意圖，其中測試阻性的故障可靠性和產(chǎn)品并確定故障位置。
圖3為圖2A和圖2B所示的自定時阻性故障測試載體的2輸入多路器和互連模塊對的示意圖。
圖4為圖2A和圖2B所示的自定時阻性故障測試載體的圖形表示說明圖。
圖5為選通測試載體的實施例的說明圖，其中測試阻性的故障可靠性和產(chǎn)品并確定故障位置。
圖6A和圖6B為選通測試載體的示意圖，其中測試阻性的故障可靠性和產(chǎn)品并確定故障位置。
具體實施例方式
圖1示出自定時的阻性故障測試載體的實施例100，其中對集成電路測試阻性故障可靠性和產(chǎn)品并確定故障位置。列時鐘脈沖電路104接收來自N×N多路器(MUX)和互連模塊101陣列的第一列112的信號。這第一列用作自定時電路，該電路可用時鐘沿(通常來自較低速度時鐘信號)并產(chǎn)生一定持續(xù)期間的脈沖，然后用來定時表示為多路器和互連子陣列102的N×N多路調(diào)制器和互連子陣列101內(nèi)其他列的速度。使用該定時的脈沖將其他列的輸出加載到列掃描觸發(fā)邏輯108，并登記差異。登記在列掃描觸發(fā)邏輯108的不同于自定時電路112的第一列的信號，表明特定列中存在不規(guī)則性、缺陷或某種誤差。
類似地，列時鐘脈沖電路106接收來自N×N多路器(MUX)和互連模塊101陣列的第一行114的信號。這第一行用作自定時電路，該電路可用時鐘沿(通常來自較低速度時鐘信號)并產(chǎn)生一定持續(xù)期間的脈沖，然后用來定時表示為多路器和互連子陣列102的N×N多路調(diào)制器和互連子陣列101內(nèi)其他列的速度。使用該定時的脈沖將其他行的輸出加載到列掃描觸發(fā)邏輯110，并登記差異。登記在行掃描觸發(fā)邏輯110的不同于自定時電路114的第一行的信號，表明特定行中存在不規(guī)則性、缺陷或某種誤差。通過組合從列掃描觸發(fā)邏輯108和行掃描觸發(fā)邏輯110收集的信息，可建立矩陣，來確定任何不適當(dāng)?shù)貙嵤┑幕ミB模塊的位置。
如圖1所示，數(shù)據(jù)傳輸?shù)接糜谧远〞r電路112的第一列，列時鐘脈沖電路104產(chǎn)生時鐘脈沖，然后它定時列掃描觸發(fā)邏輯108。以列的形式測試多路調(diào)制器和互連子陣列102中的另外的互連的列，并將平行數(shù)據(jù)從各列加載到列掃描觸發(fā)邏輯108，在有關(guān)的掃描觸發(fā)邏輯寄存器中將第一列信號與第一相繼的列信號作比較，并分析其差異。如果所有互連模塊是同一型式的器件，有相同的電容和電阻等，那末所有信號應(yīng)用時并以已知的延時從第一列自定時電路112到達列掃描觸發(fā)邏輯108。該定時中的延時與差異表明該特定列中的誤差。
對于行也類似，數(shù)據(jù)傳輸?shù)接糜谧远〞r電路114的第一行，行時鐘脈沖電路106產(chǎn)生時鐘脈沖，然后它定時行掃描觸發(fā)邏輯110。以列的形式測試多路調(diào)制器和互連子陣列102中的另外的互連的列，并將平行數(shù)據(jù)從各行加載到行掃描觸發(fā)邏輯110，在有關(guān)的掃描觸發(fā)邏輯寄存器中將第一行信號與第一相繼的行信號作比較，并分析其差異。如果所有互連模塊是同一型式的器件，有相同的電容和電阻等，那末所有信號應(yīng)用時并以已知的延時從第一行自定時電路114到達行掃描觸發(fā)邏輯108。該定時中的延時與差異表明該特定列中的誤差。通過關(guān)聯(lián)該列和行誤差位圖，可以得到互連模塊中所有誤差的正確位置。
自定時阻性故障測試載體100是一集成電路設(shè)計，用來通過將ASIC置于測試載體上，以被測部件的性能速度運行故障覆蓋和性能測試圖形，實施高速測試。該測試載體也稱作速度故障電路，可確定ASIC中的速度故障缺陷。這些速度故障是ASIC中在被測部件的系統(tǒng)速度或性能速度上發(fā)生的故障，但由于ASIC中的阻性故障，是不能以低于該系統(tǒng)速度的速度來檢測的。用這種方法測試的互連模塊和器件可包括多種定制的或工業(yè)標準元件，如盤旋形結(jié)構(gòu)、梳形結(jié)構(gòu)、通路、層疊的通路、非層疊的通路、最小設(shè)計規(guī)則、亞最小設(shè)計規(guī)則、大于最小設(shè)計規(guī)則，等。
本發(fā)明允許多種測試技術(shù)用來鑒別和分離互連陣列中的差錯。為了確定故障的正確的根本原因，要求確定發(fā)生故障的正確位置。如不將故障分離出具體位置，則生產(chǎn)過程不能完全地得到檢驗，從而生產(chǎn)過程開發(fā)步伐緩慢。本實施例允許生產(chǎn)過程開發(fā)工程人員產(chǎn)生確實的生產(chǎn)設(shè)計，同時給予工程人員快速且可靠的檢測方法。通過制造自定時的阻性故障測試載體，其中測試阻性故障可靠性和產(chǎn)品并確定故障位置，可在生產(chǎn)過程的范圍內(nèi)生產(chǎn)測試樣品，還可快速評價，確定任何故障，因此，也還可用于最終產(chǎn)品的可靠性檢測。
業(yè)內(nèi)人士可設(shè)計自定時的阻性故障測試載體，其中測試阻性故障可靠性和產(chǎn)品，確定故障位置，同時保持在本發(fā)明的精神和意義的范圍內(nèi)。本申請與美國非臨時申請?zhí)?0/307018題為“故障分析載體”(由Richard Schultz和SteveHoward于2002年11月27日提交)有關(guān)，其全部揭示和意義通過引用結(jié)合于此。
圖2A和圖2B示出自定時的阻性故障測試載體200的示意圖，該載體測試阻性故障可靠性和產(chǎn)品，確定故障位置。在所示的自定時的速度電路中大量互連模塊(多至幾十萬個)可接受快速測試。更詳細地說明一個圖1的測試載體的例子，3×3互連模塊陣列230～246接受快速測試，以確定故障以及其在陣列中的相位位置，互連模塊230～246的陣列置放成行與列，各互連模塊230～246連接對應(yīng)的2輸出多路器212～228。多路器和互連模塊的第一列即自定時的列電路202將其信號引至包括脈沖發(fā)生器254和OR單元266的列時鐘脈沖電路(圖1的104)。在多路器和互連模塊子陣列206(圖1的102)中的多路器和互連模塊的各列，將其信號引向列掃描觸發(fā)邏輯電路(圖1的108)，該電路包括一系列掃描觸發(fā)器258～260，其個數(shù)對應(yīng)于N×N陣列中的N-1個。本例中N＝3，因此有2個掃描觸發(fā)器258和260。脈沖發(fā)生器254、OR單元266以及第一列定時確定總的列定時，并產(chǎn)生用作所有其他列的基準的時鐘脈沖，其輸出對各列被登記在對應(yīng)的掃描觸發(fā)器258～260中。
多路器和互連模塊的第一行即自定時的行電路204將其信號引至包括脈沖發(fā)生器256和OR單元268的行時鐘脈沖電路(圖1的114)。在多路器和互連模塊子陣列206(圖1的102)中的多路器和互連模塊的各行，將其信號引向列掃描觸發(fā)邏輯電路(圖1的110)，該電路包括一系列掃描觸發(fā)器262～264，其個數(shù)對應(yīng)于N×N陣列中的N-1個。本例中N＝3，因此有2個掃描觸發(fā)器262和264。脈沖發(fā)生器256、OR單元268以及第一列定時確定總的行定時，并產(chǎn)生用作所有其他行的基準的時鐘脈沖，其輸出對各行被登記在對應(yīng)的掃描觸發(fā)器262～264中。
自定時速率電路以數(shù)據(jù)進入210的信號啟動，在數(shù)據(jù)進入210處信號路徑分成三路，分別進入倒相器單元248，自定時的列電路202的各2輸出多路器212、214、216的A輸入端，以及自定時行電路204的各2輸入多路器214、218、224的B輸入端?；ミB模塊的垂直列和水平行在同一測試載體上通過觸發(fā)生/列選擇觸發(fā)電路208切換2輸入多路器212～228的A輸入或B輸出分開測試。本例中，行/列選擇觸發(fā)電路208設(shè)定在接受B數(shù)據(jù)的狀態(tài)，垂直地測試陣列互連模塊的列。
在數(shù)據(jù)進入處210的數(shù)據(jù)信號將信號輸入到自定時的列電路202的又輸入多路器212的B輸入端，并從多路器212的數(shù)據(jù)出口送出信號。該信號然后發(fā)送到互連塊230，在此該信號或垂直向上分支到列(列反復(fù)電路)，或水平橫向分支到行(行反復(fù)電路)，并將其數(shù)據(jù)信號發(fā)送到串聯(lián)形式的下一多路器。本情況一，信號分支到下列214中下一多路器上B輸入端。該信號類似地被發(fā)送到互連塊232，在此該信號垂直向上分支到列(列反復(fù)電路)，再次將其數(shù)據(jù)信號發(fā)送到列216中下一多數(shù)器上B輸入端。同樣地，該信號然后發(fā)送到互連塊234，在此信號分支并將其數(shù)據(jù)發(fā)送到脈沖發(fā)生器254的數(shù)據(jù)進入口。
脈沖發(fā)生器254產(chǎn)生時鐘脈沖，通過OR單元206送出并由掃描觸發(fā)器258和260上時鐘輸入端所接收。因此，通過自定時的列電路202的延時被用來產(chǎn)生定時該觸發(fā)器258和260的脈沖。因此，每個其他列也垂直地運行。在數(shù)據(jù)進入處210的信號將信號輸入到每個自定時行電路多路器212、218和224的B輸入端，并與自定地列電路類似，該信號將通過其余的列垂直向上傳播。2輸入端多路器218從數(shù)據(jù)出口發(fā)送信號到互連塊236，在此該信號垂直向上分支到列(列反復(fù)電路)，并將其數(shù)據(jù)信號發(fā)送到串聯(lián)形式的列中下一多路器220。該信號類似地被發(fā)送到互連塊238，垂直向上分支到該列，并再次將數(shù)據(jù)信號發(fā)送至列222中下一多路器上的B輸入端。然后，信號被發(fā)送到互連塊240，在此信號分支并發(fā)送該數(shù)據(jù)信號到掃描觸發(fā)器258的數(shù)據(jù)進入端。子陣206中每個垂直列都遵循相同的路徑。
如果在特定列中每個互連模塊236、238、240工作適當(dāng)(類似子陣列206中每一其他的列)，那末到達掃描觸發(fā)器258的信號應(yīng)該領(lǐng)先從OR單元266到達掃描觸發(fā)器258的時鐘輸入口的信號一個已知的時間量，這時間量與脈沖發(fā)生器254的時鐘脈沖輸出時刻有關(guān)。其全部延時可從數(shù)據(jù)進入210的時刻信號通過倒相單元248并直接前進到掃描觸發(fā)器258的掃描數(shù)據(jù)入口來計算。由每個掃描觸發(fā)器258、260、262和264接收的掃描使能信號反復(fù)電路250在掃描模式中觸發(fā)每列掃描觸發(fā)器。如前所述，如果列中所有互連模塊工作適當(dāng)，那末數(shù)據(jù)在相同時間到達每列觸發(fā)器258和260。這時，觸發(fā)器通過OR單元266的B輸入端接收時鐘脈沖信號252，而且該數(shù)據(jù)從非掃描模式加載到該觸發(fā)電路258和260。因此，掃描使能信號250未被觸發(fā)使并行加載到該觸發(fā)電路258和260。一旦自定時電路工作完畢，就觸發(fā)掃描使能信號250，時鐘信號252用來定時該掃描電路，并掃描順次通過該列數(shù)據(jù)輸出214輸出的數(shù)據(jù)。
總之，數(shù)據(jù)傳輸?shù)疥嚵械囊涣斜挥米髯远〞r線路的速度電路。通過來自時鐘脈沖發(fā)生器電路254產(chǎn)生的并經(jīng)OR單元266傳輸?shù)娜缓蠖〞r觸發(fā)電路258和260的時鐘脈沖，該自定時的列延時用作并行加載該數(shù)據(jù)，并加載來自子陣列206每列的所有并行數(shù)據(jù)。然后，數(shù)據(jù)不再傳輸進入，掃描使能信號250從低到高地被觸發(fā)，且外部時鐘252的頻率甚低，數(shù)據(jù)經(jīng)列數(shù)據(jù)輸出214掃描輸出。由于該數(shù)據(jù)并行地加載到移位寄存器，串行地掃描輸出，故可通過觀看故障測試矢量來評估該數(shù)據(jù)。行和列的故障的位置對應(yīng)于陣列位置。
水平行以類似方式工作。如果列選觸發(fā)電路208被設(shè)定接收A數(shù)據(jù)，那末就測試該陣列中水平的互連塊的各行。在數(shù)據(jù)進入處210的數(shù)據(jù)信號將信號輸入到自定時的列電路204的又輸入多路器212的A輸入端，并從多路器212的數(shù)據(jù)出口送出信號。該信號然后發(fā)送到互連塊230，在此該信號或垂直向上分支到列(列反復(fù)電路)，或水平橫向分支到行(行反復(fù)電路)，并將其數(shù)據(jù)信號發(fā)送到串聯(lián)形式的下一多路器。本情況下，信號分支到行218中下一多路器上A輸入端。該信號類似地被發(fā)送到互連塊236，在此該信號水平橫向分支到行(行反復(fù)電路)，再次將其數(shù)據(jù)信號發(fā)送到行224中下一多數(shù)器上A輸入端。同樣地，該信號然后發(fā)送到互連塊242，在此信號分支并將其數(shù)據(jù)發(fā)送到脈沖發(fā)生器256的數(shù)據(jù)進入口。
脈沖發(fā)生器256產(chǎn)生時鐘脈沖，通過OR單元268送出并由掃描觸發(fā)器264和262上時鐘輸入端所接收。因此，通過自定時的行電路204的延時被用來產(chǎn)生定時該觸發(fā)器264和262的脈沖。因此，每個子陣列206中其他行也水平地運行。在數(shù)據(jù)進入處210的信號將信號輸入到每個自定時行電路多路器212、214和216的A輸入端，并與自定地行電路類似，該信號將通過其余的行水平橫向傳播。2輸入端多路器214從多路器212上數(shù)據(jù)出口發(fā)送信號到互連塊232，在此該信號水平橫向分支到行(行反復(fù)電路)，并將其數(shù)據(jù)信號發(fā)送到串聯(lián)形式的行中下一多路器220。該信號類似地被發(fā)送到互連塊238，水平橫向分支到該行，并再次將數(shù)據(jù)信號發(fā)送至行226中下一多路器上的A輸入端。然后，信號被發(fā)送到互連塊244，在此信號分支并發(fā)送該數(shù)據(jù)信號到掃描觸發(fā)器264的數(shù)據(jù)進入端。子陣206中每個水平行都遵循相同的路徑。
如果在特定行中每個互連模塊232、238、244工作適當(dāng)(類似子陣列206中每一其他的行)，那末到達掃描觸發(fā)器264的信號應(yīng)該領(lǐng)先從OR單元268到達掃描觸發(fā)器264的時鐘輸入口的信號一個已知的時間量，這時間量與脈沖發(fā)生器256的時鐘脈沖輸出時刻有關(guān)。其全部延時可從數(shù)據(jù)進入210的時刻信號通過倒相單元248并直接前進到掃描觸發(fā)器256的掃描數(shù)據(jù)入口來計算。由每個掃描觸發(fā)器258、260、262和264接收的掃描使能信號反復(fù)電路250在掃描模式中觸發(fā)每行掃描觸發(fā)器。如前所述，如果行中所有互連模塊工作適當(dāng)，那末數(shù)據(jù)在相同時間到達每行觸發(fā)器264和262。這時，觸發(fā)器通過OR單元268的A輸入端接收時鐘脈沖信號252，而且該數(shù)據(jù)從非掃描模式加載到該觸發(fā)電路264和262。因此，掃描使能信號250未被觸發(fā)使并行加載到該觸發(fā)電路264和262。一旦自定時電路工作完畢，就觸發(fā)掃描使能信號250，時鐘信號252用來定時該掃描電路，并掃描順次通過該行數(shù)據(jù)輸出212輸出的數(shù)據(jù)。
總之，數(shù)據(jù)傳輸?shù)疥嚵械囊恍斜挥米髯远〞r線路的速度電路。通過來自時鐘脈沖發(fā)生器電路256產(chǎn)生的并經(jīng)OR單元268傳輸?shù)娜缓蠖〞r觸發(fā)電路264和262的時鐘脈沖，該自定時的列延時用作并行加載該數(shù)據(jù)，并加載來自子陣列206每行的所有并行數(shù)據(jù)。然后，數(shù)據(jù)不再傳輸進入，掃描使能信號250從低到高地被觸發(fā)，且外部時鐘252的頻率甚低，數(shù)據(jù)經(jīng)行數(shù)據(jù)輸出212掃描輸出。由于該數(shù)據(jù)并行地加載到移位寄存器，串行地掃描輸出，故可通過觀看故障測試矢量來評估該數(shù)據(jù)。行和列的故障的位置對應(yīng)于陣列位置。
另一實施例中，在脈沖發(fā)生器電路254、256和OR單元266、268后面用一延時單元加上延時，使鐘脈沖在稍后時間到達。如測試載體需要更多時間使對列信號登記數(shù)據(jù)，就可這樣做。一般，對來自脈沖發(fā)生器電路和OR單元的傳播，必須產(chǎn)生足夠的延時，但若陣列甚大，就有更大的變化，從而需要補償。
圖3示出具有圖2A和圖2B所示的自定時阻性故障測試載體的2輸入多路器和互連模塊對的示意表示的本發(fā)明的實施例。它具體說明2輸入多路器212的工作和它與單個互連模塊230的相互作用。當(dāng)信號輸入到多數(shù)據(jù)器212時，由外部行/列選擇信號208(圖2中示出)觸發(fā)選擇輸入306，指定利用行A輸入口316和各別的A輸入信號302，或列B輸入口318和各別的B輸入信號304。兩個輸入信號中的一個輸入信號由輸入多路器212的數(shù)據(jù)輸出口322經(jīng)通路308傳送到互連模塊230。互連模塊230接收和輸出該信號。如該行/列選擇信號被觸發(fā)到行A輸出端316，那末輸出信號310指向A信號輸出312并引導(dǎo)通路串聯(lián)地沿多路器和互連模塊對的全部的行。如行/列選擇信號被觸發(fā)到列B輸入端318，那末輸出信號310指向B信號輸出314并引導(dǎo)通路串聯(lián)地沿多路器和互連模塊對的全部的列。
在典型的實施例中，多路器和互連模塊對電路300可多次頭尾相連，在單個集成電路中可能幾十萬次。在典型的生產(chǎn)過程中，互連模塊或其他集成電路元件的故障率在工藝開發(fā)期間可以是1∶100000范圍或更高。因此，它對至少具有100,000或1,000,000個互連模塊的電路分析故障是有用的。通過必須生產(chǎn)甚大數(shù)量的互連模塊或其他難生產(chǎn)特點來加強生產(chǎn)過程。
每一時鐘周期，數(shù)據(jù)必須同性傳播通過多路器和互連模塊對的行或列。如在許多互連模塊中的一個內(nèi)出現(xiàn)問題，數(shù)據(jù)將不適當(dāng)?shù)貍鞑ザ蛔钄?。時鐘速度越高，這類問題越明顯。本實施例當(dāng)以高速測試時，將檢測元件之間更細微的阻性變化，可以是一種生產(chǎn)過程的更徹底的測試。
在不同的實施例中，多路器和互連模塊對300的串具有不同的長度，觸發(fā)器數(shù)目也不同。例如，當(dāng)采用許多多路器和互連模塊時，傳輸次數(shù)更因而時鐘速度將更慢。當(dāng)可資用的測試設(shè)備不是快到足以測試較短的多路器和互連模塊的串時，這種例子是有用的。業(yè)內(nèi)技術(shù)人士可以創(chuàng)建其他實施例，使組合其他測試電路同時保持在本發(fā)明的精神與意圖在范圍之內(nèi)。
圖4示出有圖2A和圖2B所示的自定時的阻性故障測試載體的圖形表示的本發(fā)明的實施例。此詳圖表明定位和分離不能適當(dāng)起作用的各互連模塊的能力。如圖4所示，2輸入多路器和互連模塊對電路402-418線形地置于3×3測試陣的行和列上。通過對互連模塊陣指定2維矩陣方案，可根據(jù)其行和列位置將陣列位置指定到每個組元上。每個互連對電路402-418的陣列位置432-448表示為(X，Y)坐標。第一列的定時值450表示在第一列脈沖發(fā)生器時鐘脈沖信號420中。該定時值450與第二列數(shù)據(jù)寄存器422中第二列信號452的時間延作比較，并與每個相繼的列數(shù)據(jù)寄存器的每個相繼的列信號作比較。
類似地，第一行的定時值456表示在第一行脈沖發(fā)生器時鐘脈沖信號430中。該定時值456與第二行數(shù)據(jù)寄存器428中第二行信號458的時間延作比較，并與每個相繼的列數(shù)據(jù)寄存器的每個相繼的列信號作比較。在這些寄存器中容易讀出列和行信號傳播次數(shù)的定時之間的不一致，分離的定時表明該特定行或列中的誤差。例如表明第二列信號452中時延T2的列掃描為兩倍于其他列的時延，提前發(fā)生的時間將表示在列2元件或結(jié)構(gòu)中的一個的誤差。表明第二行信號458中時延T5的相繼的行掃描例如為兩倍于其他行的時延，提前發(fā)生的時間將表示在行2元件或結(jié)構(gòu)中的一個的誤差。于是表明對測試載體提供不適當(dāng)定時的元件是位于(2，2)440，是互連模塊410。
因此，陣列的一行和一列被用作自定時的線路。自定時列延時用來從每列并行加載數(shù)據(jù)到列移位寄存器。自定時行延時用來從每行并行加載到行移位寄存器。由于數(shù)據(jù)以并行加載到移位寄存器并串行掃描輸出，故可通過觀察失效測試矢量來評價該數(shù)據(jù)。行和列的故障的位置相當(dāng)于陣列位置。本發(fā)明提供寬范圍的多樣性，因為可用金屬梳形或螺旋形、通路鏈、程序庫單元、有源梳形和螺旋形等多種樣式充填可編程珠互連模塊。由于來自所有列的數(shù)據(jù)并行加載到移位寄存器，它能串行地移出到外部測試針。類似地，由于來自所有行的數(shù)據(jù)并行加載到移位寄存器，它也能串行地移出到外部測試針。本發(fā)明提供在其中數(shù)據(jù)能垂直或水平流過該陣列的測試載體。它規(guī)定很小的測試存儲器和矢量要求。測試需要的矢量數(shù)等行高度加列高度的兩倍。例如多路器50×50的陣列將導(dǎo)致約200個測試矢量。這是從移位寄存器串行掃描輸出該數(shù)據(jù)所需的矢量數(shù)。在一個通路，裝置饋送全部1到陣列(并行加載串行掃描輸出)，然后饋送全部0到陣列(并行加載串行掃描輸出)，該特定實施例只需要4個輸入針，2個輸出針，1個電源針和接地針。在另一實施例中，通過將兩個移位寄存器扎在一起，兩個輸出針可合成1個。
圖5示出選通測試載體的實施例，其中測試阻性故障可靠性和產(chǎn)品并對集成電路確定故障位置。類似于圖1所述的設(shè)計，建立N×N多路器和互連單元子陣502的可靠性和產(chǎn)品載體(RAYV)多路器陣列501。本實施例中對列多路器和掃描觸發(fā)邏輯508采用選通時鐘脈沖。此外，對行多路器和掃描觸發(fā)邏輯510采用可獨立控制的選通時鐘脈沖。
選通時鐘脈沖產(chǎn)生RAYV多路器陣列501中列或行的并行加載的選通數(shù)據(jù)信號。在相繼的列或行中作比較，找出不一致的和分離的。比較可用附近確定的或用更選進的統(tǒng)計方法如時間平均法確定的基準來完成，所述基準可用來比較N×N多路器和互連單元子陣502中其他列或行的速度。這些數(shù)據(jù)脈沖對列數(shù)據(jù)加載到列多路器和掃描觸發(fā)邏輯508，對于數(shù)據(jù)加載到行多路器和掃描觸發(fā)邏輯510，并記錄不一致性。記錄在列掃描邏輯的信號不同于基準列的信號，表明在該特定列中存在不規(guī)則性、故障或某種誤差。類似地，獨立可控的選通時鐘脈沖產(chǎn)生的記錄于于多路器和掃描觸發(fā)邏輯510的信號，不同于基準行的信號，表明在該特定行中存在不規(guī)則性、故障或某種誤差。將列多路器和掃描觸發(fā)邏輯508和行多路器和掃描觸發(fā)邏輯510兩者的信息組合在一起，可建立一矩陣，用來確定任何不適當(dāng)?shù)貓?zhí)行的互連模塊的位置。
用選通時鐘和數(shù)據(jù)，測試載體只定時當(dāng)發(fā)送到數(shù)據(jù)信號時接收該列數(shù)據(jù)的列多路器和掃描觸發(fā)邏輯508，或者測試載體只定時當(dāng)發(fā)送行數(shù)據(jù)信號時接收該行數(shù)據(jù)的行多路器和掃描觸發(fā)邏輯510，因此測試功率減半。陣列邏輯的電源線將具有較小的電源跌落，更精確的行和列定時靈敏度。所減小的功率和峰值電流將給出較大的測試控制，并允許使用精密測量單元(PMU)，PMU比常規(guī)的測試單元的供電具有更高程度的精度。PMU的使用例如允許同時32個陣列的測試，而不是獨立地每次一個。這將顯著地減少測試時間和測試中所用的測試卡的裝上與拉下的時間。因為PMU可供電100mA，且在最大1nF電容量而不擺動，PMU供電的峰值電流得以限制。
這一結(jié)構(gòu)還允許同時將數(shù)據(jù)送到陣列的多層，允許檢測由于置于不同電源上的這些多層之間的不想要的互作用引起的故障。用這種實施例，有可能進行更詳盡的IDDQ測試，因為可在測試中的各工藝層上驅(qū)動(選通)該數(shù)據(jù)。此外，這一設(shè)計可用IDDQ作功能檢測，是否存在對層故障互作用的不想要的層，這從分析中可統(tǒng)計地加以除去。
圖6A和圖6B示出在其中測試阻性故障可靠性和產(chǎn)品并確定故障位置的選通的測試載體的示意圖。大量的互連模塊(多至幾十萬個)可在所示的選通速度電路內(nèi)受到速度測試。還詳述圖5的測試載體的例子，2×2的三態(tài)倒相器陣列和互連單元606經(jīng)受速度測試，以確定故障及其在陣列內(nèi)的對應(yīng)位置。以行和列方式配置具有連接到對應(yīng)的2輸入多電平三態(tài)倒相器612、614、618、620的互連模塊630-636和640-646的三態(tài)倒相器和互連模塊的陣列606。由一系列確定行、列、層等的輸入設(shè)立測試載體的信號通路和寄存器掃描，它們承擔(dān)著測試信號。由選擇列608和選擇行604執(zhí)行列或行選擇對驅(qū)動AND單元666的輸入以及對2輸入多電平三態(tài)倒相器612、614、618和620的各輸入選擇器的輸入。這一選擇確定這時是行或列將被測試。
使用選擇使能650輸入來設(shè)定掃描觸發(fā)器658、660、662和664是并行加載模式，或是串行掃描出模式。例如，當(dāng)選擇使能650設(shè)定為高電平，掃描觸發(fā)器658、660、662和664被置于串行掃描輸出模式。當(dāng)選擇使能650設(shè)定為低電平，掃描觸發(fā)器658、660、662和664被置于并行加載。當(dāng)列數(shù)據(jù)被累加時，電路是并行加載，系統(tǒng)從列加載數(shù)據(jù)到掃描觸發(fā)器。類似地，切換到串行掃描輸出，移位寄存器依次輸出數(shù)據(jù)。這防止載體同時得到列和行數(shù)據(jù)，允許操作員執(zhí)行并行加載，然后從該并行加載中觀察結(jié)果。每次分析該數(shù)據(jù)一個時鐘周期，作為列數(shù)據(jù)輸出或行數(shù)據(jù)輸出。這也能在執(zhí)行并行加載之前使載體測試掃描觸發(fā)器，同時在陣列被測試之前檢驗掃描邏輯正在工作。
電平選擇670輸入控制2到1多路器616、622、624和606，使測試載體能測試多電平陣列內(nèi)每一電平。電平選擇670還饋送倒相單元648，直接送至控制數(shù)據(jù)被送到哪個電平的選通數(shù)據(jù)626。因此陣列內(nèi)一次只觸發(fā)一個電平，還減低對系統(tǒng)的功率要求。使用數(shù)據(jù)進入610，將數(shù)據(jù)送到行列中的具體單元，并按選擇使能650、電平選擇670、選擇列608和選擇行604的狀態(tài)以不同的電平送出。
與數(shù)據(jù)進入610相關(guān)聯(lián)地使用時鐘652。在數(shù)據(jù)進入610處輸出數(shù)據(jù)，并在稍后的規(guī)定時期，觸發(fā)時鐘652。這一已知的延時將改變傳輸數(shù)據(jù)通過列或行終端到達掃描觸發(fā)器的以及接收針脈沖用作定時搜索的時期。例如在時延很長的作用模式中，載體可用這一定時搜索使所有行和列有充足的信號處理時間來檢測功能上的故障。特殊的故障如阻性故障在以后說明，并且通過定時搜索，此延時可被定量。這給予相對于時間定時該數(shù)據(jù)或不定時該數(shù)據(jù)的能力，借此，通過用很長的時延表征某些類型的故障，以及通過定時搜索來定時有關(guān)的故障。將定時數(shù)據(jù)與行和列數(shù)據(jù)進行相關(guān)來建立映像，并繪制位映射圖。
類似于圖1中詳述的實施例的方式，第一列三態(tài)倒相器和互連塊612-614和630-636將其信號引導(dǎo)到其列的掃描觸發(fā)器658。該列掃描觸發(fā)邏輯電路包括一系列掃描觸發(fā)器658-660，其個數(shù)對應(yīng)于N×N陣列中的N。本例中，N＝2，因此有2列掃描觸發(fā)器658和660。連接三態(tài)倒相器和互連塊612-614、618-620和630-646與列掃描觸發(fā)器658-660的是2到1多路器616和622，它們用作開關(guān)機構(gòu)，使測試載體能測試多電平陣列中的每一電平。類似地，第一行三態(tài)倒相器和互連塊612，618和630-632，640-642將其信號引導(dǎo)到其行的掃描觸發(fā)器664。該行掃描觸發(fā)邏輯電路包括一系列掃描觸發(fā)器662-664，其個數(shù)對應(yīng)于N×N陣列中的N。本例中，N＝2，因此有2行掃描觸發(fā)器664和662。連接三態(tài)倒相器和互連塊612-614、618-620和630-646與行掃描觸發(fā)器662-664的是2到1多路器606和624，它們用作多電平開關(guān)機構(gòu)。
例如，當(dāng)選擇行604被選，就以信號傳送到行電路的2輸入多電平三態(tài)倒相器612和614的A輸入端的數(shù)據(jù)進入610的信號啟動該選通電路，當(dāng)選擇列608被選，就以信號傳送到列電路的2輸入多電平三態(tài)倒想器612和618的B輸入端的數(shù)據(jù)進入610的信號啟動該選通電路。通過選擇電平選擇670輸入，可測試多個行和列電平。然而現(xiàn)用的實施例示出兩電平和列平臺是用來說明的，可用類似的方式執(zhí)行任何數(shù)目的電平。借助這一開關(guān)，可在同一測試載體上分開并獨立地測試互連模塊的垂直的列和水平的行。
在數(shù)據(jù)進入610輸入信號的數(shù)據(jù)信號在選通數(shù)據(jù)626被選通，發(fā)送到三態(tài)倒相器和互連單元606的2×2陣列。例如，列電路中2輸入多電平三態(tài)倒相器612上的B輸入從數(shù)據(jù)輸出口發(fā)送一信號到各對應(yīng)于要測試電平的互連塊(630或632)，然后該信號或垂直向上發(fā)送到列(列選)或水平分支到行(行選)，并將其數(shù)據(jù)信號發(fā)送到串聯(lián)的下一個2輸入多電平三態(tài)倒相器。這種情況下，該信號分支到該列中下一個2輸入多電平三態(tài)倒相器614的B輸入端。該信號類似地發(fā)送到互連塊(634或636，取決電平選擇610)，在此該信號發(fā)送其數(shù)據(jù)信號到2到1多路器616并登記在掃描觸發(fā)器658中。同時，其他各列也垂直運行，信號被垂直向上傳播通過其余的列。
如果在特定列中每個三態(tài)倒相器612-614和互連塊630-636工作適當(dāng)(類似于子陣606中每個其他的列)，那末到達掃描觸發(fā)器658的數(shù)據(jù)口的信號將具有正確的數(shù)據(jù)特性和時刻。這時，掃描觸發(fā)器上掃描使能被觸發(fā)，數(shù)據(jù)通過列數(shù)據(jù)輸出614串行輸出。行數(shù)據(jù)也類似地產(chǎn)生、登記并通過行數(shù)據(jù)輸出680輸出。
圖6中詳加說明的用于本實施例中的2輸入多電平三態(tài)倒相器允許N×N陣列水平地和垂直地傳輸數(shù)據(jù)。倒相器或為三態(tài)的，即它是開始的，不允許電平傳輸通過，或者有兩個三態(tài)倒相器連接在一起。這種狀態(tài)下，只有一個元件允許數(shù)據(jù)通過一次，另一元件為高阻抗狀態(tài)或開路狀態(tài)。這允許行和列選擇即允許數(shù)據(jù)從該特定行和列通過。當(dāng)數(shù)據(jù)水平地傳輸通過陣列606且選擇行604輸入為高時，列多電平三態(tài)倒相器為三態(tài)或開始，以防止數(shù)據(jù)垂直地傳輸。同樣，當(dāng)數(shù)據(jù)垂直地傳輸通過陣列606且選擇列608輸入為高時，行多電平三態(tài)倒相器為三態(tài)或開始，以防止數(shù)據(jù)水平地傳輸。
以前的實施例(圖1-4)是自定時電路，因此測試不是合格就是失效，定時信息未加利用。本實施例(圖5和6)中導(dǎo)入選通時鐘。通過利用陣列中選通時鐘和選通數(shù)據(jù)，測試載體的時間分辨力顯著增加。這是通過將數(shù)據(jù)進入選通到電路，并利用選通時鐘脈沖作為單獨的時間電路提供基準來實現(xiàn)的。此外，產(chǎn)生行和列數(shù)據(jù)并獨立地讀出，減少了一半驅(qū)動功率。這一特征與電路測試多層的能力相結(jié)合，最終產(chǎn)生陣列的三維報告或位映射圖。通過如圖1的載體那樣的詳細說明，分析矩形中行和列數(shù)據(jù)，可詳細列舉具體元件的性能。增加多電平能力，允許多層矩陣進一步加強測試載體的能力和分辨力。總起來說，所揭示的RAYV產(chǎn)生更多的數(shù)據(jù)和時鐘控制，較少的掃描邏輯和陣列邏輯功耗。該載體還具有較小的電源跌落，對故障和IDDQ的較好的統(tǒng)計濾波能力，以及具有在各陣列中測試和處理多層的能力。
各實施例對集成電路產(chǎn)生過程的開發(fā)和檢驗都是有用的。典型的應(yīng)用中，采用目標設(shè)計參數(shù)為新生產(chǎn)過程設(shè)計一個實施例。這種設(shè)計參數(shù)可以包括互連模塊的速度性能特性?？刹捎眯碌纳a(chǎn)過程將實施例造成集成電路。集成電路的任何問題可被快速地分離到問題所在的互連模塊上。
然后，按照需要可將問題追溯到具體工藝、刻線原版、或其他生產(chǎn)問題。當(dāng)該生產(chǎn)過程能夠生產(chǎn)本發(fā)明的一個或多個實施例而無任何故障時，可認為該生產(chǎn)過程為合格，開始批量生產(chǎn)。
該實施例對檢驗現(xiàn)存生產(chǎn)過程也是有用的。對于已建立的生產(chǎn)過程，希望周期性地生產(chǎn)多種實施例中的一個，以評估生產(chǎn)過程中的任何問題，檢驗恰當(dāng)運行。
已經(jīng)闡述了上述的發(fā)明內(nèi)容以進行說明與描述。并不打算窮舉或限制本發(fā)明到精確的形式，根據(jù)上述論述，其他的修改和變化是可能的。為了最好地解釋本發(fā)明的原理及其實際應(yīng)用，選擇和描述了這些實施例，以使本領(lǐng)域的普通技術(shù)人員在可適于特定需求的各種實施例和各種變換中最佳地使用本發(fā)明。所附的權(quán)利要求包括了本發(fā)明的其他替換實施例，但現(xiàn)有技術(shù)所限制的范圍除外。
權(quán)利要求
1.一種用來確定集成電路陣列中故障位置的方法，其特征在于，包括為通過串聯(lián)連接的互連模塊的陣列中若干行串聯(lián)連接的互連模塊的選通定時信號確定行傳輸速度；根據(jù)所述的行傳輸速度確立行基準傳輸速度；個別地比較所述行傳輸速度與所述行基準傳輸速度，確定行故障判據(jù)；為通過串聯(lián)連接的互連模塊的陣列中若干列串聯(lián)連接的互連模塊的選通定時信號確定列傳輸速度；根據(jù)所述的列傳輸速度確立列基準傳輸速度；個別地比較所述列傳輸速度與所述列基準傳輸速度，確定列故障判據(jù)；根據(jù)行和列故障判據(jù)，生成行和列故障狀態(tài)的矩陣；和利用對應(yīng)于陣列位置的所述矩陣中所述行和列故障狀態(tài)，確定所述互連模塊陣列中所述故障的位置。
2.如權(quán)利要求1所述的方法，其特征在于，為通過串聯(lián)連接的互連模塊的陣列中若干行串聯(lián)連接的互連模塊的選通定時信號確立行傳輸速度的步驟進一步包括大體平行于第一軸地對準所述若干行串聯(lián)連接的互連模塊。
3.如權(quán)利要求1所述的方法，其特征在于，為通過串聯(lián)連接的互連模塊的陣列中若干行列串聯(lián)連接的互連模塊的選通定時信號確立列傳輸速度的步驟進一步包括與大體垂直于所述第一軸和第二軸大體平行地對準所述若干列串聯(lián)連接的互連模塊。
4.如權(quán)利要求1所述的方法，其特征在于，進一步包括步驟施加輸入到所述互連模塊陣列的行選擇信號，以切換只通過所述互連模塊陣列的所述行的數(shù)據(jù)進入信號通路。
5.如權(quán)利要求1所述的方法，其特征在于，進一步包括步驟施加輸入到所述互連模塊陣列的列選擇信號，以切換只通過所述互連模塊陣列的所述列的數(shù)據(jù)進入信號通路。
6.如權(quán)利要求1所述的方法，其特征在于，進一步包括步驟為帶有行掃描觸發(fā)邏輯電路的所述子陣列的串聯(lián)連接的互連模塊的所述行登記所述傳輸速度。
7.如權(quán)利要求6所述的方法，其特征在于，所述為帶有行掃描觸發(fā)邏輯電路的所述子陣列的串聯(lián)連接的互連模塊的所述行登記所述傳輸速度的步驟進一步包括驅(qū)動帶選通時鐘的行時鐘電路并產(chǎn)生選通的行時鐘信號，以加載來自行掃描觸發(fā)邏輯電路的數(shù)據(jù)。
8.如權(quán)利要求7所述的方法，其特征在于，進一步包括步驟改變所述選通的行時鐘脈沖信號，使所述行時鐘脈沖在預(yù)定時間到達。
9.如權(quán)利要求1所述的方法，其特征在于，進一步包括步驟為使用列掃描觸發(fā)邏輯電路的所述子陣列的串聯(lián)連接的互連模塊的所述列登記所述列傳輸速率。
10.如權(quán)利要求9所述的方法，其特征在于，所述為使用列掃描觸發(fā)邏輯電路的所述子陣列的串聯(lián)連接的互連模塊的所述列登記所述列傳輸速率的步驟進一步包括驅(qū)動帶選通時鐘的列時鐘電路并產(chǎn)生選通的列時鐘信號，以加載來自列掃描觸發(fā)邏輯電路的數(shù)據(jù)。
11.如權(quán)利要求10所述的方法，其特征在于，進一步包括步驟改變所述選通的列時鐘脈沖信號，使所述列時鐘脈沖在預(yù)定時間到達。
12.如權(quán)利要求1所述的方法，其特征在于，用所述特定行的物理上附近的所述行傳輸速度為所述特定行確定所述行基準傳輸速度。
13.如權(quán)利要求1所述的方法，其特征在于，通過對串聯(lián)連接的互連模塊的所述行的一或多個行傳輸速度實施統(tǒng)計方法，為特定行確定所述行基準傳輸速度。
14.如權(quán)利要求1所述的方法，其特征在于，用所述特定列的物理上附近的所述列傳輸速度為所述特定列確定所述列基準傳輸速度。
15.如權(quán)利要求1所述的方法，其特征在于，通過對串聯(lián)連接的互連模塊的所述列的一或多個列傳輸速度實施統(tǒng)計方法，為特定列確定所述列基準傳輸速度。
16.如權(quán)利要求1所述的方法，其特征在于，所述在集成電路工藝過程的陣列中確定故障位置的方法對所述串聯(lián)連接的互連模塊陣列的多層重復(fù)進行。
17.如權(quán)利要求16所述的方法，其特征在于，進一步包括步驟根據(jù)所述行和列故障判據(jù)，對所述串聯(lián)連接的互連模塊的每一所述層生成所述行和所述列故障狀態(tài)的層矩陣；和利用兩個或多個所述行和所述列故障狀態(tài)的所述層矩陣，確定所述三維互連模塊陣列內(nèi)的故障位置。
18.一種測試互連模塊陣列的方法，其特征在于包括提供速度故障可靠性和產(chǎn)品測試載體，所述測試載體包括第一選通時鐘電路，具有至少包含若干行串聯(lián)連接的互連模塊的一層，其行輸出連接在串聯(lián)連接的互連模塊陣列中；第二選通時鐘電路，具有至少包含若干列串聯(lián)連接的互連模塊的一層，其列輸出連接在串聯(lián)連接的互連模塊陣列中；電平選擇電路，允許從一或多個所述行輸出或一或多個所述列輸出的輸入；行掃描觸發(fā)邏輯電路，從所述電平選擇電路接收所述串聯(lián)連接的互連模塊的行的行輸出，并以并聯(lián)方式將數(shù)據(jù)從每一行加載到行移位寄存器；列掃描觸發(fā)邏輯電路，從所述電平選擇電路接收所述串聯(lián)連接的互連模塊的行的列輸出，并以并聯(lián)方式將數(shù)據(jù)從每一列加載到列移位寄存器；輸入到所述第一選時鐘電路、所述第二選通時鐘電路的行選擇開關(guān)和列選擇開關(guān)，它切換所述數(shù)據(jù)進入信號通路，或通過所述互連模塊陣列的所述行，或通過所述互連模塊陣列的的所述列；選通時鐘信號，它當(dāng)所述列選信號被選時將所述列掃描觸發(fā)邏輯電路定時到通過列數(shù)據(jù)信號輸出，輸出數(shù)據(jù)，或當(dāng)所述行選信號被選時將所述行掃描觸發(fā)邏輯電路定時到通過行數(shù)據(jù)輸出信號輸出，掃描數(shù)據(jù)輸出；選擇使能輸入，用于復(fù)位所述行和列掃描觸發(fā)邏輯電路并允許數(shù)據(jù)進入信號的輸入，所述數(shù)據(jù)進入信號是輸入到所述互連模塊的陣列，所述數(shù)據(jù)信號或通過所述互連模塊陣列的所述行或通過其所述列傳播并登記傳播定時；當(dāng)所述數(shù)據(jù)進入信號通過所述互連模塊的所述行發(fā)送時從所述行移位寄存器輸出的行數(shù)據(jù)輸出信號，它包含所述互連模塊的每一所述行的傳播定時；當(dāng)所述數(shù)據(jù)進入信號通過所述互連模塊的所述列發(fā)送時從所述列移位寄存器輸出的列數(shù)據(jù)輸出信號，它包含所述互連模塊的每一所述列的傳播定時；施加信號到所述選擇輸入或所述列選擇輸入；施加信號到所述電平選擇電路的電平選擇輸入；施加第一選擇使能信號到所述選擇使能輸入；施加第一時鐘信號到所述時鐘信號輸入；施加第一數(shù)據(jù)進入信號到所述數(shù)據(jù)進入輸入；從所述行數(shù)據(jù)輸出讀行數(shù)據(jù)信號；施加第二掃描使能信號到所述掃描使能輸入；施加第二時鐘信號到所述時鐘信號輸入；施加第二數(shù)據(jù)進入信號到所述數(shù)據(jù)進入輸入；從所述列數(shù)據(jù)輸出讀列數(shù)據(jù)信號；通過比較輸出的所述行和列數(shù)據(jù)與期望值，確定所述行和列數(shù)據(jù)是否在技術(shù)要求范圍內(nèi)；利用行和列輸出不在技術(shù)要求之內(nèi)的數(shù)據(jù)形成錯誤矩陣陣列，確定在所述測試載體上故障的位置，其中所述錯誤矩陣陣列對應(yīng)于所述互連模塊陣列的行和列；和對所述串聯(lián)連接的互連模塊陣列的每一所述層確定所述和列數(shù)據(jù)并建立所述錯誤矩陣陣列，以形成所述互連模塊的空間的錯誤陣列位圖。
19.一種用來確定互連模塊陣列內(nèi)故障位置的速度故障測試載體，其特征在于，包括第一選通時鐘電路，具有至少包含若干行串聯(lián)連接的互連模塊的一層，其行輸出連接在串聯(lián)連接的互連模塊陣列中，從而為每一串聯(lián)連接的互連模塊的所述行確立行傳播特性；第二選通時鐘電路，具有至少包含若干列串聯(lián)連接的互連模塊的一層，其列輸出連接在串聯(lián)連接的互連模塊陣列中，從而為每一串聯(lián)連接的互連模塊的所述列確立列傳播特性；電平選擇電路，允許一或多個所述行傳播特性或一或多個所述列傳播特性的串行輸入；行掃描觸發(fā)邏輯電路，接收所述行傳播特性；列掃描觸發(fā)邏輯電路，接收所述列傳播特性；第一比較器，將第一串聯(lián)連接的互連模塊的所述行的所述行傳播特性與基準行值作比較，以確立行故障判據(jù)；第二比較器，將第一串聯(lián)連接的互連模塊的所述列的所述列傳播特性與基準列值作比較，以確立列故障判據(jù)；根據(jù)一或多個所述行和列故障判據(jù)的所述層產(chǎn)生的行和列故障狀態(tài)的矩陣；和利用在對應(yīng)于陣列位置的所述矩陣內(nèi)的所述行和列故障狀態(tài)的所述層，產(chǎn)生故障位置位圖。
20.如權(quán)利要求19所述的裝置，其特征在于，所述若干行串聯(lián)連接的互連模塊基本平行于第一軸，所述若干列串聯(lián)連接的互連模塊基本平行與所述第一軸大致垂直的第二軸。
21.如權(quán)利要求19所述的裝置，其特征在于，輸入到所述互聯(lián)模塊陣列的行/列選擇信號用來切換數(shù)據(jù)進入信號通路，或通過所述互連模塊陣列的所述行，或通過所述互連模塊陣列的所述列。
22.如權(quán)利要求19所述的裝置，其特征在于，改變選通的行時鐘脈沖信號，使行時鐘脈沖在預(yù)定時間到達所述行掃描觸發(fā)邏輯電路。
23.如權(quán)利要求19所述的裝置，其特征在于，改變選通的列時鐘脈沖信號，使列時鐘脈沖在預(yù)定時間到達所述列掃描觸發(fā)邏輯電路。
24.如權(quán)利要求19所述的裝置，其特征在于，通過串聯(lián)連接的互連模塊的特定行的物理位置附近中所述的行傳播特性，為該特定行確立所述基準的行值。
25.如權(quán)利要求19所述的裝置，其特征在于，通過對串聯(lián)連接的互連模塊的行的一或多個行傳播特性實施統(tǒng)計科學(xué)方法，為該特定行確立所述基準的行值。
26.如權(quán)利要求19所述的裝置，其特征在于，通過串聯(lián)連接的互連模塊的特定列的物理位置附近中所述的列傳播特性，為該特定列確立所述基準的列值。
27.如權(quán)利要求19所述的裝置，其特征在于，通過對串聯(lián)連接的互連模塊的列的一或多個列傳播特性實施統(tǒng)計科學(xué)方法，為該特定列確立所述基準的列值。
28.一種用來確定互連模塊陣列內(nèi)故障位置的速度故障測試載體，其特征在于，包括；第一選通時鐘電路，具有至少包含若干行串聯(lián)連接的互連模塊的一層，其行輸出連接在串聯(lián)連接的互連模塊陣列中，從而為每一串聯(lián)連接的互連模塊的所述行確立行傳播特性；第二選通時鐘電路，具有至少包含若干列串聯(lián)連接的互連模塊的一層，其列輸出連接在串聯(lián)連接的互連模塊陣列中，從而為每一串聯(lián)連接的互連模塊的所述列確立列傳播特性；電平選擇電路，允許從一或多個所述行輸出或一或多個所述列輸出的輸入；行掃描觸發(fā)邏輯電路，從所述電平選擇電路接收所述串聯(lián)連接的互連模塊的行的行輸出，并以并聯(lián)方式將數(shù)據(jù)從每一行加載到行移位寄存器；列掃描觸發(fā)邏輯電路，從所述電平選擇電路接收所述串聯(lián)連接的互連模塊的行的列輸出，并以并聯(lián)方式將數(shù)據(jù)從每一列加載到列移位寄存器；輸入到所述第一選時鐘電路、所述第二選通時鐘電路的行選擇開關(guān)和列選擇開關(guān)，它切換所述數(shù)據(jù)進入信號通路，或通過所述互連模塊陣列的所述行，或通過所述互連模塊陣列的所述列；選通時鐘信號，它當(dāng)所述列選信號被選時將所述列掃描觸發(fā)邏輯電路定時到通過列數(shù)據(jù)信號輸出，輸出數(shù)據(jù)，或當(dāng)所述行選信號被選時將所述行掃描觸發(fā)邏輯電路定時到通過行數(shù)據(jù)輸出信號輸出，掃描數(shù)據(jù)輸出；選擇使能輸入，用于復(fù)位所述行和列掃描觸發(fā)邏輯電路并允許數(shù)據(jù)進入信號的輸入，所述數(shù)據(jù)進入信號是輸入到所述互連模塊的陣列，所述數(shù)據(jù)信號或通過所述互連模塊陣列的所述行或通過其所述列傳播并登記傳播定時；當(dāng)所述數(shù)據(jù)進入信號通過所述互連模塊的所述行發(fā)送時從所述行移位寄存器輸出的行數(shù)據(jù)輸出信號，它包含所述互連模塊的每一所述行的傳播定時；當(dāng)所述數(shù)據(jù)進入信號通過所述互連模塊的所述列發(fā)送時從所述列移位寄存器輸出的列數(shù)據(jù)輸出信號，它包含所述互連模塊的每一所述列的傳播定時。
全文摘要
本發(fā)明揭示了用來評估互連模塊生產(chǎn)過程同時以高速工作頻率動態(tài)地測試性能的一種測試載體、系統(tǒng)和方法。該測試載體組入一種自定時的或選通的速度電路。能根據(jù)掃描觸發(fā)器電路的測試數(shù)據(jù)記錄檢測微小的電阻性故障并正確確定陣列中發(fā)生速度數(shù)據(jù)故障的位置。一個實施例在產(chǎn)生選通數(shù)據(jù)的選通速度電路中裝入了選通時鐘，對集成電路直接漏極靜電流(IDDQ)測試提供較大的統(tǒng)計特性。
文檔編號G01R31/26GK1738020SQ200510088210
公開日2006年2月22日 申請日期2005年7月25日 優(yōu)先權(quán)日2004年7月27日
發(fā)明者R·舒爾茨, D·奧曼, J·富瑞 申請人:Lsi羅吉克公司