專利名稱：一種用于核磁共振的信號檢測方式的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及核磁共振(NMR)技術(shù)，具體的講是涉及一種用于核磁共振的信號檢測方式。
背景技術(shù)：
在核磁共振中，主要的信號檢測方式有三種。第一種是很少使用的單路相敏檢波技術(shù)，其原理框圖如

圖1所示。單路相敏檢波技術(shù)結(jié)構(gòu)簡單，而且也不會出現(xiàn)由于兩路不平衡引起的鏡像峰和零頻峰。但是為了能區(qū)分正負(fù)頻率，要求射頻激發(fā)頻率和參考頻率(接收頻率)都置于譜寬的外邊，這就大大浪費了射頻功率。第二種是較為普遍使用的雙路模擬正交檢波技術(shù)，如圖2所示。NMR信號經(jīng)放大器Amplifier放大以后，通過拆分器Splitter器件把單路信號分成雙路信號，然后分別與移相器產(chǎn)生的兩路相位差為90度參考信號作檢波，檢波以后的信號分別由兩塊AD卡采集進(jìn)計算機(jī)。采用模擬正交檢波技術(shù)可以區(qū)分正負(fù)頻率，并且射頻激發(fā)頻率和參考頻率都置于譜的中心。相比單路相敏檢波，使用模擬正交檢波時對射頻功率的要求降低到原功率的1/4。但是正交檢波方法對兩路信號的強(qiáng)度和相位要求很嚴(yán)格，即兩路相檢波器(由乘法器和低通濾波器組成)要完全相同，相位差也要嚴(yán)格相差90°，不然會產(chǎn)生零頻峰和鏡像峰。實際模擬硬件電路中很難做到兩路信號強(qiáng)度完全相同，而且模擬移相器也做不到兩路參考信號的相位嚴(yán)格正交，這勢必會產(chǎn)生鏡像峰和零頻峰，需要通過“相位循環(huán)”的軟件方法來消除，這會延長實驗時間，對一些快速掃描序列是不太合適的。第三種就是最近出現(xiàn)的數(shù)字正交檢波技術(shù)，數(shù)字正交檢波技術(shù)有硬件實現(xiàn)方式，也有軟件實現(xiàn)方式。數(shù)字正交檢波技術(shù)采用了單路檢波技術(shù)，通過數(shù)字的方法來實現(xiàn)正交檢測，因此數(shù)字正交檢波技術(shù)可以消除了兩路不平衡和兩路參考信號的相位不嚴(yán)格正交而引起的鏡像峰和零頻峰，并且也不會增加射頻功率，但是數(shù)字正交檢波技術(shù)也有一些缺點，比如不能連續(xù)設(shè)置采樣譜寬，在做數(shù)字運算時由于精度不夠會造成一定的舍入誤差引起零頻峰等。

發(fā)明內(nèi)容
本發(fā)明的目的是針對上述現(xiàn)有技術(shù)的不足之處，提供一種用于核磁共振的信號檢測方式，該方式具體涉及到一種單路分時正交檢波技術(shù)，該技術(shù)可以在采用單路檢波電路的同時，實現(xiàn)正交檢測。
本發(fā)明的主要技術(shù)方案如下一種用于核磁共振的信號檢測方式，包括信號放大器、一個檢波器、一個AD采樣芯片，以及參考信號的產(chǎn)生裝置，其中信號放大器和參考信號產(chǎn)生裝置分別連接檢波器，檢波器通過放大器連接AD采樣芯片，其特征在于所述的參考信號產(chǎn)生裝置使用的是數(shù)字化頻率源DDS，在DDS和檢波器之間連接有二選一切換開關(guān)。
所述的AD采樣芯片的采樣時鐘是根據(jù)用戶輸入的采樣頻率由可編程邏輯器件芯片F(xiàn)PGA產(chǎn)生的，在AD采樣芯片的采樣時鐘后接有二分頻率電路，在產(chǎn)生采樣時鐘信號的同時該電路產(chǎn)生一個采樣時鐘的二分頻率信號，該信號作為參考信號的選擇信號連接至控制二選一切換開關(guān)的選擇端口，選擇信號比采樣時鐘的上升沿或下降沿提前建立。
所述的二分頻率電路也可以設(shè)置在FPGA內(nèi)部。
本發(fā)明的檢測技術(shù)涉及的是一種單路分時正交檢波技術(shù)，其技術(shù)原理框圖如圖3所示。本發(fā)明技術(shù)基本思想主要有三點1、要消除雙路模擬正交檢波中兩路信號的不平衡而引起的鏡像峰和零頻峰，那么檢波電路只能采用單路的形式，即只有一個檢波器和一塊AD采樣芯片ADC；2、采用單路檢波電路但是又要實現(xiàn)正交檢測，針對這個問題，本發(fā)明提出了“分時正交檢波”的技術(shù)，具體做法是在硬件電路中產(chǎn)生兩路完全正交的參考信號，這兩路完全正交的參考信號通過一個高速的二選一切換開關(guān)連接到檢波器上，在高速的二選一切換開關(guān)的Select端輸入為0就選擇相位為0度的參考信號，輸入為1就選擇相位為90度的參考信號。AD采樣芯片的采樣機(jī)理是AD芯片在采樣時鐘的控制下采集數(shù)據(jù)，這里假設(shè)在采樣時鐘的上升沿采集數(shù)據(jù)，每產(chǎn)生一個采樣時鐘上升沿，AD采樣芯片就會采樣一個數(shù)據(jù)點。根據(jù)AD采樣芯片的采樣機(jī)理，在AD采樣芯片采樣時鐘后接一個二分頻率電路就可以產(chǎn)生一個選擇參考信號的選擇信號，采樣時鐘信號和選擇信號的時序如圖4所示，然后把這一路選擇信號接到高速二選一切換開關(guān)的Select端口上，這樣就可以實現(xiàn)“分時正交檢波”，即在奇數(shù)個采樣時鐘周期，高速二選一切換開關(guān)的Select端口輸入信號為0，選擇相位為0度的信號作為參考信號(定義為實部)，那么AD采樣芯片采到的就是一個實部數(shù)據(jù)點，在偶數(shù)個采樣時鐘周期，高速二選一切換開關(guān)的Select端口輸入信號為1，選擇相位為90度的信號作為參考信號(定義為虛部)，那么AD采樣芯片采到的就是一個虛部數(shù)據(jù)點，這樣AD采樣芯片就實現(xiàn)了實部數(shù)據(jù)點和虛部數(shù)據(jù)點的交替采樣。由于實部數(shù)據(jù)點和虛部數(shù)據(jù)點是交替采樣得到的，虛部數(shù)據(jù)相對于實部數(shù)據(jù)延遲一個采樣間隔時間，因此需要通過軟件算法校正，使之成為完全正交的實部數(shù)據(jù)和虛部數(shù)據(jù)；3、在傳統(tǒng)雙路模擬正交檢波技術(shù)中，兩路正交的參考信號是通過移相器產(chǎn)生的，但是模擬移相器很難產(chǎn)生兩路完全正交的參考信號，因此本發(fā)明中使用了數(shù)字化頻率源DDS器件，DDS芯片中可以輸出兩路完全正交的信號(由于采用數(shù)字化技術(shù)實現(xiàn)，因此兩路信號是完全正交的)，因此可以利用DDS芯片中產(chǎn)生的兩路完全正交的信號作為兩路正交參考信號，直接接到高速二選一切換開關(guān)上。
本發(fā)明結(jié)合了單路相敏檢波和雙路模擬正交檢波的優(yōu)點，其主要優(yōu)點如下1、用單路檢波模式，大大簡化了檢波電路結(jié)構(gòu)，節(jié)省了成本；2、采用單路檢波模式，解決了雙路模擬正交檢波技術(shù)中兩路檢波器不完全相同而導(dǎo)致的兩路信號強(qiáng)度不相等的問題，可以有效地避免零頻峰；3、采用一塊AD芯片分時采樣實部信號和虛部信號，有效地解決了兩路模擬正交檢波技術(shù)中兩塊AD芯片不完全相同而引起的兩路信號強(qiáng)度不相等的問題；4、采用“分時正交檢波”機(jī)制，解決了單路相敏檢波技術(shù)中不能實現(xiàn)的正交檢測的問題，節(jié)約了射頻功率，降低了采樣譜寬，提高了接收信號的信噪比；5、采用數(shù)字化頻率源DDS作為參考信號，有效地解決了模擬移相器不能嚴(yán)格產(chǎn)生兩路完全正交的參考信號的問題，從而可以避免鏡像峰的存在。
附圖概述附圖1為單路相敏檢波技術(shù)原理框圖；附圖2為雙路模擬正交檢波技術(shù)原理框圖；附圖3單路分時正交檢波技術(shù)原理框圖；附圖4為采樣時鐘與選擇信號的時序圖；附圖5為基于單路分時正交檢波技術(shù)的模擬接收機(jī)原理框圖。
具體技術(shù)方案以下結(jié)合附圖通過實施例對本發(fā)明特征及其它相關(guān)特征作進(jìn)一步詳細(xì)說明，以便于同行業(yè)技術(shù)人員的理解本實施例具體用于一個模擬接收機(jī)，其硬件連接框圖如圖5所示。該模擬接收機(jī)由模擬器件和數(shù)字器件組成。模擬器件包括信號放大電路和檢波電路，其中數(shù)字器件主要包括一塊PCI橋接芯片(PCI 9052 Bridge)、一塊可編程邏輯器件芯片(FPGA)、一塊數(shù)字化頻率源DDS芯片(AD9854)、一塊高速采樣芯片(ADS804)、一片二選一切換開關(guān)(AD8180)、一塊數(shù)字信號處理芯片(DSP)以及兩片內(nèi)存。PCI 9052 Bridge芯片是一塊接口芯片，用于在內(nèi)存和PCI總線(PCI Bus)之間傳輸數(shù)據(jù)。數(shù)字化頻率源DDS芯片采用的是Analog Devices公司的AD9854芯片，AD9854芯片上提供了兩個獨立的輸出I和Q，I和Q是完全正交的，因此可用作兩路完全正交的參考信號。高速二選一切換開關(guān)我們選用的是Analog Devices公司的AD8180，它具有10ns的切換時間。AD采樣芯片采用的是ADS804芯片，最高采樣速度可達(dá)10MHz，采樣位數(shù)為12位。FPGA芯片主要起控制作用，控制各個部件協(xié)調(diào)工作。一片內(nèi)存用于存放多組參考信號的幅度、頻率和相位，另一片內(nèi)存用于存放AD采樣的數(shù)據(jù)。DSP芯片主要用于校正實部和虛部數(shù)據(jù)。
信號從輸入端輸入后，首先通過放大器放大，然后與檢波器檢波。AD采樣芯片ADC的采樣時鐘是根據(jù)用戶輸入的采樣頻率由FPGA產(chǎn)生的，在FPGA內(nèi)部添加一個二分頻電路，在產(chǎn)生采樣時鐘的同時產(chǎn)生一個采樣時鐘的二分頻率信號，用于交替選擇兩路正交的參考信號，其時序如圖4所示。兩路完全正交的參考信號由DDS(AD9854)芯片的I和Q輸出提供，I和Q輸出直接連接在二選一切換開關(guān)AD8180上。ADS804芯片在采樣時鐘的上升沿采樣數(shù)據(jù)點，ADS804芯片的最大采樣速率為10MHz，那么最小采樣時鐘周期為100ns(半個采樣時鐘周期為50ns)，二選一切換開關(guān)AD8180的切換時間為10ns。從圖4可以看出，選擇信號比采樣時鐘的上升沿提前半個采樣時鐘周期建立，因此二選一切換開關(guān)完全能在采樣時鐘的上升沿到來之前選擇相應(yīng)的參考信號(0度或90度參考信號)。二選一切換開關(guān)AD8180在FPGA產(chǎn)生的選擇信號的控制下交替選擇兩路正交的參考信號，ADS804芯片在FPGA產(chǎn)生的采樣時鐘的控制下采集數(shù)據(jù)點(實部和虛部交替采集)，這樣就實現(xiàn)了“分時正交檢波”機(jī)制。
采用本發(fā)明技術(shù)采集到的實部數(shù)據(jù)和虛部數(shù)據(jù)是交替采集得到的，并不對應(yīng)一個點的實部和虛部，虛部數(shù)據(jù)相對于實部數(shù)據(jù)延遲一個采樣間隔時間(假設(shè)實部數(shù)據(jù)先采集)，因此需要通過軟件算法加以校正。校正的原理是利用了傅立葉變換的一個特性h(t-t0)⇔H(f)e-i*2π*f*t0,]]>即時域上的延遲等價于在頻域上作一個一階相位校正。具體校正算法過程如下1、對實部數(shù)據(jù)和虛部數(shù)據(jù)分別作傅立葉變換；2、根據(jù)公式h(t-t0)⇔H(f)e-i*2π*f*t0]]>對傅立葉變換以后的虛部數(shù)據(jù)作一階相位校正；3、對頻域上的實部數(shù)據(jù)和虛部數(shù)據(jù)進(jìn)行加減組合形成復(fù)數(shù)傅立葉變換；4、對頻域上的實部數(shù)據(jù)和虛部數(shù)據(jù)進(jìn)行復(fù)數(shù)傅立葉反變換得到時域數(shù)據(jù)。整個校正算法可以由DSP來處理。
權(quán)利要求
1.一種用于核磁共振的信號檢測方式，包括信號放大器、一個檢波器、一個AD采樣芯片，以及參考信號的產(chǎn)生裝置，其中信號放大器和參考信號產(chǎn)生裝置分別連接檢波器，檢波器連接AD采樣芯片，其特征在于所述的參考信號產(chǎn)生裝置使用的是數(shù)字化頻率源DDS，在DDS和檢波器之間連接有二選一切換開關(guān)。
2.根據(jù)權(quán)利要求1所述的一種用于核磁共振的信號檢測方式，其特征在于所述的AD采樣芯片的采樣時鐘是根據(jù)用戶輸入的采樣頻率由可編程邏輯器件芯片F(xiàn)PGA產(chǎn)生的，在AD采樣芯片的采樣時鐘后接有二分頻率電路，在產(chǎn)生采樣時鐘信號的同時該電路產(chǎn)生一個采樣時鐘的二分頻信號，該信號作為參考信號的選擇信號連接控制二選一切換開關(guān)的選擇端口。
3.根據(jù)權(quán)利要求2所述的一種用于核磁共振的信號檢測方式，其特征在于所述的選擇信號比采樣時鐘的上升沿或下降沿提前建立。
4.根據(jù)權(quán)利要求2所述的一種用于核磁共振的信號檢測方式，其特征在于所述的二分頻率電路可以設(shè)置在FPGA內(nèi)部。
5.根據(jù)權(quán)利要求1所述的一種用于核磁共振的信號檢測方式，其特征在于所述的二選一切換開關(guān)為高速的二選一切換開關(guān)。
全文摘要
本發(fā)明涉及核磁共振(NMR)技術(shù)，具體的講是涉及一種用于核磁共振的信號檢測方式，該方式包括信號放大器、一個檢波器、一個AD采樣芯片，以及參考信號的產(chǎn)生裝置，其中信號放大器和參考信號產(chǎn)生裝置分別連接檢波器，檢波器通過放大器連接AD采樣芯片，其特征在于所述的參考信號產(chǎn)生裝置使用的是數(shù)字化頻率源DDS，在DDS和檢波器之間連接有二選一切換開關(guān)，其主要優(yōu)點是，檢波電路結(jié)構(gòu)簡單，成本低，有效地避免了零頻峰、鏡像峰的存在，節(jié)約了射頻功率，降低了采樣譜寬，提高了接收信號的信噪比。
文檔編號G01R33/44GK1603856SQ200410068160
公開日2005年4月6日 申請日期2004年11月15日 優(yōu)先權(quán)日2004年11月15日
發(fā)明者沈杰, 劉穎, 李鯁穎 申請人:華東師范大學(xué)