Mems和cmos集成芯片及傳感器的制造方法
【技術領域】
[0001]本發(fā)明涉及微機電系統(tǒng)技術領域，更為具體的說,涉及一種MEMS和CMOS集成芯片及傳感器。
【背景技術】
[0002]微機電系統(tǒng)(Micro Electro Mechanical System, MEMS)是近年來高速發(fā)展的一項高新技術，采用先進的半導體工藝技術，將整個機械結構形成在一塊芯片中，其在體積、重量、價格和功耗上具有十分明顯的優(yōu)勢。
[0003]其中，MEMS傳感器因其體積小、成本低、集成性能高等優(yōu)點，被廣泛應用于智能手機、平板電腦等智能終端中。隨著市場的不斷發(fā)展，對更加便攜和輕薄的智能終端的需求日益迫切，因此，更加小型化的MEMS傳感器，已成為現(xiàn)今科研人員關注的焦點之一。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明提供了一種MEMS和CMOS集成芯片及傳感器，通過優(yōu)化設計，使得CMOS結構占用面積減小，使得MEMS和CMOS集成芯片的面積更加的小型化。
[0005]下面為本發(fā)明提供的技術方案:
[0006]一種MEMS和CMOS集成芯片，包括:第一襯底、第二襯底、至少一個連接端子，以及，位于所述第一襯底和第二襯底之間的機械結構層；其中，
[0007]在所述第一襯底朝向所述機械結構層一側形成有第一 CMOS結構,在所述第二襯底朝向所述機械結構層一側形成有第二 CMOS結構，所述機械結構層形成有第一 MEMS結構，且所述第一 CMOS結構、第二 CMOS結構和MEMS結構之間電性連接；
[0008]在所述第一襯底中形成有至少一個第一過孔，所述第一過孔的一端與所述第一CMOS結構電性連接，且所述第一過孔的另一端與相應的所述連接端子電性連接，和/或，在所述第二襯底中形成有至少一個第二過孔，所述第二過孔的一端與所述第二 CMOS結構電性連接，且所述第二過孔的另一端與相應的所述連接端子電性連接。
[0009]優(yōu)選的，所述第一 CMOS結構和第二 CMOS結構均與所述MEMS結構之間通過鍵合方式電性連接。
[0010]優(yōu)選的，所述鍵合方式為共晶鍵合或熔融鍵合。
[0011]優(yōu)選的，位于所述第一襯底朝向所述機械結構層的一側形成有第一凹槽；
[0012]其中，所述第一 MEMS結構位于所述第一凹槽和第二襯底之間圍成的密封腔內(nèi)。
[0013]優(yōu)選的，所述第一 CMOS結構形成于所述第一襯底朝向所述機械結構層一側、且環(huán)繞所述第一凹槽的表面。
[0014]優(yōu)選的，位于所述第二襯底朝向所述機械結構層一側還包括第二凹槽；
[0015]其中，所述第一 MEMS結構位于所述第一凹槽和第二凹槽之間圍成的密封腔內(nèi)。
[0016]優(yōu)選的，所述第二 CMOS結構形成于所述第二襯底朝向所述機械結構層一側、且環(huán)繞所述第二凹槽的表面。
[0017]優(yōu)選的，所述機械結構層還包括第二 MEMS結構至第nMEMS結構，且所述第二 MEMS結構至第nMEMS結構、第一 CMOS結構和第二 CMOS結構之間電性連接，其中，η至少為2。
[0018]—種傳感器,所述傳感器包括權利要求1?8任意一項所述的MEMS和CMOS集成
-H-* I I心斤。
[0019]優(yōu)選的，所述傳感器為磁傳感器、壓力傳感器、加速度傳感器、陀螺儀傳感器中的一種或多種的集合。
[0020]與現(xiàn)有技術相比，本發(fā)明提供的技術方案具有以下優(yōu)點:
[0021]本發(fā)明提供的一種MEMS和CMOS集成芯片及傳感器，包括:第一襯底、第二襯底、至少一個連接端子，以及，位于第一襯底和第二襯底之間的機械結構層；其中，在第一襯底朝向機械結構層一側形成有第一 CMOS結構,在第二襯底朝向機械結構層一側形成有第二CMOS結構，機械結構層形成有第一 MEMS結構，且第一 CMOS結構、第二 CMOS結構和MEMS結構之間電性連接；在第一襯底中形成有至少一個第一過孔，第一過孔的一端與第一 CMOS結構電性連接，且第一過孔的另一端與相應的連接端子電性連接，和/或，在第二襯底中形成有至少一個第二過孔，第二過孔的一端與第二 CMOS結構電性連接，且第二過孔的另一端與相應的連接端子電性連接。
[0022]由上述內(nèi)容可知，本發(fā)明提供的技術方案將CMOS結構分為兩部分，分別形成于第一襯底和第二襯底上，而后通過微機械結構層將兩部分的CMOS結構電性連接，有效的縮小了 CMOS結構占用集成芯片的面積，進而縮小了 MEMS和CMOS集成芯片的面積；另外，通過在第一襯底和/或第二襯底中形成過孔的方式，設置MEMS和CMOS集成芯片與外界相連的連接端子，避免了出現(xiàn)現(xiàn)有的通過增加第一襯底和/或第二襯底的面積的手段，以設置連接端子的情況，進一步的縮小了 MEMS和CMOS集成芯片的體積。
【附圖說明】
[0023]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0024]圖1a為本申請實施例提供的一種MEMS和CMOS集成芯片的結構示意圖；
[0025]圖1b為本申請實施例提供的另一種MEMS和CMOS集成芯片的結構示意圖；
[0026]圖1c為本申請實施例提供的又一種MEMS和CMOS集成芯片的結構示意圖
[0027]圖2為本申請實施例提供的又一種MEMS和CMOS集成芯片的結構示意圖。
【具體實施方式】
[0028]下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0029]正如【背景技術】所述，更加小型化的MEMS傳感器，已成為現(xiàn)今科研人員關注的焦點之一。但是，現(xiàn)有的MEMS傳感器中，需要將CMOS結構形成在一襯底上，但是由于現(xiàn)今技術的限制，CMOS結構很難大幅度的壓縮占用芯片的面積，因此使得現(xiàn)有的MEMS傳感器芯片的面積和體積縮小變得更加困難。
[0030]基于此，本申請實施例提供了一種MEMS和CMOS集成芯片，提供了一種使現(xiàn)有的MEMS傳感器芯片更加小型化的解決方案，下面結合圖1a?2，對本申請實施例提供的MEMS和CMOS集成芯片的結構進行詳細說明。
[0031]結合圖1a?Ic所示，其中，圖1a為本申請實施例提供的一種MEMS和CMOS集成芯片的結構不意圖，圖1b為本申請實施例提供的另一種MEMS和CMOS集成芯片的結構TK意圖，圖1c為本申請實施例提供的又一種MEMS和CMOS集成芯片的結構示意圖，其中，MEMS和CMOS集成芯片包括:
[0032]第一襯底1、第二襯底2、至少一個連接端子4，任意一連接端子4設置于第一襯底I背離機械結構層3 —側或設置于第二襯底2背離機械結構層3 —側，
[0033]以及，位于所述第一襯底I和第二襯底2之間的機械結構層3 ；
[0034]其中，在所述第一襯底I朝向所述機械結構層3 —側形成有第一 CMOS結構100，在所述第二襯底2朝向所述機械結構層3