本發(fā)明實施例涉及半導(dǎo)體領(lǐng)域，更具體的，涉及半導(dǎo)體裝置中的接環(huán)及形成接環(huán)的方法。

背景技術(shù)：

半導(dǎo)體工業(yè)因多種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的持續(xù)改進已經(jīng)歷迅速發(fā)展。在極大程度上，集成密度的此改進是來自最小構(gòu)件大小的反復(fù)減小(例如，朝向低于20nm節(jié)點而縮小半導(dǎo)體工藝節(jié)點)，此允許將較多組件集成到給定區(qū)中。隨著近期對小型化、更高速度及更大帶寬以及更低電力消耗及延時的需求的增長，已產(chǎn)生對半導(dǎo)體裸片的較小且較具創(chuàng)造性封裝技術(shù)的需要。

微機電系統(tǒng)(“mems”)正變得越來越流行，尤其隨著此些裝置被小型化且被集成到集成電路制造工藝中更是如此。mems裝置可用于例如麥克風(fēng)、加速度計、陀螺儀、壓力傳感器、噴墨式打印機等各種應(yīng)用中。然而，mems裝置將其自己的獨特要求引入到集成工藝中。

技術(shù)實現(xiàn)要素：

本發(fā)明實施例涉及一種方法，該方法包括：在裝置襯底上形成第一多個接墊；在第一多個接墊上方沉積間隔件層且使間隔件層沿著第一多個接墊的側(cè)壁延伸；蝕刻間隔件層以移除間隔件層的橫向部分且在第一多個接墊的側(cè)壁上形成間隔件；及通過將第一多個接墊接合到第二多個接墊而將包括第二多個接墊的帽蓋襯底接合到裝置襯底。

附圖說明

當(dāng)隨著附圖一起閱讀時，依據(jù)以下詳細說明最佳地理解本發(fā)明實施例的方面。注意，根據(jù)產(chǎn)業(yè)的標(biāo)準(zhǔn)慣例，各種構(gòu)件未按比例繪制。事實上，為論述的清晰起見，可任意地增加或減小各種構(gòu)件的尺寸。

圖1a、1b、2、3、4a、4b及5到10圖解說明根據(jù)一些實施例的制造半導(dǎo)體裝置封裝的各種中間階段的橫截面圖及俯視圖。

圖11圖解說明根據(jù)一些實施例的用于制造半導(dǎo)體裝置封裝的工藝流程。

具體實施方式

以下揭示內(nèi)容提供用于實施本揭示的不同構(gòu)件的許多不同實施例或?qū)嵗Ｏ挛拿枋鼋M件及布置的特定實例以簡化本揭示。當(dāng)然，這些特定實例僅是實例且并非打算為限制性的。舉例來說，以下說明中的在第二構(gòu)件上方或第二構(gòu)件上形成第一構(gòu)件可包含其中第一構(gòu)件及第二構(gòu)件以直接接觸方式形成的實施例，且還可包含其中可在第一構(gòu)件與第二構(gòu)件之間形成額外構(gòu)件使得第一構(gòu)件與第二構(gòu)件可不直接接觸的實施例。另外，本揭示可在各種實例中重復(fù)參考編號及/或字母。此重復(fù)是出于簡化及清晰目的且本質(zhì)上并不指定所論述的各種實施例及/或配置之間的關(guān)系。

此外，為便于說明，本文中可使用空間相對術(shù)語(例如，“下面”、“下方”、“下部”、“上方”、“上部”等等)來描述一個元件或構(gòu)件與另一(其它)元件或構(gòu)件的關(guān)系，如各圖中所圖解說明。除各圖中所描繪的定向之外，所述空間相對術(shù)語還打算囊括裝置在使用或操作中的不同定向。設(shè)備可以其它方式定向(旋轉(zhuǎn)90°或處于其它定向)，且同樣可據(jù)此解釋本文中所使用的空間相對描述符。

在特定上下文內(nèi)描述各種實施例，即，具有經(jīng)密封腔的微電磁系統(tǒng)(mems)裝置。然而，各種實施例可應(yīng)用于其中期望經(jīng)改進接環(huán)氣密性及/或經(jīng)改進接合的其它裝置。

各種實施例包含接環(huán)及/或接墊，所述接環(huán)及/或接墊可使用共晶接合工藝接合到其它接環(huán)/接墊。經(jīng)接合結(jié)構(gòu)可形成經(jīng)氣密式密封腔(例如，其中放置有mems檢測質(zhì)量塊(proofmass))。在進行接合之前，先沿著接環(huán)及/或接墊的側(cè)壁形成間隔件。所述間隔件可有利地改進間隙可控制性(例如，在接合期間用于經(jīng)改進對準(zhǔn))、減少出氣(例如，由于經(jīng)密封腔與周圍的壓力水平之間的差異所致的氣體從腔的泄露)、減小經(jīng)接合結(jié)構(gòu)中的克肯達爾(kirkendall)空隙、增強所得腔的氣密式密封且減輕共晶化合物到周圍裝置構(gòu)件上的不期望擴散(有時稱為共晶化合物的“擠出”)。因此，間隔件可減少制造缺陷且改進用于半導(dǎo)體裝置封裝的制造工藝的可靠性。

圖1a到10圖解說明各種中間件的橫截面圖。圖1a及1b圖解說明根據(jù)一些實施例的襯底102及106的橫截面圖，所述兩個襯底隨后可接合在一起以形成mems裝置封裝100(參見圖2)。圖1a圖解說明載體襯底102，舉例來說，所述載體襯底可用作用于隨后形成的mems裝置的結(jié)構(gòu)支撐。載體襯底102可包括任何適合材料(例如，硅)，但在其它實施例中，還可使用其它襯底，例如陶瓷襯底、絕緣體上覆硅襯底、包括其它半導(dǎo)體材料的襯底等等。

舉例來說，任選地可使用光學(xué)光刻與蝕刻的組合來圖案化載體襯底102以包含腔104。舉例來說，光學(xué)光刻工藝可包含使用旋涂工藝將光致抗蝕劑(未圖解說明)作為毯覆層沉積在載體襯底102上方。舉例來說，接著可通過使用紫外光經(jīng)由光刻掩模使光致抗蝕劑的部分暴露而圖案化光致抗蝕劑。隨后，取決于使用正性抗蝕劑還是負性抗蝕劑而生長或移除光致抗蝕劑的所暴露部分或未暴露部分。

接著可將光致抗蝕劑的圖案轉(zhuǎn)印到下伏載體襯底102。在光致抗蝕劑與載體襯底102之間可形成一或多個選用硬掩模(例如，包括氧化物、氮化物、氮氧化物或其組合)以輔助載體襯底102的圖案化。舉例來說，可首先(舉例來說)使用適合蝕刻工藝將光致抗蝕劑的圖案轉(zhuǎn)印到硬掩模。接著使用硬掩模來蝕刻載體襯底102。蝕刻載體襯底102可包含深反應(yīng)離子蝕刻(drie)工藝，但還可使用其它適合蝕刻技術(shù)?？墒褂玫入x子體灰化或濕法剝離工藝來移除光致抗蝕劑的任何其余部分(例如，光致抗蝕劑的在圖案化硬掩模期間未移除的部分)。任選地，等離子體灰化工藝可接著為在硫酸(h2so4)溶液中進行的濕法浸泡以清潔襯底102并移除其余光致抗蝕劑材料。移除光致抗蝕劑的部分可在蝕刻載體襯底102之前或之后執(zhí)行。在圖案化載體襯底102之后還可移除硬掩模。

舉例來說，可包含腔104以容納mems裝置中的隨后形成的可移動檢測質(zhì)量塊(例如，檢測質(zhì)量塊120，參見圖7)。舉例來說，腔104允許檢測質(zhì)量塊在不接觸載體襯底102的情況下在至少一個軸上(例如，沿垂直于載體襯底102的主要表面的方向)移動。舉例來說，腔104還可經(jīng)包含以控制包含腔104的隨后形成的經(jīng)密封腔的壓力水平。在其它實施例中，出于其它目的而包含腔104。在又其它實施例中，可省略腔104。

圖1b圖解說明裝置襯底106的橫截面圖，所述裝置襯底大體上可類似于如上文所描述的載體襯底102。裝置襯底106可或可不由與載體襯底102相同的材料形成。在后續(xù)工藝步驟中，裝置襯底106可經(jīng)圖案化以形成一或多個mems裝置的各種部分(例如，參見圖7)。舉例來說，裝置襯底106可經(jīng)圖案化以包含一或多個mems裝置的檢測質(zhì)量塊、電極、支撐部件、其組合等等，如下文更詳細描述。

使用任何適合工藝在裝置襯底106上方形成電介質(zhì)層108，所述工藝?yán)缁瘜W(xué)氣相沉積(cvd)、等離子體增強cvd(pecvd)、原子層沉積(ald)、物理氣相沉積(pvd)等等。電介質(zhì)層108可用作用以將載體襯底102接合到裝置襯底106的接合層(例如，參見圖2)。此外，電介質(zhì)層108可用于在裝置襯底106的圖案化期間暫時支撐mems結(jié)構(gòu)(例如，檢測質(zhì)量塊、電極等等)(例如，參見圖7)。電介質(zhì)層108可使用如上文所描述的光學(xué)光刻與蝕刻的組合而經(jīng)圖案化以包含溝槽110。溝槽110至少部分地延伸到電介質(zhì)層108中，且舉例來說，溝槽110可經(jīng)包含以用于負載減小及/或用以在后續(xù)工藝步驟中減少電介質(zhì)層108的部分的移除時間(例如，參見圖8)。在其它實施例中，可省略溝槽110。為簡單起見，圖1a及1b僅明確地圖解說明兩個襯底102/106及單個電介質(zhì)層108，且其它實施例裝置及/或載體襯底可取決于裝置設(shè)計而包含其形成的任何數(shù)目個額外構(gòu)件(例如，額外導(dǎo)電及/或電介質(zhì)構(gòu)件)。

圖2圖解說明使用電介質(zhì)層108作為接合界面的載體襯底102到裝置襯底106的接合。接合工藝可包含熔化接合工藝，但還可使用其它適合工藝。可執(zhí)行退火以增強載體襯底102與裝置襯底106之間的接合。在一些實施例中，裝置襯底106的電介質(zhì)層108經(jīng)接合以接觸其中圖案化有腔104的載體襯底102的表面。此外，在經(jīng)接合封裝100中，溝槽110可與腔104對準(zhǔn)且放置在腔104內(nèi)。

如由圖2進一步圖解說明，在接合載體襯底102與裝置襯底106之后，可使裝置襯底106薄化到所要厚度t1。在一些實施例中，厚度t1可為約10μm到約70μm。其它實施例可取決于裝置設(shè)計而包含具有不同厚度的裝置襯底。薄化裝置襯底106可使用任何適合工藝而實現(xiàn)，所述工藝?yán)缁瘜W(xué)機械拋光(cmp)工藝、機械研磨工藝、回蝕工藝、其組合等等。

隨后，如由圖3所圖解說明，裝置襯底106可經(jīng)圖案化以形成接點區(qū)112。在一些實施例中，使用如上文所描述的光學(xué)光刻與蝕刻的組合來圖案化裝置襯底106。圖案化工藝可包含drie工藝，但還可使用其它適合蝕刻工藝。接點區(qū)112可提供用于隨后形成的導(dǎo)電接墊(例如，圖4a中的接墊114)的表面。接點區(qū)112可經(jīng)包含以為接墊提供充分分隔高度以避免干擾隨后形成的mems結(jié)構(gòu)。舉例來說，在圖案化之后，接點區(qū)112的頂部表面可高于裝置襯底106的在接點區(qū)112之間的部分的頂部表面106’。在一些實施例中，接點區(qū)112的分隔高度差t2可為約0.5μm到約2μm。

在形成接點區(qū)112之后，可在接點區(qū)112上形成接墊114，如由圖4a及4b所圖解說明。圖4a圖解說明接墊114的橫截面圖，而圖4b圖解說明接墊114的對應(yīng)俯視圖。圖4a中所圖解說明的橫截面可是沿圖4b的線4a-4a截取的。接墊114可包括導(dǎo)電材料的一或多個層，所述導(dǎo)電材料可取決于用于使用接墊114來將封裝組件接合到裝置襯底106(例如，參見圖10)的所要接合條件(例如，溫度、力等等)而選擇。舉例來說，接墊114可包括銅、金(au)層與銦(in)層、鋁(al)層與鍺(ge)層、銅(cu)層與錫(sn)層、金(au)層與錫(sn)層、金(au)層與鍺(ge)層、金(au)層與硅(si)層、其組合等等。接墊114可各自具有寬度w1，寬度w1可是在每一接墊114的側(cè)壁之間測量的。在一些實施例中，寬度w1可為約50μm到約60μm。

可使用任何適合工藝來形成接墊114。在一個實施例中，接墊114通過cvd、pecvd、旋涂工藝等等而沉積為一或多個毯覆層。在此些實施例中，接著使用如上文所描述的光學(xué)光刻與蝕刻的組合來圖案化毯覆層。在另一實施例中，在裝置襯底106上方沉積晶種層(未展示)，且形成并圖案化掩模(例如，硬掩模，未展示)以包含在晶種層上方的界定接墊114的形狀的開口。舉例來說，掩模中的開口可與接點區(qū)112對準(zhǔn)。在此些實施例中，接著使用適合鍍覆工藝(例如，無電式電鍍、電化學(xué)電鍍等等)在掩模中的開口中形成接墊114。隨后，可移除硬掩模及晶種層的過量部分(例如，不直接在接墊114下面的部分)。

如由圖4b的俯視圖所圖解說明，接墊114的至少一子組(例如，接墊114a)可形成閉合環(huán)路(下文中稱為接環(huán)114a)。在后續(xù)工藝步驟中，可將接環(huán)114a接合到帽蓋襯底以形成經(jīng)氣密式密封腔(例如，參見圖10)。接環(huán)114a在圖4b中圖解說明為矩形的；然而，在其它實施例中，接環(huán)114a可取決于裝置設(shè)計而具有任何形狀。其它接墊114(例如，接墊114b)可僅用于電連接且可不形成任何環(huán)路。

接下來，在圖5中，在裝置襯底106上方形成間隔件層116。間隔件層116可進一步放置在接墊114(包含接環(huán)114a)的頂部表面及側(cè)壁上。可使用保形沉積工藝來沉積間隔件層116，其中間隔件層116的垂直部分(例如，在接墊114的側(cè)壁上)具有大體上與間隔件層116的橫向部分(例如，在接墊114的頂部表面上)相同的厚度。在一些實施例中，保形沉積工藝可包含cvd、pecvd、ald等等。舉例來說，間隔件層116的厚度t3可為約5μm到約10μm。已觀察到，當(dāng)間隔件層116具有在以上范圍中的厚度時，在接合工藝期間可減少各種制造缺陷，如下文更詳細描述。間隔件層116可包括任何適合材料，例如氧化物、氮氧化硅(sion)、氮化硅(sin)、金屬氧化物、多晶硅、無摻雜多晶硅、其組合等等。

在圖6中，使用回蝕技術(shù)來圖案化間隔件層116(舉例來說)以形成間隔件118。所述回蝕技術(shù)可移除間隔件層116的橫向部分而留下間隔件層116的在接墊114的側(cè)壁上的垂直部分。所述回蝕工藝可進一步使間隔件層116凹陷到低于接墊的頂部表面以防止間隔件118干擾使用接合墊114的后續(xù)接合工藝(例如，參見圖10)。在一些實施例中，舉例來說，距離d1(例如，接墊114的頂部與間隔件118的頂部之間的高度差)可為約到約在一些實施例中，間隔件118的所要輪廓(例如，距離d1)可通過控制回蝕工藝的持續(xù)時間而實現(xiàn)。在后續(xù)工藝步驟中，間隔件118在涉及接墊114的接合工藝期間可有利地減少缺陷，如下文更詳細闡釋。

接下來，在圖7中，可使用如上文所描述的光學(xué)光刻與蝕刻的組合來圖案化裝置襯底106。裝置襯底106經(jīng)圖案化以界定各種mems結(jié)構(gòu)120。在實施例中，mems結(jié)構(gòu)120包括檢測質(zhì)量塊(例如，彈簧、一系列梳狀物等等)、電極、支撐部件、其組合等等。mems結(jié)構(gòu)120可與載體襯底102中的腔104對準(zhǔn)(例如，直接放置在腔104上方)。在裝置襯底106的圖案化期間，電介質(zhì)層108可提供結(jié)構(gòu)支撐以減小可由蝕刻工藝引起的對各種mems結(jié)構(gòu)120的損壞。

圖8圖解說明通過使用任何適合工藝來移除電介質(zhì)層108的部分進行的mems結(jié)構(gòu)120的釋放。舉例來說，當(dāng)電介質(zhì)層108包括氧化物時，可使用蒸氣氟化氫(hf)蝕刻工藝來移除電介質(zhì)層108的部分并釋放mems結(jié)構(gòu)120。蒸氣hf蝕刻工藝可在裝置襯底106的材料(例如，硅)與電介質(zhì)層108的材料(例如，氧化物)之間選擇性地進行蝕刻。舉例來說，蒸氣hf蝕刻工藝可以比裝置襯底106(及mems結(jié)構(gòu)120)大的速率蝕刻電介質(zhì)層108。因此，可在不顯著蝕刻mems結(jié)構(gòu)120/裝置襯底106的情況下移除電介質(zhì)層108的部分。在其它實施例中，還可使用可選擇性地蝕刻裝置襯底106上方的電介質(zhì)層108的其它蝕刻工藝。

電介質(zhì)層108的部分的移除允許mems結(jié)構(gòu)120的可移動元件沿至少一個軸自由移動。應(yīng)注意，電介質(zhì)層108的部分取決于布局設(shè)計而移除。mems結(jié)構(gòu)120可取決于裝置設(shè)計而提供任何適合功能。舉例來說，mems結(jié)構(gòu)120可為麥克風(fēng)、加速度計、陀螺儀、壓力傳感器、噴墨式打印機、其組合等等的部分。

圖9圖解說明帽蓋襯底150的橫截面圖，帽蓋襯底150隨后可使用接墊114接合到載體襯底102及裝置襯底106(參見圖10)。在一些實施例中，帽蓋襯底150是包括功能電路的互補式金屬氧化物半導(dǎo)體(cmos)芯片或cmos晶片。舉例來說，帽蓋襯底150可包括半導(dǎo)體襯底152。舉例來說，半導(dǎo)體襯底152可包括經(jīng)摻雜或無摻雜的塊狀硅或者絕緣體上覆半導(dǎo)體(soi)襯底的有源層。通常，soi襯底包括形成于絕緣體層上的半導(dǎo)體材料層(例如硅)。舉例來說，絕緣體層可為埋入式氧化物(box)層或氧化硅層。絕緣體層提供于襯底(例如硅或玻璃襯底)上。另一選擇為，半導(dǎo)體襯底152可包含：另一元素半導(dǎo)體，例如鍺；化合物半導(dǎo)體，其包含碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導(dǎo)體，其包含sige、gaasp、alinas、algaas、gainas、gainp及/或gainasp；或其組合。還可使用其它襯底，例如多層襯底或梯度襯底。

在半導(dǎo)體襯底152的頂部表面處可形成有源裝置(未展示)，例如晶體管、電容器、電阻器、二極管、光電二極管、熔絲等等。在有源裝置及半導(dǎo)體襯底152上方可形成互連結(jié)構(gòu)154?；ミB結(jié)構(gòu)154可包含含有使用任何適合方法形成的導(dǎo)電構(gòu)件156(例如，導(dǎo)電線及通路)的層間電介質(zhì)(ild)及/或金屬間電介質(zhì)(imd)層。ild及imd層可包含放置在此些導(dǎo)電構(gòu)件之間的具有(舉例來說)低于約4.0或甚至2.0的k值的低k電介質(zhì)材料。在一些實施例中，ild及imd層可由通過任何適合方法(例如旋涂、化學(xué)氣相沉積(cvd)及等離子體增強cvd(pecvd))形成的(舉例來說)以下各項制成：磷硅酸鹽玻璃(psg)、硼磷硅酸鹽玻璃(bpsg)、氟硅酸鹽玻璃(fsg)、sioxcy、旋涂玻璃、旋涂聚合物、硅碳材料、其化合物、其復(fù)合材料、其組合等等。

導(dǎo)電構(gòu)件156可通過鑲嵌工藝(例如單鑲嵌或雙鑲嵌工藝)而形成。導(dǎo)電構(gòu)件156由導(dǎo)電材料(例如，包括銅、鋁、鎢、其組合等等)形成，且導(dǎo)電構(gòu)件156可襯有擴散勢壘層及/或粘合層(未展示)。擴散勢壘層可由tan、ta、tin、ti、cow等一或多個層形成?；ミB結(jié)構(gòu)154中的導(dǎo)電構(gòu)件156電連接各種有源裝置以在帽蓋襯底內(nèi)形成功能電路。由此類電路提供的功能可包含存儲器結(jié)構(gòu)、處理結(jié)構(gòu)、傳感器、放大器、電力分配、輸入/輸出電路等等。所屬領(lǐng)域的技術(shù)人員將了解，以上實例僅出于說明性目的而提供以進一步闡釋各種實施例的應(yīng)用且并不意味著以任何方式限制本發(fā)明。視情況針對給定應(yīng)用可使用其它電路。

還應(yīng)注意，一或多個蝕刻停止層(未展示)可定位于ild及imd層中的鄰近者之間。通常，蝕刻停止層提供在形成通路及/或接點時用以停止蝕刻工藝的機構(gòu)。蝕刻停止層由與鄰近層(例如，下伏半導(dǎo)體襯底152與上覆互連結(jié)構(gòu)154)具有不同蝕刻選擇性的電介質(zhì)材料形成。在實施例中，蝕刻停止層可由通過cvd或pecvd技術(shù)沉積的sin、sicn、sico、cn、其組合等等形成。

在互連結(jié)構(gòu)154上方可形成i/o及鈍化構(gòu)件。舉例來說，接墊158可形成于互連結(jié)構(gòu)154上方且可經(jīng)由互連結(jié)構(gòu)154中的導(dǎo)電構(gòu)件156電連接到有源裝置。接墊158可包括導(dǎo)電材料，例如鋁、銅、鎳、其組合等等。還可使用其它材料(例如，類似于接墊114的材料)。此外，在互連結(jié)構(gòu)154及接墊158上方可形成鈍化層160。在一些實施例中，鈍化層160可由非有機材料形成，所述非有機材料例如氧化硅、無摻雜硅酸鹽玻璃、氮氧化硅等等。還可使用其它適合鈍化材料。鈍化層160的部分可覆蓋接墊158的邊緣部分，且接墊158可通過鈍化層160中的開口162而暴露。

在各種實施例中，接墊158可在后續(xù)工藝步驟中接合到裝置襯底106的接墊114(參見圖10)。接墊158可具有類似于對應(yīng)接墊114的形狀，例如圖4b的俯視圖中所圖解說明的形狀。舉例來說，接墊158的至少一子組可形成閉合環(huán)路以提供俯視圖中的接環(huán)結(jié)構(gòu)。此外，開口162可是充分寬的(例如，具有寬度w2)以容納接墊114及間隔件118。舉例來說，在其中接墊114的寬度w1(參見圖4)為約50μm到約60μm的實施例中，開口162的寬度w2可為約70μm到約80μm。取決于裝置設(shè)計，在其它實施例中可使用其它尺寸。

任選地還可在帽蓋襯底150中形成額外互連構(gòu)件，例如額外鈍化層、導(dǎo)電柱及/或凸塊下金屬(ubm)層。舉例來說，帽蓋襯底150可包含額外接點墊164，舉例來說，所述額外接點墊可包括鋁銅合金。帽蓋襯底的各種構(gòu)件可通過任何適合方法而形成且本文中不再進一步詳細描述。此外，以上所描述的帽蓋襯底150的一般構(gòu)件及構(gòu)造只不過是一個實例性實施例，且帽蓋襯底150可包含任何數(shù)目個以上構(gòu)件以及其它構(gòu)件的任何組合。舉例來說，在鈍化層160中可形成防粘連凸塊(未展示)。

圖10圖解說明帽蓋襯底150到裝置襯底106及載體襯底102的接合。在實施例中，接合工藝包含其中接墊158直接接合到接墊114的共晶接合工藝。接墊114及接墊114的側(cè)壁上的間隔件118可至少部分地延伸到鈍化層160中的開口162中。由于間隔件118先前已凹陷到低于接墊114的頂部表面(參見圖6)，因此間隔件118可不接觸接墊158。因此，間隔件118可不顯著影響在接墊114與158之間形成的接合。共晶接合工藝可通過將接環(huán)114a接合到對應(yīng)密封環(huán)158a而形成其中放置有mems結(jié)構(gòu)120的經(jīng)密封腔166。在一些實施例中，經(jīng)密封腔166可進一步包含載體襯底102的腔104。此外，在其中帽蓋襯底150包含防粘連凸塊(未展示)的實施例中，防粘連凸塊還可放置在經(jīng)密封腔166中且與mems結(jié)構(gòu)120對準(zhǔn)。在進行接合之后，可執(zhí)行額外處理步驟，例如將個別mems裝置從mems裝置封裝100單?；?。單粒化工藝可是多步驟工藝，其中首先執(zhí)行部分單粒化(例如，沿著切割道168)，之后將個別裝置從封裝100完全單粒化。

在各種實施例中，間隔件118減少否則在接合工藝期間可發(fā)生的缺陷。舉例來說，間隔件118可減少來自接墊114及158的導(dǎo)電材料擴散(稱為“擠出”)量。此外，間隔件118在接合期間可有利地改進間隙可控制性及密封。另外，密封環(huán)114a/158a上的間隔件118可減小克肯達爾空隙且減小接合結(jié)構(gòu)中的出氣效應(yīng)，此可改進經(jīng)密封腔166的氣密式密封。

圖11圖解說明根據(jù)一些實施例的用于形成裝置封裝的工藝流程200。在步驟202中，在裝置襯底(例如，裝置襯底106)上方形成第一接墊(例如，接墊114)。在裝置襯底中的經(jīng)圖案化的接點區(qū)(例如，接點區(qū)112)上可形成第一接墊?？蛇M一步將裝置襯底接合到其中圖案化有腔(例如，腔104)的載體襯底(例如，載體襯底102)。第一接墊的部分可形成閉合環(huán)路(例如，例如接環(huán)114a)。接下來，在步驟204中，在接墊上方沉積間隔件層(例如，間隔件層116)且使所述間隔件層沿著接墊的側(cè)壁延伸。在步驟206中，圖案化間隔件層以在第一接墊的側(cè)壁上形成間隔件(例如，間隔件118)。圖案化間隔件層可包含移除橫向部分、可包含回蝕工藝，所述回蝕工藝可進一步使間隔件凹陷到低于第一接墊的頂部表面。在步驟208中，通過將第一接墊接合到帽蓋襯底(例如，帽蓋襯底150)上的第二接墊(例如，接墊158)而將帽蓋襯底接合到裝置襯底。所述接合工藝可包含形成經(jīng)密封腔(例如，腔166)的共晶接合工藝。

因此，如上文所描述，各種實施例裝置封裝包含形成于接墊/接環(huán)的側(cè)壁上的間隔件。所述間隔件減小在涉及接墊/接環(huán)的共晶接合工藝期間可發(fā)生的制造缺陷的風(fēng)險。舉例來說，所述間隔件可改進間隙可控制性、減小克肯達爾空隙、減少出氣、減少共晶化合物的擠出、改進由接環(huán)界定的經(jīng)密封腔的氣密性等等。

根據(jù)一實施例，一種方法包含：在裝置襯底上形成第一多個接墊；在所述第一多個接墊上方沉積間隔件層且使所述間隔件層沿著所述第一多個接墊的側(cè)壁延伸；及蝕刻所述間隔件層以移除所述間隔件層的橫向部分且在所述第一多個接墊的側(cè)壁上形成間隔件。所述方法進一步包含：通過將所述第一多個接墊接合到第二多個接墊而將包含所述第二多個接墊的帽蓋襯底接合到所述裝置襯底。

根據(jù)另一實施例，一種方法包含：將裝置襯底接合到載體襯底；圖案化所述裝置襯底的與所述載體襯底相對的表面以形成接點區(qū)；及在所述接點區(qū)上形成第一接環(huán)。所述方法進一步包含：在所述第一接環(huán)上方及沿著所述第一接環(huán)的側(cè)壁沉積間隔件層；及圖案化所述間隔件層以在所述第一接環(huán)的側(cè)壁上界定間隔件。圖案化所述間隔件層包含：使所述間隔件的頂部凹陷到低于所述第一接環(huán)的頂部表面。所述方法進一步包含：圖案化所述裝置襯底以界定微機電系統(tǒng)(mems)結(jié)構(gòu)；及將所述第一接環(huán)共晶地接合到帽蓋襯底上的第二接環(huán)。將所述第一接環(huán)接合到所述第二接環(huán)界定其中放置有所述mems結(jié)構(gòu)的經(jīng)密封腔。

根據(jù)又一實施例，一種封裝包含具有微機電系統(tǒng)(mems)結(jié)構(gòu)的裝置襯底、在所述裝置襯底上的第一接環(huán)及放置于所述第一接環(huán)的側(cè)壁上的間隔件。所述封裝進一步包含接合到所述裝置襯底的帽蓋襯底。所述帽蓋襯底包含接合到所述第一接環(huán)的第二接環(huán)，且所述第一接環(huán)與所述第二接環(huán)界定包括所述mems結(jié)構(gòu)的經(jīng)密封腔。

前述內(nèi)容概述了幾個實施例的構(gòu)件，使得所屬領(lǐng)域的技術(shù)人員可更好地理解本發(fā)明的方面。所屬領(lǐng)域的技術(shù)人員應(yīng)了解，所屬領(lǐng)域的技術(shù)人員可容易地使用本發(fā)明作為用于設(shè)計或修改用于實施本文中所介紹的實施例的相同目的及/或?qū)崿F(xiàn)本文中所介紹的實施例的相同優(yōu)點的其它過程及結(jié)構(gòu)的基礎(chǔ)。所屬領(lǐng)域的技術(shù)人員還應(yīng)認(rèn)識到，此些等效構(gòu)造并不背離本發(fā)明的精神及范圍，且在不背離本發(fā)明的精神及范圍的情況下，此些等效構(gòu)造在本文中可做出各種改變、替代及變更。