專利名稱：不用cpu的mvb數(shù)字量輸入模塊的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種MVB數(shù)字量輸入模塊，尤其涉及一種不用CPU的MVB數(shù)字量輸入模塊。
背景技術(shù)：
MVB是將位于同一車輛，或固定重聯(lián)的不同車輛中的標(biāo)準(zhǔn)設(shè)備連接到列車通信網(wǎng)絡(luò)上的車輛總線。MVB采用主-從方式，介質(zhì)訪問由總線上唯一的主設(shè)備集中控制。主設(shè)備將總線的帶寬分為兩部分，即周期性的固定分配的部分(周期相)和按需分配的部分(偶發(fā)相)。周期相傳送過程數(shù)據(jù)，偶發(fā)相傳送消息數(shù)據(jù)。MVB中的設(shè)備按性能可以分為0類 5類共6種類型，其中，O類設(shè)備不具有數(shù)據(jù)通信能力，主要包括中繼器和總線耦合器等；1類設(shè)備具有過程數(shù)據(jù)性能和設(shè)備狀態(tài)響應(yīng)性能；2/3/4/5類設(shè)備除具有l(wèi)類設(shè)備的性能外，還具有消息數(shù)據(jù)性能，其中4類和5類設(shè)備還具有總線管理能力，可以作為總線主。
數(shù)字量輸入信號(hào)在MVB總線上是通過過程數(shù)據(jù)傳輸?shù)?，具有過程數(shù)據(jù)能力MVB設(shè)備為1類設(shè)備。傳統(tǒng)的MVB數(shù)字量輸入模塊由如圖1所示的CPU 1、 MVB協(xié)議控制器2、 DI采集隔離電路3和MVB物理接口 5組成，由于CPU中含有軟件，在列車通信網(wǎng)絡(luò)現(xiàn)場較大干擾環(huán)境下可靠性不如硬件電路，因此能夠由硬件完成的工作盡量不要用軟件做。發(fā)明內(nèi)容
本實(shí)用新型針對上述課題的提出，而研制一種采用現(xiàn)場可編程門陣列(FPGA)將原來需要由CPU和MVB協(xié)議控制器完成的功能集中在FPGA中的MVB數(shù)字量輸入模塊。本實(shí)用新型的采用的具體技術(shù)手段如下
一種不用CPU的MVB數(shù)字量輸入模塊，包括DI采集隔離電路和MVB物理接口，其特征在于還包括內(nèi)部設(shè)有曼徹斯特編解碼單元、邏輯控制單元和DI處理單元的FPGA;
所述曼徹斯特編解碼單元用于將邏輯控制單元送來的數(shù)據(jù)轉(zhuǎn)換為曼徹斯特碼，或?qū)VB總線通過MVB物理接口輸入的曼徹斯特碼數(shù)據(jù)解碼為邏輯數(shù)據(jù)送給邏輯控制單元；
所述邏輯控制單元用于將DI處理單元傳送回來的數(shù)字信號(hào)通過曼徹斯特編解碼單元進(jìn)行編碼后通過MVB物理接口輸入到MVB總線上；
所述DI處理單元用于對DI采集隔離電路傳回的信號(hào)進(jìn)行濾波處理；
所述DI釆集隔離電路將采集的信號(hào)傳送給FPGA進(jìn)行處理后，通過MVB物理接口傳送到MVB總線上。
還包括MVB地址配置器通過數(shù)據(jù)線連接到FPGA上為輸入模塊分配設(shè)備地址和邏輯地址；所述MVB地址配置器由編碼開關(guān)構(gòu)成。
同現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)是顯而易見的，該MVB數(shù)字量輸入模塊符合IEC-61375的標(biāo)準(zhǔn)；FPGA是一種硬件芯片，其可靠性和穩(wěn)定性要遠(yuǎn)高于CPU軟件，另外將CPU和MVB協(xié)議控制器由一片F(xiàn)PGA完成，簡化了電路結(jié)構(gòu)。由于其結(jié)構(gòu)簡單和便于生產(chǎn)適于在機(jī)車領(lǐng)域廣泛推廣。


圖1為含CPU的MVB數(shù)字量采集模塊電路結(jié)構(gòu)框圖2為本實(shí)用新型采用FPGA的MVB數(shù)字量輸入模塊電路結(jié)構(gòu)框圖3為本實(shí)用新型實(shí)施例中邏輯控制單元的控制邏輯狀態(tài)圖。
圖中1、 CPU, 2、 MVB協(xié)議控制器，3、 DI采集隔離電路，5、 MVB物理接
口， 6、 FPGA， 601、邏輯控制單元，602、曼徹斯特編解碼單元，603、 DI處理
單元，7、 MVB地址配置器。
具體實(shí)施方式
如圖2所示一種不用CPU的MVB數(shù)字量輸入模塊是將相應(yīng)設(shè)備上的信號(hào)，經(jīng)過處理后傳送到MVB總線上的裝置，由DI采集隔離電路3、 MVB物理接口 5 、MVB地址配置器7和內(nèi)部設(shè)有曼徹斯特編解碼單元602、邏輯控制單元601及DI處理單元603的FPGA 6構(gòu)成；其中所述曼徹斯特編解碼單元602既曼徹斯特編解碼器，由編碼器和解碼器兩部分組成，編碼器負(fù)責(zé)將邏輯控制單元601送來的數(shù)據(jù)轉(zhuǎn)換為曼徹斯特碼，并加上幀頭幀尾(MVB鏈路層數(shù)據(jù)以幀為基本單位，除幀頭幀尾外，MVB的數(shù)據(jù)幀全部為標(biāo)準(zhǔn)曼徹斯特碼。根據(jù)幀為主幀或從幀，幀頭有不同的編碼。MVB的幀尾為0. 75BT+125nS的低電平)。解碼器監(jiān)測線路電平的下降沿并作為每一個(gè)幀的開始，判斷幀頭數(shù)據(jù)正確后，對其后的曼徹斯特碼數(shù)據(jù)進(jìn)行解碼，轉(zhuǎn)換為正常的邏輯數(shù)據(jù)，送給邏輯控制單元601。
其中曼徹斯特編解碼單元602接收每一個(gè)主幀，并將其輸出給邏輯控制單元601，邏輯控制單元601將其讀出并與本設(shè)備的各端口屬性的進(jìn)行比較。如果相同則將對應(yīng)端口的"端口有效標(biāo)志"置位。端口有效置位后，在協(xié)議限定的時(shí)間范圍內(nèi)(源端口 2 6uS內(nèi)發(fā)送從幀，宿端口忽略1.3mS之后的從幀)，將通信存儲(chǔ)器中對應(yīng)端口的數(shù)據(jù)寫入曼徹斯特編解碼單元602 (源)或從曼徹斯特編解
碼單元602中將數(shù)據(jù)讀入通信存儲(chǔ)器(宿)。通信存儲(chǔ)器和曼徹斯特編解碼單元602之間通過邏輯控制單元601聯(lián)系。對于源端口 ，邏輯控制單元601首先給曼徹斯特編解碼單元602發(fā)送啟動(dòng)命令，曼徹斯特編解碼單元602自動(dòng)加上一個(gè)從幀幀頭，然后邏輯控制單元601將通信存儲(chǔ)器中的數(shù)據(jù)按8位寬度依次讀取，送給曼徹斯特編解碼單元602，經(jīng)過規(guī)定的位長后，附加一個(gè)8位的CRC校驗(yàn)(大于64位的數(shù)據(jù)每64位附加一個(gè)8位CRC校驗(yàn)，小于等于64位的數(shù)據(jù)在數(shù)據(jù)末尾附加一個(gè)8位CRC校驗(yàn))。對于宿端口，邏輯控制單元601將曼徹斯特編解碼單元602解碼后的信號(hào)讀入，寫到臨時(shí)緩存區(qū)內(nèi)，每經(jīng)過規(guī)定的位長，即讀入一個(gè)8位的CRC校驗(yàn)，將讀入的CRC校驗(yàn)與自身產(chǎn)生的CRC校驗(yàn)進(jìn)行比較，如不一致則置位"信號(hào)錯(cuò)誤"標(biāo)志，緩存區(qū)內(nèi)的數(shù)據(jù)不存入過程數(shù)據(jù)存儲(chǔ)器內(nèi)；如果整個(gè)數(shù)據(jù)都無CRC錯(cuò)誤，將緩存區(qū)內(nèi)的數(shù)據(jù)依次存入過程數(shù)據(jù)存儲(chǔ)區(qū)內(nèi)。邏輯控制單元601的處理狀態(tài)如圖3所示。DI處理單元603用于對DI采集隔離電路3傳回的信號(hào)進(jìn)行濾波處理；對于每個(gè)數(shù)字量輸入信號(hào)，DI處理單元603連續(xù)采樣10次，只有10次信號(hào)都相同，才認(rèn)為輸入的信號(hào)穩(wěn)定有效，這樣相當(dāng)于濾波處理，能夠很好地濾除掉輸入信號(hào)中的高頻干擾。
DI采集隔離電路3采用采用光耦隔離TLP124使輸入端和FPGA隔離開，能夠有效抵抗共模干擾。為方便應(yīng)用該模塊還設(shè)有MVB地址配置器7，由模擬量輸入模塊電路板上的編碼開關(guān)配置，編碼開關(guān)可以編碼8位二進(jìn)制。MVB的設(shè)備地址和邏輯地址為12位二進(jìn)制，編碼開關(guān)和MVB的設(shè)備地址和邏輯地址的對應(yīng)關(guān)系為MVB設(shè)備地址二MVB邏輯地址=編碼值*16。這樣在不同的應(yīng)用中可以方便的設(shè)置編碼址就可以確定MVB設(shè)備地址和邏輯地址。使用時(shí)DI采集隔離電路將采集的信號(hào)傳送給FPGA進(jìn)行處理后，通過MVB物理接口傳送到MVB總線上，同傳統(tǒng)模塊完成同樣的功能，而且該模塊的穩(wěn)定遠(yuǎn)遠(yuǎn)高于傳統(tǒng)帶CPU的模塊。
以上所述，僅為木實(shí)用新型較佳的具體實(shí)施方式
，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實(shí)用新型揭露的技術(shù)范圍內(nèi)，根據(jù)本實(shí)用新型的技術(shù)方案及其發(fā)明構(gòu)思加以等同替換或改變，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1、一種不用CPU的MVB數(shù)字量輸入模塊，包括DI采集隔離電路和MVB物理接口，其特征在于還包括內(nèi)部設(shè)有曼徹斯特編解碼單元、邏輯控制單元和DI處理單元的FPGA；所述曼徹斯特編解碼單元用于將邏輯控制單元送來的數(shù)據(jù)轉(zhuǎn)換為曼徹斯特碼，或?qū)VB總線通過MVB物理接口輸入的曼徹斯特碼數(shù)據(jù)解碼為邏輯數(shù)據(jù)送給邏輯控制單元；所述邏輯控制單元用于將DI處理單元傳送回來的數(shù)字信號(hào)通過曼徹斯特編解碼單元進(jìn)行編碼后通過MVB物理接口輸入到MVB總線上；所述DI處理單元用于對DI采集隔離電路傳回的信號(hào)進(jìn)行濾波處理；所述DI采集隔離電路將采集的信號(hào)傳送給FPGA進(jìn)行處理后，通過MVB物理接口傳送到MVB總線上。
2、 根據(jù)權(quán)利要求1所述的不用CPU的MVB數(shù)字量輸入模塊，其特征在于還包括MVB地址配置器通過數(shù)據(jù)線連接到FPGA上為輸入模塊分配設(shè)備地址和邏輯地址。
3、 根據(jù)權(quán)利要求2所述的不用CPU的MVB數(shù)字量輸入模塊，其特征在于所述MVB地址配置器由編碼開關(guān)構(gòu)成。
專利摘要本實(shí)用新型公開了一種不用CPU的MVB數(shù)字量輸入模塊，包括DI采集隔離電路和MVB物理接口，其特征在于還包括內(nèi)部設(shè)有曼徹斯特編解碼單元、邏輯控制單元和DI處理單元的FPGA；所述DI采集隔離電路將采集的信號(hào)傳送給FPGA進(jìn)行處理后，通過MVB物理接口傳送到MVB總線上；并且還配有MVB地址配置器輸入模塊分配設(shè)備地址和邏輯地址。該MVB數(shù)字量輸入模塊符合IEC-61375的標(biāo)準(zhǔn)，具有高可靠性和高穩(wěn)定性，其中CPU和MVB協(xié)議控制器由一片F(xiàn)PGA完成，簡化了電路結(jié)構(gòu)特別適合在機(jī)車領(lǐng)域廣泛使用。
文檔編號(hào)B60R16/02GK201309459SQ20082021963
公開日2009年9月16日 申請日期2008年11月20日 優(yōu)先權(quán)日2008年11月20日
發(fā)明者瑞 劉, 鋒 王, 陳玉飛 申請人:中國北車股份有限公司大連電力牽引研發(fā)中心