一種goa電路及液晶顯示器的制造方法
【專利摘要】本發(fā)明公開了一種GOA電路，包括級聯(lián)的多個GOA單元，第N級GOA單元控制對第N級水平掃描線充電，第N級GOA單元的下拉維持電路包括第N控制電路、第N維持電路和第N共享電路；第N+4級GOA單元的下拉維持電路包括第(N+4)控制電路、第(N+4)維持電路和第N共享電路；第N控制電路的第一控制端Q(N)和接有第一控制信號的第二控制端調(diào)控其輸出端P(N)的電位；第(N+4)控制電路的第一控制端Q(N+4)和接有低頻控制信號的第二控制端調(diào)控其輸出端P(N+4)的電位；當(dāng)P(N)和P(N+4)均為高電位時，第N共享電路工作，將Q(N)與Q(N+4)的電位共享，將第N級、第N+4級水平掃描線的電位共享。
【專利說明】
_種GOA電路及液晶顯不器
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及液晶顯示技術(shù)領(lǐng)域，具體涉及一種GOA電路及液晶顯示器。
【背景技術(shù)】
[0002]陣列基板行驅(qū)動(Gate Driver On Array，GOA)技術(shù)，是一種將薄膜晶體管(ThinFilm Transistor，TFT)的柵極掃描驅(qū)動電路制作在陣列基板上，以替代外接娃芯片制作的驅(qū)動芯片的一種技術(shù)。由于GOA電路可直接制作在面板周圍，如此不但可以降低液晶顯示器(Liquid Crystal Display，LCD)的面板的邊框厚度，簡化制程工藝，還可以降低產(chǎn)品成本，提尚液晶面板的集成度。
[0003]現(xiàn)有的GOA電路，通常包括級聯(lián)的多個GOA單元，每一級GOA單元包括上拉控制電路、上拉電路、下傳電路、下拉電路、自舉電容和下拉維持電路以及負(fù)責(zé)電位抬升的自舉(Boast)電容。其中，所述上拉控制電路負(fù)責(zé)控制所述上拉電路的打開，一般連接前面級GOA電路傳遞過來的下傳信號或者Gate信號；所述上拉電路主要負(fù)責(zé)將輸入的時鐘信號(Clock)輸出為柵極(Gate)信號;所述下拉電路負(fù)責(zé)在輸出掃描驅(qū)動信號后，快速將該掃描驅(qū)動信號(也即是TFT柵極的電位)拉低為低電平，即關(guān)閉Gate信號;所述下拉維持電路則主要負(fù)責(zé)將掃描驅(qū)動信號和上拉電路的Gate信號(通常稱為Q點)維持在關(guān)閉狀態(tài)(即負(fù)電位)，通常有兩個下拉維持模塊交替作用;所述自舉電容則負(fù)責(zé)Q點的二次抬升。
[0004]現(xiàn)有技術(shù)中的GOA電路結(jié)構(gòu)基本是將上述GOA單元的上拉電路、上拉控制電路等幾部分放置在同一級GOA單元中，尤其是兩個下拉維持電路是交替作用在同一級GOA電路的。然而，每一級GOA單元的下拉維持電路之間都相同且各自獨立，而且相鄰兩級GOA單元的下拉維持電路之間無相互作用，導(dǎo)致電路實際作用效率較低。另外，由于每一級GOA單元的下拉維持電路包含較多的TFT元件，這樣不但會導(dǎo)致GOA單元整體尺寸過大，增加GOA電路所占用的設(shè)計空間，同時也會增加電路功耗。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實施例提供一種GOA電路及液晶顯示器，可以實現(xiàn)每兩級GOA電路共享下拉維持電路，從而縮減GOA電路中TFT的數(shù)量，以減少GOA電路所占用的設(shè)計空間。
[0006]第一方面，本發(fā)明實施例提供了一種陣列基板行驅(qū)動(Gate Driver On Array,GOA)電路，所述GOA電路包括級聯(lián)的多個GOA單元，第N級GOA單元用于控制對第N級水平掃描線G(N)充電，第(N+4)級GOA單元用于控制對第(N+4)級水平掃描線G(N+4)充電，其中:
[0007]所述第N級GOA單元包括第N下拉維持電路;第(N+4)級GOA單元包括第(N+4)下拉維持電路;所述第N下拉維持電路包括第N控制電路、第N維持電路和與所述第(N+4)下拉維持電路共有的第N共享電路;所述第(N+4)下拉維持電路包括第(N+4)控制電路、第(N+4)維持電路和與所述第N下拉維持電路共有的所述第N共享電路；
[0008]第N控制電路具有第一控制端Q(N)和第二控制端，所述第N控制電路的第二控制端接入第一低頻控制信號，所述第N控制電路的第一控制端Q(N)和所述第一低頻控制信號用于控制所述第N控制電路的輸出端P (N)的電位為高電位或者低電位;所述第N維持電路電性連接所述第N控制電路的輸出端P(N)、第一控制端Q(N)和所述第N級水平掃描線G(N)，用于在所述第N控制電路的輸出端P(N)為高電位時，維持所述第N控制電路的第一控制端Q(N)和所述第N級水平掃描線G(N)的電位為低電位；
[0009 ] 第(N+4)控制電路具有第一控制端Q (N+4)和第二控制端，所述第(N+4)控制電路的第二控制端接入第二低頻控制信號，所述第(N+4)控制電路的第一控制端Q(N+4)和所述第二低頻控制信號用于控制所述第(N+4)控制電路的輸出端P(N+4)為高電位或者低電位;所述第(N+4)維持電路電性連接所述第(N+4)控制電路的輸出端P(N+4)、第一控制端Q(N+4)和所述第(N+4)級水平掃描線G(N+4)，用于在所述第(N+4)控制電路的輸出端P(N+4)為高電位時，維持所述第(N+4)控制電路的第一控制端Q (N+4)和所述第(N+4)級水平掃描線G (N+4)的電位為低電位;其中，所述第一低頻控制信號和第二低頻控制信號的相位相反；
[0010]當(dāng)所述第N控制電路的輸出端P(N)為高電位，并且所述第(N+4)控制電路的輸出端P(N+4)為高電位時，所述第N共享電路工作，將所述第N控制電路的第一控制端Q(N)的電位與所述第(N+4)控制電路的第一控制端Q(N+4)的電位共享，均維持在低電位，所述第N共享電路將所述第N級水平掃描線G(N)的電位與所述第(N+4)級水平掃描線G(N+4)的電位共享，均維持在低電位。
[0011]其中，當(dāng)所述第N控制電路的輸出端P(N)為低電位時，或者所述第(N+4)控制電路的輸出端P (N+4)為低電位時，所述第N共享電路停止工作。
[0012]其中，所述共享電路包括第六十一晶體管、第六十二晶體管、第六十三晶體管和第六十四晶體管，其中:
[0013]所述第六十一晶體管的柵極和所述第六十三晶體管的柵極電性連接所述第N控制電路的輸出端P(N)，所述第六十一晶體管的源級電性連接所述第N控制電路的第一控制端Q(N)，所述第六十一晶體管的漏級電性連接所述第六十二晶體管的漏級;所述第六十二晶體管的源級電性連接所述第(N+4)控制電路的第一控制端Q (N+4)，所述第六十二晶體管的柵極和所述第六十四晶體管的柵極電性連接所述第(N+4)控制電路的輸出端P(N+4);所述第六十三晶體管的源級電性連接所述第(N+4)級水平掃描線G(N+4)，所述第六十三晶體管的漏級電性連接所述第六十四晶體管的漏級，所述第六十四晶體管的源極電性連接所述第N級水平掃描線G(N)。
[0014]其中，所述第N控制電路包括第五十一晶體管、第五十二晶體管、第五十三晶體管和第五十四晶體管，其中:
[0015]所述第五十一晶體管的柵極、所述第五十一晶體管的漏極、所述第五十三晶體管的漏極電性連接所述第N控制電路的第二控制端，所述第五十一晶體管的源極電性連接所述第五十二晶體管的漏極和所述第五十三晶體管的柵極，所述第五十二晶體管的柵極電性連接所述第N控制電路的第一控制端Q(N)，所述第五十三晶體管的源極電性連接所述第五十四晶體管的漏極和所述第N控制電路的輸出端P(N)，所述第五十二晶體管的源極和所述第五十四晶體管的源極輸入直流低電壓；
[0016]當(dāng)所述第N控制電路的第一控制端Q(N)為低電位時，若所述第N控制電路的第二控制端為高電位，則所述第N控制電路的輸出端P(N)為高電位；
[0017]當(dāng)所述第N控制電路的第一控制端Q(N)為低電位時，若所述第N控制電路的第二控制端從高電位變?yōu)榈碗娢?，則所述第N控制電路的輸出端P (N)為高電位。
[0018]其中，所述第N維持電路包括第三十二晶體管和第四十二晶體管，其中:
[0019]所述第三十二晶體管的柵極和所述第四十二晶體管的柵極電性連接所述第N控制電路的輸出端P(N)，所述第三十二晶體管的漏極電性連接所述第N級水平掃描線G(N)，所述第四十二晶體管的漏極電性連接所述第N控制電路的第一控制端Q(N)，所述第三十二晶體管的源極和所述第四十二晶體管的源極輸入所述直流低電壓；
[0020]當(dāng)所述第N控制電路的輸出端P(N)為高電位時，所述第N級水平掃描線G(N)和所述第N控制電路的第一控制端Q( N)維持低電位。
[0021]所述第(N+4)控制電路包括第五十五晶體管、第五十六晶體管、第五十七晶體管和第五十八晶體管，其中:
[0022]所述第五十五晶體管的柵極、所述第五十五晶體管的漏極、所述第五十七晶體管的漏極電性連接所述第(N+4)控制電路的第二控制端，所述第五十五晶體管的源極電性連接所述第五十六晶體管的漏極和所述第五十七晶體管的柵極，所述第五十六晶體管的柵極電性連接所述第(N+4)控制電路的第一控制端Q(N+4)，所述第五十七晶體管的源極電性連接所述第五十八晶體管的漏極和所述第(N+4)控制電路的輸出端P(N+4)，所述第五十六晶體管的源極和所述第五十八晶體管的源極輸入直流低電壓；
[0023 ]當(dāng)所述第(N+4)控制電路的第一控制端Q (N+4)為低電位時，若所述第(N+4)控制電路的第二控制端為高電位，則所述第(N+4)控制電路的輸出端P (N+4)為高電位；
[0024]當(dāng)所述第(N+4)控制電路的第一控制端Q(N+4)為低電位時，若所述第(N+4)控制電路的第二控制端從高電位變?yōu)榈碗娢?，則所述第(N+4)控制電路的輸出端P (N+4)為高電位。
[0025]其中，所述第(N+4)控制電路包括第五十五晶體管、第五十六晶體管、第五十七晶體管和第五十八晶體管，其中:
[0026]所述第五十五晶體管的柵極、所述第五十五晶體管的漏極、所述第五十七晶體管的漏極電性連接所述第(N+4)控制電路的第二控制端，所述第五十五晶體管的源極電性連接所述第五十六晶體管的漏極和所述第五十七晶體管的柵極，所述第五十六晶體管的柵極電性連接所述第(N+4)控制電路的第一控制端Q(N+4)，所述第五十七晶體管的源極電性連接所述第五十八晶體管的漏極和所述第(N+4)控制電路的輸出端P(N+4)，所述第五十六晶體管的源極和所述第五十八晶體管的源極輸入直流低電壓；
[0027]當(dāng)所述第(N+4)控制電路的第一控制端Q(N+4)為低電位時，若所述第(N+4)控制電路的第二控制端為高電位，則所述第(N+4)控制電路的輸出端P (N+4)為高電位；
[0028]當(dāng)所述第(N+4)控制電路的第一控制端Q(N+4)為低電位時，若所述第(N+4)控制電路的第二控制端從高電位變?yōu)榈碗娢?，則所述第(N+4)控制電路的輸出端P (N+4)為高電位。
[0029]其中，所述第(N+4)維持電路包括第三十三晶體管和第四十三晶體管，其中:
[0030]所述第三十三晶體管的柵極和所述第四十三晶體管的柵極電性連接所述第(N+4)控制電路的輸出端P(N+4)，所述第三十三晶體管的漏極電性連接所述第N級水平掃描線G(N+4)，所述第四十三晶體管的漏極電性連接所述第(N+4)控制電路的第一控制端Q(N+4)，所述第三十三晶體管的源極和所述第四十三晶體管的源極輸入所述直流低電壓；
[0031]當(dāng)所述第(N+4)控制電路的輸出端P(N+4)為高電位時，所述第(N+4)級水平掃描線G (N+4)和所述第(N+4)控制電路的第一控制端Q( N+4)維持低電位。
[0032]其中，所述第N級GOA單元還包括第N上拉控制電路、第N上拉電路、第N下傳電路、第N下拉電路和第N自舉電容，其中:
[0033]所述第N上拉控制電路電性連接所述第N控制電路的第一控制端Q(N)，第N上拉控制電路接入第N-2級GOA單元產(chǎn)生的下傳信號ST (N-2)和第(N-2)級水平掃描線G (N-2)；
[0034]所述第N上拉電路和第N下傳電路分別電性連接所述第N控制電路的第一控制端Q(N)，所述第N上拉電路與所述第N級水平掃描線G(N)電性連接，所述第N下傳電路輸出第N級GOA單元產(chǎn)生的下傳信號ST (N),所述第N上拉電路和第N下傳電路均接入對應(yīng)所述第N級GOA單元的時鐘信號；
[0035]所述第N自舉電容的一端電性連接于所述第N控制電路的第一控制端Q(N)，另一端電性連接所述第N級水平掃描線G(N);
[0036]所述第N下拉電路分別電性連接所述第N控制電路的第一控制端Q(N)和第N級水平掃描線G(N)，所述第N下拉電路還接入所述直流低電壓，所述第N下拉電路還連接第(N+2)級水平掃描線G(N+2)。
[0037]其中，在第(N+4)級GOA單元中，所述第(N+4)級GOA單元還包括第(N+4)上拉控制電路、第(N+4)上拉電路、第(N+4)下傳電路、第(N+4)下拉電路和第(N+4)自舉電容；
[0038]第(N+4)上拉控制電路接入第(N+2)級GOA單元產(chǎn)生的下傳信號ST(N+2)和第(N+2)級水平掃描線G (N+2)，所述第(N+4)上拉控制電路電性連接所述第(N+4)控制電路的第一控制端Q(N+4)；
[0039]所述第(N+4)上拉電路和第(N+4)下傳電路分別電性連接所述第(N+4)控制電路的第一控制端Q(N+4)，所述第(N+4)上拉電路與所述第(N+4)級水平掃描線G(N+4)電性連接，所述第(N+4)下傳電路輸出第(N+4)級GOA單元產(chǎn)生的下傳信號ST(N+4)，所述第(N+4)上拉電路和第(N+4)下傳電路均接入對應(yīng)所述第(N+4)級GOA單元的時鐘信號；
[0040]所述第(N+4)自舉電容的一端電性連接于第N+4級柵極信號點Q(N+4)，另一端電性連接所述第(N+4)級水平掃描線G(N+4);
[0041]所述第(N+4)下拉電路分別電性連接所述第(N+4)控制電路的第一控制端Q(N+4)和第(N+4)級水平掃描線G(N+4)，所述第(N+4)下拉電路還接入所述直流低電壓，所述第(N+4)下拉電路還連接第(N+6)級水平掃描線G(N+6)。
[0042]其中，每個GOA單元接入的時鐘信號為第一時鐘信號、第二時鐘信號、第三時鐘信號和第四時鐘信號中的一個，其中，接入所述第N級GOA單元的時鐘信號和接入所述第(N+4)級GOA單元的時鐘信號相同。
[0043]其中，所述第一低頻控制信號和第二低頻控制信號的周期為每個GOA單元接入的時鐘信號周期的2倍。
[0044]其中，在第一級和第二級GOA單元中，所述上拉控制電路接入一掃描啟動信號；在最后一級和倒數(shù)第二級GOA單元中，所述下拉電路接入掃描啟動信號。
[0045]第二方面，本發(fā)明實施例還提供了一種包括上述GOA電路的液晶顯示器。
[0046]本發(fā)明實施例中提供的GOA電路，第N級GOA單元中的第N下拉維持電路包括第N控制電路、第N維持電路和與所述第(N+4)下拉維持電路共有的第N共享電路，第(N+4)級GOA單元的第(N+4)下拉維持電路包括第(N+4)控制電路、第(N+4)維持電路和與所述第N下拉維持電路共有的所述第N共享電路;第N控制電路的第一控制端Q(N)以及第二控制端接入的第一低頻控制信號LCI可以控制所述第N控制電路的輸出端P (N)的電位;第(N+4)控制電路的第一控制端Q(N+4)，以及第二控制端接入的第二低頻控制信號LC2可以控制所述第(N+4)控制電路的輸出端P(N+4)的電位；當(dāng)所述第N控制電路的輸出端P(N)和所述第(N+4)控制電路的輸出端P (N+4)均為高電位時，所述第N共享電路工作，將所述第N控制電路的第一控制端Q(N)的電位與所述第(N+4)控制電路的第一控制端Q (N+4)的電位共享，以及將所述第N級水平掃描線G(N)的電位與所述第(N+4)級水平掃描線G(N+4)的電位共享，這樣可使第N級GOA單元和第(N+4)級GOA單元交替被第N下拉維持電路和第(N+4)下拉維持電路下拉，提高GOA電路的實際作用效率。另外，第N級GOA單元、第(N+4)級GOA單元之間共享電路的存在，還可以縮減GOA電路中薄膜晶體管的數(shù)目，減少GOA電路所占用的設(shè)計空間。
【附圖說明】
[0047]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0048]圖1是本發(fā)明實施例公開的一種GOA電路的不意圖；
[0049]圖2是本發(fā)明實施例公開的另一種GOA電路的不意圖；
[0050]圖3是本發(fā)明實施例公開的另一種GOA電路的不意圖；
[0051 ]圖4是本發(fā)明實施例公開的另一種GOA電路的不意圖；
[0052]圖5是本發(fā)明實施例中時鐘信號的時序圖，以及時鐘信號與各GOA單元的對應(yīng)關(guān)系不意;
[0053]圖6是本發(fā)明實施例公開的另一種GOA電路的不意圖；
[0054]圖7是圖6中所示電路結(jié)構(gòu)的輸入信號和各個關(guān)鍵節(jié)點的波形示意圖。
【具體實施方式】
[0055]下面將結(jié)合本發(fā)明實施方式中的附圖，對本發(fā)明實施方式中的技術(shù)方案進(jìn)行清楚、完整地描述。顯然，所描述的實施方式是本發(fā)明的一部分實施方式，而不是全部實施方式?；诒景l(fā)明中的實施方式，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施方式，都應(yīng)屬于本發(fā)明保護(hù)的范圍。
[0056]此外，以下各實施例的說明是參考附加的圖示，用以例示本發(fā)明可用以實施的特定實施例。本發(fā)明中所提到的方向用語，例如，“上”、“下”、“前”、“后”、“左”、“右”、“內(nèi)”、“外”、“側(cè)面”等，僅是參考附加圖式的方向，因此，使用的方向用語是為了更好、更清楚地說明及理解本發(fā)明，而不是指示或暗指所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。
[0057]在本發(fā)明的描述中，需要說明的是，除非另有明確的規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸地連接，或者一體地連接;可以是機(jī)械連接;可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內(nèi)部的連通。對于本領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語在本發(fā)明中的具體含義。
[0058]此外，在本發(fā)明的描述中，除非另有說明，“多個”的含義是兩個或兩個以上。若本說明書中出現(xiàn)“工序”的用語，其不僅是指獨立的工序，在與其它工序無法明確區(qū)別時，只要能實現(xiàn)所述工序所預(yù)期的作用則也包括在本用語中。另外，本說明書中用表示的數(shù)值范圍是指將前后記載的數(shù)值分別作為最小值及最大值包括在內(nèi)的范圍。在附圖中，結(jié)構(gòu)相似或相同的單元用相同的標(biāo)號表示。
[0059]本發(fā)明實施例提供了一種GOA電路及液晶顯示器，可以實現(xiàn)每兩級GOA電路共享下拉維持電路，電路實際作用效率較低，還從而縮減GOA電路中TFT的數(shù)量，以減少GOA電路所占用的設(shè)計空間。以下分別進(jìn)行詳細(xì)說明。
[0060]請查閱圖1，圖1是本發(fā)明實施例公開的一種陣列基板行驅(qū)動GOA電路的示意圖。
[0061]在本實施例中，所述GOA電路包括多個級聯(lián)的GOA單元(例如，第I級GOA單元、第2級GOA單元...第N級GOA單元、第N+1級GOA單元、第N+4級GOA單元，其中，N為大于等于I的整數(shù))，每一級GOA單元均對應(yīng)一行薄膜晶體管(Thin Film Transistor，TFT)。每一行TFT的柵極電壓可以通過GOA電路提供，第N級GOA單元用于控制對第N級水平掃描線(G(N))充電，第(N+4)級GOA單元用于控制對第(N+4)級水平掃描線G(N+4)充電。當(dāng)同一行充電完畢后，則該GOA電路將該行的掃描驅(qū)動信號關(guān)閉，然后再輸出開啟信號將下一行的TFT打開，并對該行的TFT進(jìn)行充電。如此依序下去，直至最后一級GOA單元對應(yīng)的TFT充電完畢。
[0062]所述第N級GOA單元包括第N下拉維持電路600;第(N+4)級GOA單元包括第(N+4)下拉維持電路600 ’ ；所述第N下拉維持電路600包括第N控制電路601、第N維持電路602，以及第N下拉維持電路600與所述第(N+4)下拉維持電路600’共有的第N共享電路603;所述第(N+4)下拉維持電路600’包括第(N+4)控制電路601’、第(N+4)維持電路602’，以及所述第(N+4)下拉維持電路600’與所述第N下拉維持電路600共有的所述第N共享電路603;所述N為正整數(shù)。
[0063]第N控制電路601具有第一控制端Q(N)和第二控制端6012，所述第N控制電路601的第二控制端6012接入第一低頻控制信號LCl，所述第N控制電路601的第一控制端Q(N)和所述第一低頻控制信號LCl用于控制所述第N控制電路601的輸出端P(N)的電位為高電位或者低電位;所述第N維持電路602電性連接所述第N控制電路601的輸出端P (N)、第一控制端Q(N)和所述第N級水平掃描線G(N)，用于在所述第N控制電路601的輸出端P(N)為高電位時，維持所述第N控制電路601的第一控制端Q(N)和所述第N級水平掃描線G(N)的電位為低電位。
[0064]第(N+4)控制電路601’具有第一控制端Q(N+4)和第二控制端6014，所述第(N+4)控制電路601 ’的第二控制端6014接入第二低頻控制信號LC2，所述第(N+4)控制電路601 ’的第一控制端Q(N+4)和所述第二低頻控制信號LC2用于控制所述第(N+4)控制電路601’的輸出端P(N+4)為高電位或者低電位;所述第(N+4)維持電路602’電性連接所述第(N+4)控制電路601，的輸出端P(N+4)、第一控制端Q(N+4)和所述第(N+4)級水平掃描線G(N+4)，用于在所述第(N+4)控制電路601’的輸出端P(N+4)為高電位時，維持所述第(N+4)控制電路601’的第一控制端Q(N+4)和所述第(N+4)級水平掃描線G(N+4)的電位為低電位;其中，所述第一低頻控制信號LCl和第二低頻控制信號LC2的相位相反；
[0065]當(dāng)所述第N控制電路601的輸出端P(N)為高電位，并且所述第(N+4)控制電路601’的輸出端P (N+4)為高電位時，所述第N共享電路603工作，將所述第N控制電路601的第一控制端Q(N)的電位與所述第(N+4)控制電路601 ’的第一控制端Q(N+4)的電位共享，均維持在低電位，所述第N共享電路603將所述第N級水平掃描線G(N)的電位與所述第(N+4)級水平掃描線G(N+4)的電位共享，均維持在低電位。
[0066]其中，當(dāng)所述第N控制電路601的輸出端P(N)為低電位時，或者所述第(N+4)控制電路601’的輸出端P(N+4)為低電位時，所述第N共享電路603停止工作。所述第N共享電路603相當(dāng)于一與門電路。
[0067]在圖1描述的電路結(jié)構(gòu)中，第N級GOA單元中的第N下拉維持電路600包括第N控制電路601、第N維持電路602以及第N下拉維持電路600與所述第(N+4)下拉維持電路600 ’共有的第N共享電路603，第(N+4)級GOA單元的第(N+4)下拉維持電路600，包括第(N+4)控制電路601’、第(N+4)維持電路602 ’以及所述第(N+4)下拉維持電路600 ’與所述第N下拉維持電路
600共有的所述第N共享電路603;第N控制電路601的第一控制端Q(N)以及第二控制端6012接入的第一低頻控制信號LCl可以控制所述第N控制電路601的輸出端P(N)的電位;第(N+4)控制電路601，的第一控制端Q(N+4)，以及第二控制端6014接入的第二低頻控制信號LC2可以控制所述第(N+4)控制電路601’的輸出端P(N+4)的電位；當(dāng)所述第N控制電路601的輸出端P (N)和所述第(N+4)控制電路601’的輸出端P (N+4)均為高電位時，所述第N共享電路60 3工作，將所述第N控制電路601的第一控制端Q (N)的電位與所述第(N+4)控制電路601’的第一控制端Q(N+4)的電位共享，以及將所述第N級水平掃描線G(N)的電位與所述第(N+4)級水平掃描線G(N+4)的電位共享，這樣可使第N級GOA單元和第(N+4)級GOA單元交替被第N下拉維持電路600和第(N+4)下拉維持電路600 ’下拉，提高GOA電路的實際作用效率。
[0068]請參閱圖2，圖2是本發(fā)明實施例公開的另一種GOA電路的不意圖。
[0069]如圖2所示，本實施例總所示的GOA電路與圖1所示的GOA電路的電路架構(gòu)及組成整體相同，所述GOA電路包括多個級聯(lián)的GOA單元，每一級GOA單元均對應(yīng)一行薄膜晶體管。所述第N級GOA單元包括第N下拉維持電路600;第(N+4)級GOA單元包括第(N+4)下拉維持電路600’ ；所述第N下拉維持電路600包括第N控制電路601、第N維持電路602，以及第N下拉維持電路600與所述第(N+4)下拉維持電路600’共有的第N共享電路603;所述第(N+4)下拉維持電路600’包括第(N+4)控制電路601’、第(N+4)維持電路602’，以及所述第(N+4)下拉維持電路600 ’與所述第N下拉維持電路600共有的所述第N共享電路603;具體請參看上文對圖1所示GOA電路的描述，在此不再贅述。
[0070]進(jìn)一步地，其區(qū)別在于，本實施例中所描述的GOA電路中，所述共享電路603包括第晶體管T61、第六十二晶體管T62、第六十三晶體管T63和第六十四晶體管T64，其中:
[0071]所述第六十一晶體管T61的柵極和所述第六十三晶體管T63的柵極電性連接所述第N控制電路601的輸出端P (N )，所述第六^^一晶體管T61的源級電性連接所述第N控制電路601的第一控制端Q(N)，所述第六十一晶體管T61的漏級電性連接所述第六十二晶體管T62的漏級;所述第六十二晶體管T62的源級電性連接所述第(N+4)控制電路601’的第一控制端Q(N+4)，所述第六十二晶體管T62的柵極和所述第六十四晶體管T64的柵極電性連接所述第(N+4)控制電路601’的輸出端P(N+4)；所述第六十三晶體管T63的源級電性連接所述第(N+4)級水平掃描線G(N+4)，所述第六十三晶體管T63的漏級電性連接所述第六十四晶體管T64的漏級，所述第六十四晶體管T64的源極電性連接所述第N級水平掃描線G(N)。所述共享電路603相當(dāng)于一與門電路，只有當(dāng)所述第N控制電路601的輸出端P(N)和所述第(N+4)控制電路601’的輸出端P(N+4)均為高電位時，所述第N共享電路603才工作。
[0072]請參閱圖3，圖3是本發(fā)明實施例公開的另一種GOA電路的示意圖。如圖3所示，本實施例總所示的GOA電路與圖1及圖2所示的GOA電路的電路架構(gòu)及組成整體相同，具體請參看上文對圖1及圖2所示GOA電路的描述，在此不再贅述。進(jìn)一步地，其區(qū)別在于，本實施例中所描述的GOA電路中，所述第N控制電路601包括第五十一晶體管T51、第五十二晶體管T52、第五十三晶體管T53和第五十四晶體管T54，其中:
[0073]所述第五十一晶體管T51的柵極、所述第五十一晶體管T51的漏極、所述第五十三晶體管T53的漏極電性連接所述第N控制電路601的第二控制端6012，即接入第一低頻控制信號LCl，所述第五十一晶體管T51的源極電性連接所述第五十二晶體管T52的漏極和所述第五十三晶體管T53的柵極，所述第五十二晶體管T52的柵極電性連接所述第N控制電路601的第一控制端Q(N)，所述第五十三晶體管T53的源極電性連接所述第五十四晶體管T54的漏極和所述第N控制電路601的輸出端P(N)，所述第五十二晶體管T52的源極和所述第五十四晶體管T54的源極輸入直流低電壓Vss。
[0074]當(dāng)所述第N控制電路601的第一控制端Q(N)為高電位時，所述第五十二晶體管T52和第五十四晶體管T54打開，將所述第N控制電路601的輸出端P(N)拉低為低電位。
[0075 ]當(dāng)所述第N控制電路601的第一控制端Q (N)為低電位時，若所述第N控制電路601的第二控制端6012接入的第一低頻控制信號LCl為高電位，所述第五十一晶體管T51和第五十三晶體管T53打開，則所述第N控制電路601的輸出端P(N)為高電位。
[0076]當(dāng)所述第N控制電路601的第一控制端Q(N)為低電位時，若所述第N控制電路601的第二控制端6012接入的第一低頻控制信號LCl從高電位變?yōu)榈碗娢?，第五十一晶體管T51、第五十二晶體管T52、第五十三晶體管T53和第五十四晶體管T54均關(guān)閉，但由于上一時段第一低頻控制信號LCl是處于高電位、所述第N控制電路601的輸出端P(N)為高電位，則此時段所述第N控制電路601的輸出端P (N)維持上一時段的電位狀態(tài)，即P (N)為高電位。
[0077]進(jìn)一步地，所述第N維持電路602包括第三十二晶體管T32和第四十二晶體管T42，其中:
[0078]所述第三十二晶體管T32的柵極和所述第四十二晶體管T42的柵極電性連接所述第N控制電路601的輸出端P(N)，所述第三十二晶體管T32的漏極電性連接所述第N級水平掃描線G(N)，所述第四十二晶體管T42的漏極電性連接所述第N控制電路601的第一控制端Q(N)，所述第三十二晶體管T32的源極和所述第四十二晶體管T42的源極輸入所述直流低電壓 Vss ；
[0079]當(dāng)所述第N控制電路601的輸出端P(N)為高電位時，所述第三十二晶體管T32和第四十二晶體管T42打開，將所述第N級水平掃描線G(N)和所述第N控制電路601的第一控制端Q(N)維持在低電位。
[0080]進(jìn)一步地，所述第(N+4)控制電路601’包括第五十五晶體管T55、第五十六晶體管T56、第五十七晶體管T57和第五十八晶體管T58，其中:
[0081]所述第五十五晶體管T55的柵極、所述第五十五晶體管T55的漏極、所述第五十七晶體管T57的漏極電性連接所述第(N+4)控制電路601’的第二控制端6014，即接入第二低頻控制信號LC2，所述第五十五晶體管T55的源極電性連接所述第五十六晶體管T56的漏極和所述第五十七晶體管T57的柵極，所述第五十六晶體管T56的柵極電性連接所述第(N+4)控制電路601’的第一控制端Q(N+4)，所述第五十七晶體管T57的源極電性連接所述第五十八晶體管T58的漏極和所述第(N+4)控制電路601’的輸出端P(N+4)，所述第五十六晶體管T56的源極和所述第五十八晶體管T58的源極輸入直流低電壓Vss。
[0082 ]當(dāng)所述第(N+4)控制電路601’的第一控制端Q (N+4)為高電位時，所述第五十六晶體管T56和第五十八晶體管T58打開，將所述第(N+4)控制電路601’的輸出端P(N+4)拉低成低電位。
[0083]當(dāng)所述第(N+4)控制電路的第一控制端Q(N+4)為低電位時，若所述第N控制電路601的第二控制端6014接入的第二低頻控制信號LC2為高電位，所述第五十五晶體管T55和第五十七晶體管T57打開，則所述第N控制電路601的輸出端P (N+4)為高電位。
[0084]當(dāng)所述第(N+4)控制電路的第一控制端Q(N+4)為低電位時，若所述第(N+4)控制電路的第二控制端6014接入的第二低頻控制信號LC2從高電位變?yōu)榈碗娢?，則所述第五十五晶體管T55、第五十六晶體管T56、第五十七晶體管T57和第五十八晶體管T58均關(guān)閉，但由于上一時段第二低頻控制信號LC2是處于高電位、所述第(N+4)控制電路601的輸出端P (N+4)為高電位，則此時段所述第(N+4)控制電路601’的輸出端P(N+4)維持上一時段的電位狀態(tài)，即P(N+4)為高電位。
[0085]進(jìn)一步地，所述第(N+4)維持電路602’包括第三十三晶體管T33和第四十三晶體管T43，其中:
[0086]所述第三十三晶體管T33的柵極和所述第四十三晶體管T43的柵極電性連接所述第(N+4)控制電路601’的輸出端P(N+4)，所述第三十三晶體管T33的漏極電性連接所述第N級水平掃描線G(N+4)，所述第四十三晶體管T43的漏極電性連接所述第(N+4)控制電路601’的第一控制端Q(N+4)，所述第三十三晶體管T33的源極和所述第四十三晶體管T43的源極輸入所述直流低電壓Vss。
[0087]當(dāng)所述第(N+4)控制電路的輸出端P(N+4)為高電位時，所述第三十三晶體管T33和第四十三晶體管T43打開，將所述第(N+4)級水平掃描線G (N+4)和所述第(N+4)控制電路
601’的第一控制端Q(N+4)維持在低電位。
[0088]請參閱圖4，圖4是本發(fā)明實施例公開的一種GOA電路的電路示意圖。
[0089]其中，所述第N級GOA單元還包括第N上拉控制電路100、第N上拉電路200、第N下傳電路300、第N下拉電路400和第N自舉電容500。其中，所述第N上拉控制電路100、第N上拉電路200、第N下傳電路300、第N下拉電路400和第N自舉電容500分別連接所述第N控制電路601的第一控制端Q(N)，所述第N上拉電路200、第N下拉電路400和第N自舉電容500分別與所述第N級水平掃描線G(N)電性連接。
[0090]所述第N上拉控制電路100電性連接所述第N控制電路601的第一控制端Q(N)，第N上拉控制電路100接入第(N-2)級GOA單元產(chǎn)生的下傳信號ST (N-2)和第(N-2)級水平掃描線G(N-2);
[0091]所述第N上拉電路200和第N下傳電路300分別電性連接所述第N控制電路601的第一控制端Q(N)，所述第N上拉電路200與所述第N級水平掃描線G(N)電性連接，所述第N下傳電路300輸出第N級GOA單元產(chǎn)生的下傳信號ST(N)，所述第N上拉電路200和第N下傳電路300均接入對應(yīng)所述第N級GOA單元的時鐘信號；
[0092]所述第N自舉電容500包括一電容Cbl，所述電容Cbl的一端電性連接所述第N控制電路601的第一控制端Q(N)，另一端電性連接所述第N級水平掃描線G(N);
[0093]所述第N下拉電路400分別電性連接所述第N控制電路601的第一控制端Q(N)和第N級水平掃描線G(N)，所述第N下拉電路400還接入所述直流低電壓Vss，所述第N下拉電路400還接入第(N+2)級水平掃描線G(N+2)。
[0094]類似地，在第(N+4)級GOA單元中:所述第(N+4)級GOA單元還包括第(N+4)上拉控制電路100’、第(N+4)上拉電路200’、第(N+4)下傳電路300’、第(N+4)下拉電路400’和第(N+4)自舉電容500’。其中，所述第(N+4)上拉控制電路100’、第(N+4)上拉電路200’、第(N+4)下傳電路300’、第(N+4)下拉電路400’和第(N+4)自舉電容500’分別連接所述第(N+4)控制電路601’的第一控制端Q (N+4)，所述第(N+4)上拉電路200 ’、第(N+4)下拉電路400 ’和第(N+4)自舉電容500 ’分別與所述第(N+4)級水平掃描線G (N+4)電性連接。
[0095]第(N+4)上拉控制電路100’接入第(N+2)級GOA單元產(chǎn)生的下傳信號ST(N+2)和第(N+2)級水平掃描線G(N+2)，所述第(N+4)上拉控制電路電性連接所述第(N+4)控制電路601’的第一控制端Q(N+4);
[0096]所述第(N+4)上拉電路200 ’和第(N+4)下傳電路300 ’分別電性連接所述第(N+4)控制電路601’的第一控制端Q(N+4)，所述第(N+4)上拉電路200’與所述第(N+4)級水平掃描線G (N+4)電性連接，所述第(N+4)下傳電路300 ’輸出第(N+4)級GOA單元產(chǎn)生的下傳信號ST (N+4)，所述第(N+4)上拉電路200 ’和第(N+4)下傳電路300 ’均接入對應(yīng)所述第(N+4)級GOA單元的時鐘信號；
[0097]所述第(N+4)自舉電容500’包括一電容Cb2，所述電容Cb2的一端電性連接于第N+4級柵極信號點Q(N+4)，另一端電連接于所述第(N+4)級水平掃描線G(N+4);
[0098]所述第(N+4)下拉電路400，分別電性連接所述第(N+4)控制電路601，的第一控制端Q(N+4)和第(N+4)級水平掃描線G(N+4)，所述第(N+4)下拉電路400 ’還接入所述直流低電壓Vss，所述第(N+4)下拉電路400 ’還連接第(N+6)級水平掃描線G (N+6)。
[0099]該GOA電路采用的級傳方式是第N-2級傳給第N級。ST信號為GOA電路的啟動信號，只是在開始掃描的時候打開，后面一直處于低電位。ST信號負(fù)責(zé)啟動第一級和第二級GOA單元，而后面的第N級GOA電路的啟動信號由前面第N-2級電路的下傳電路部分的ST(N-2)信號負(fù)責(zé)產(chǎn)生，這樣就可以逐級打開GOA驅(qū)動電路，實現(xiàn)行掃描驅(qū)動。
[0100]第N級GOA單元接收第N-2級GOA單元產(chǎn)生的下傳信號ST(N-2)、第N-2級GOA單元產(chǎn)生的掃描驅(qū)動信號G(N-2)、第N+2級GOA單元產(chǎn)生的掃描驅(qū)動信號G(N+2)，以及直流低電壓Vss、時鐘信號CKl?CK4中的I個CK信號，第N級GOA單元通過不同的晶體管輸出掃描驅(qū)動信號G(N)和下傳信號ST(N)。這樣的結(jié)構(gòu)方式可以保證GOA信號逐級傳遞，是各掃描線被逐級充電。由于第(N-2)級GOA單元的下傳信號ST(N-2)和掃描驅(qū)動信號G(N-2)均是依據(jù)同一條時鐘而輸出，所以ST(N-2)和G(N-2)的時序和電位相同。在本發(fā)明的另外一種實施方式中，第N級GOA單元的上拉控制電路可以接收第N-2級GOA單元產(chǎn)生的下傳信號ST(N-2)和第N-2級GOA單元產(chǎn)生的掃描驅(qū)動信號G(N-2)中的任一個信號即可。
[0101]該GOA電路包括多個級聯(lián)的GOA單元，GOA電路還包括設(shè)置在各GOA單元外圍的第一低頻控制信號LC1、第二低頻控制信號LC2，直流低電壓VSS，以及四條時鐘信號號CK1、CK2、CK3、CK4的金屬線。
[0102]在GOA電路中，一般使用時鐘信號控制每一行TFT開啟或關(guān)閉，通過上拉電路將時鐘信號輸出至每個GOA單元的水平掃描線。不同的時鐘信號(如CK-l、CK-2、CK-3…CK-m等)可以同時輸出至GOA電路包括的多個級聯(lián)的GOA單元，以便將該時鐘信號輸出至TFT的柵極。例如，時鐘信號CK1、CK2、CK3、CK4分別輸入到第N級、第N+1級、N+2級、N+3級GOA單元的上拉電路，以分別對顯示區(qū)域相應(yīng)的水平掃描線進(jìn)行充電。
[0103]圖5是本發(fā)明實施例中時鐘信號的時序圖，以及時鐘信號與各GOA單元的對應(yīng)關(guān)系示意。本實施例中，每個GOA單元接入的時鐘信號為第一時鐘信號CK1、第二時鐘信號CK2、第三時鐘信號CK3和第四時鐘信號CK4中的一個，其中，第一時鐘信號CKl和第三時鐘信號CK3完全相反。時序上輸入到第N級和第N+4級GOA單元的時鐘信號剛剛相同(請參看圖5的CK信號圖)，可以避免共享Q點后產(chǎn)生的錯充問題。以下均以第N級GOA單元接入時鐘信號CKl為例進(jìn)行介紹。
[0104]其中，所述第一低頻控制信號LCl和第二低頻控制信號LC2的相位相反。LCl、LC2的周期剛好是時鐘信號號CK(HI)的2倍。CK信號占空比(Duty Rat1)為50%。
[0105]進(jìn)一步地，請參閱圖6，圖6是本發(fā)明實施例公開的一種GOA電路中第N級GOA單元和第(N+4)級GOA單元的電路圖。如圖6所示，第N+4級GOA單元的電路圖與第N級GOA單元的結(jié)構(gòu)類似，具體請參看上文圖1-圖4中的相關(guān)描述，在此不再贅述。
[0106]其中，第N級GOA單元的結(jié)構(gòu)包括:第N上拉控制電路100、第N上拉電路200、第N下傳電路300、第N下拉電路400、第N自舉電容500和第N下拉維持電路。其中，第N下拉維持電路包括第N控制電路601、第N維持電路602和第N共享電路603。
[0107]所述第N共享電路603包括第六^^一晶體管T61、第六十二晶體管T62、第六十三晶體管T63和第六十四晶體管T64，其中，共享電路中第六^^一晶體管T61的柵極和第六十三晶體管T63的柵極電性連接第N級GOA單元中第N控制電路601的輸出端P (N)，第六^^一晶體管T61的源級電性連接該第N控制電路601的第一控制端Q(N)，第六^^一晶體管T61的漏級電性連接第六十二晶體管T62的漏級;第六十二晶體管T62的源級電性連接該第N級GOA單元的后四級GOA單元(即第(N+4級)GOA單元)電路中第(N+4)控制電路601’的第一控制端Q(N+4)，第六十二晶體管T62的柵極和第六十四晶體管T64的柵極電性連接于第N+4級GOA單元中第(N+4)控制電路601’的輸出端P (N+4)；第六十三晶體管T63的源級電性連接第(N+4)級GOA單元的輸出端G(N+4)，即第(N+4)級水平掃描線G(N+4)，第六十三晶體管T63的漏級電性連接第六十四晶體管T64的漏級，第六十四晶體管T64的源極電性連接第N級水平掃描線G(N)。
[0108]所述第N控制電路601包括第五十一晶體管T51、第五十二晶體管T52、第五十三晶體管T53和第五十四晶體管T54，其中，第五十一晶體管T51，其柵極、漏極均輸入第一低頻控制信號LCl;第五十二晶體管T52，其柵極電性連接所述第N控制電路601的第一控制端Q(N)，源極輸入直流低電壓Vss;第五十三晶體管T53，其漏極輸入第一低頻控制信號LCl，源極電性連接第N控制電路601的輸出端P(N)，其中，第五^^一晶體管T51的源極、第五十二晶體管T52的漏極、第五十三晶體管T53的柵極這三者電性連接在一起;第五十四晶體管T54，其柵極電性連接該第N控制電路601的第一控制端Q(N)，漏極電性連接第N控制電路601的輸出端P(N)，源極輸入直流低電壓Vss。
[0109]所述第N維持電路602包括第三十二晶體管T32和第四十二晶體管T42，其中，第三十二晶體管T3 2，其柵極電性連接第N控制電路601的輸出端P (N )，漏極電性連接第N級GOA單元的輸出端G(N)，源極輸入直流低電壓Vss;第四十二晶體管T42，其柵極電性連接第N控制電路601的輸出端P(N)，漏極電性連接第N控制電路601的第一控制端Q(N)，源極輸入直流低電壓Vss。
[0110]由第N控制電路601、第N維持電路602和第N共享電路603所組成的下拉維持模塊600主要負(fù)責(zé)維持Q(N)和G(N)的低電位。
[0111]該第N上拉控制電路100包括第^^一晶體管Tll，所述第^^一薄膜晶體管TlI的柵極輸入來自該第N級GOA單元的前兩級GOA單元(第(N-2)級GOA單元)電路的下傳信號ST(N-2)，漏極和源極分別電性連接第(N-2)級水平掃描線G(N-2)和所述第N控制電路的第一控制端Q(N);該第N上拉控制電路100用于對Q(N)的電位進(jìn)行控制。
[0112]該第N上拉電路200包括第二^^一晶體管T21，該第二 ^^一晶體管T21的柵極電性連接于所述第N控制電路的第一控制端Q(N)，漏極接入對應(yīng)所述第N級GOA單元的時鐘信號，源極電性連接第N級水平掃描線G (N)，S卩該第N級GOA單元的輸出端G (N)。該上拉電路200用于根據(jù)該第N控制電路的第一控制端Q(N)的電位和該第N級GOA單元接入的時鐘信號的電位來控制該第N級GOA單元輸出掃描驅(qū)動信號G(N)。
[0113]該第N下傳電路300包括第二十二晶體管T22，該第二十二晶體管T22的柵極電性連接所述第N控制電路601的第一控制端Q(N)，漏極接入對于對應(yīng)該第N級GOA單元的時鐘信號，源極輸出第N級下傳信號ST(N)。該第N下傳電路300用于根據(jù)該第N控制電路601的第一控制端Q (N)的電位和該第N級GOA單元接入的時鐘信號的電位控制輸出該第N級GOA單元輸出第N級下傳信號ST(N)。
[0114]該第N下拉電路400包括第四^^一晶體管T41和第三^^一晶體管T31，第四^^一晶體管T41和第三十一晶體管T31的柵極均電性連接于該第N級GOA單元的下兩級GOA單元(第N+2級GOA單元)的輸出端G(N+2)，即第(N+2)級水平掃描線G(N+2)，第四^^一晶體管T41和第三i^一晶體管T31的源極均輸入直流低電壓Vs s，其中，T41的漏極電性連接該第N級水平掃描線G(N)，所述第三十一晶體管T31的漏極電性連接所述第N控制電路的第一控制端Q(N)。該下拉電路400用于在輸出掃描驅(qū)動信號G(N)后，快速拉低掃描驅(qū)動信號G(N)和該第N控制電路601的第一控制端Q (N)的電位。
[0115]該自舉電容電路500包括一電容CbI，該電容CbI的一端電性連接該第N控制電路601的第一控制端Q(N)，另一端電性連接所述第N級水平掃描線G(N)。自舉電容用于負(fù)責(zé)Q(N)的二次抬升。
[0116]特別地，在第一級GOA單元中，上拉控制電路中的第^^一晶體管T11的柵極和漏極均接入掃描啟動信號ST，僅第二十一晶體管T21輸出該第一級GOA單元的掃描驅(qū)動信號G
(1)，第二十二晶體管T22的源極無輸出，即輸出低電位。
[0117]同樣地，在第二級GOA單元中，上拉控制電路中的第^^一晶體管TlI的柵極和漏極均接入掃描啟動信號ST，僅第二十一晶體管T21輸出該第一級GOA單元的掃描驅(qū)動信號G
(2)，第二十二晶體管T22的源極無輸出，即輸出低電位。
[0118]另外，在該GOA電路的最后一級和倒數(shù)第二級GOA單元中，所述下拉電路中的第四十一晶體管T41和第三十一晶體管T31的柵極均接入掃描啟動信號ST。
[0119]從上述電路架構(gòu)來看，晶體管T52、T54的柵極都連接該第N控制電路601的第一控制端Q(N)，源極都連接直流低電壓Vss，主要用于在Q(N)為高電位時，關(guān)閉下拉維持電路，使P(N)處于低電位，T51的柵極連接第一低頻控制信號LCl，T51的源極與T53的柵極連接在一起，Τ53的源極連接第N控制電路601的輸出端P(N)，主要在Q(N)處于低電位時，通過LCl的高電位來打開T51、Τ53，使P(N)處于高電位時，維持Q(N)和G(N)的低電位;晶體管Τ31主要用來放掉Q(N)的電荷;Τ41主要用來拉低G(N)。
[0120]第N級GOA單元G(N)與第(Ν+4)級GOA單元G(N+4)共享下拉維持電路，共享電路603的功能類似與門電路。其中，第N級GOA單元G(N)只有一組下拉維持電路，靠第一低頻控制信號LCl提供驅(qū)動信號;G(N+4)級GOA電路也只有一組下拉維持電路，靠第二低頻控制信號LC2提供驅(qū)動信號。
[0121]基于圖6所示的電路，圖7是圖6中所示電路結(jié)構(gòu)的輸入信號和各個關(guān)鍵節(jié)點的波形示意圖。圖6中，ST(N-2)、ST(N)、ST(N+2)、ST(N+4)分別為第(N-2)級GOA單元、第N級GOA單元、第(N+2)級GOA單元、第(N+4)級GOA單元產(chǎn)生的下傳信號。
[0122]以下按圖7中的11、t2、t3、t4、t5這五個時段來逐個闡述該電路的工作情況:
[0123]在tl時段，第一低頻控制信號LCl處于低電位、第二低頻控制信號LC2處于高電位；由于該第N級、第N+4級GOA單元的啟動信號ST (N-2)、ST (N+2)未給，第N控制電路601的第一控制端Q (N)、第(N+4)控制電路601’的第一控制端Q (N+4)均處于低電位，第N級、第(N+4)級GOA單元無掃描驅(qū)動信號G(N)和G(N+4)輸出，均處于低電位；因LC2處于高電位，所以第(N+4)級GOA單元中的晶體管T55、T57開啟，第(N+4)控制電路601’的輸出端P(N+4)處于高電位，晶體管T33、T43打開，維持Q(N+4)還是處于Vss的低電位;而對于第N級GOA單元而言，LCl在tl的上一個時刻也處于高電位，使P(N)在上一時刻處于高電位;雖然LCl在tl時刻處于低電位，但由于晶體管T51、T52、T53、T54均關(guān)閉，P (N)點仍維持在上一時刻的高電位。因此，在11時段，P(N)和P(N+4)均處于高電位，由于共享模塊內(nèi)的T61、T63的柵極均連接至P(N)，T62、丁64的柵極均連接至？(奸4)，了61362、了63、了64全部打開，使得上下兩級6(^電路的00)和0(N+4)等電位，G(N)和G(N+4)等電位，即均維持在低電位。
[0124]在t2時段，第(N+4)級GOA單元的啟動信號ST(N+2) —直沒有開啟，Q(N+4)和G(N+4)一直處于低電位;LCl處于高電位、LC2處于低電位，第N級GOA單元接收第(N-2)級GOA單元產(chǎn)生的下傳信號ST(N-2)，ST(N-2)先是處于高電位，之后是低電位，G(N-2)與ST(N-2)信號同步，也是先處于尚電位，之后是低電位，而CKl彳目號先是低電位，再是尚電位。
[0125]t2時段內(nèi)在ST(N-2)處于高電位時，第N上拉控制電路100中的晶體管Tl打開，G(N-2)的高電平信號傳至第N控制電路601的第一控制端Q(N)，S卩Q(N)點因ST(N-2)開啟而處于高電位，并對自舉電容Cbl的上級板進(jìn)行充電。由于Q(N)處于高電位，因此T22、T21打開，時鐘信號CKl的低電位信號經(jīng)由Τ22、Τ21輸出低電位的第N級下傳信號ST(N)和掃描驅(qū)動信號G(N);另外由于Q(N)處于高電位，晶體管Τ52、Τ54打開，P(N)點被拉低至低電位，共享模塊內(nèi)的Τ61、Τ63關(guān)閉，上下兩級GOA單元停止共享，此時因LC2在t2的上一時刻為高電位，Ρ(Ν+4)仍維持在高電位。
[0126]t2時段內(nèi)在ST(N-2)處于低電位時，雖然ST(N-2)關(guān)閉、晶體管Tll斷開，但Q(N)通過之前充滿電荷的自舉電容Cbl維持在高電位，使晶體管T22、T21打開，同時有高電位的CK信號輸入到該第N級GOA單元，第N級GOA單元輸出高電位的第N級下傳信號ST(N)和掃描驅(qū)動信號G(N)，即在t2的后半段輸出啟動信號給第(Ν+2)級GOA單元。與此同時，高電位的CKl信號通過晶體管T22繼續(xù)給自舉電容Cbl充電，將Q(N)的電位實現(xiàn)二次抬升。因此，在整個t2時段內(nèi)，Q(N)均處于高電位。類似地，在t2的后半段，第(N+2)級GOA輸出低電位的G(N+2)，并在t3時刻開始時，輸出高電位的G(N+2)和ST(N+2)。
[0127]在t3時段開始時，G(N+2)開始打開，晶體管T31、T41都打開，快速將第N級GOA單元的第N級水平掃描線G (N)拉至低電位，第N控制電路601的第一控制端Q (N)的高電位也會被拉至Vss所處的低電位，S卩Q(N)點的高電位因G(N+2)下拉而變?yōu)榈碗娢?，此后一直保持低電位狀態(tài)，而t3時段內(nèi)LCl也是低電位，T51、T53處于關(guān)閉狀態(tài)，所以P(N)點仍維持t2時段的低電位，共享模塊的與門電路仍然不工作。而Q(N+4)在此時因ST(N+2)、G(N+2)的開啟而處于高電位，并對電容Cb2的上級板充電，另外由于Q(N+4)處于高電位，T22’、T21’打開，因在ST(Ν+2)開啟的時間內(nèi)，CKl處于低電位，第(Ν+4)級GOA單元輸出低電位的第(Ν+4)級下傳信號ST(N+4)和掃描驅(qū)動信號G(N+4);另外由于Q(N+4)處于高電位，使晶體管Τ56、Τ58打開，Ρ(Ν+4)被拉至低電位。
[0128]這里ST(N+2)在t3時段內(nèi)只有一半的時間開啟，而ST(N+2)在t3時段內(nèi)處于低電位時，此時有高電位的CKl信號輸入到該第(N+4)級GOA單元，之前充滿電荷的Cb2仍可以將晶體管T22’、T21’打開，第(N+4)級GOA單元輸出高電位的第N+4級下傳信號ST(N+4)和掃描驅(qū)動信號G(N+4)，即第(N+4)級水平掃描線輸出高電位，與此同時，第(N+4)級GOA單元中高電位的CKl信號通過晶體管T22’繼續(xù)給電容Cb2充電，將Q(N+4)的電位實現(xiàn)二次抬升。
[0129]在t4時段，G(N+6)開始打開，晶體管Τ31’、Τ4Γ都打開，快速將第(N+4)級GOA單元中第(Ν+4)級水平掃描線G(N+4)的電位拉至低電位，Q(N+4)的高電位因G(N+6)下拉而變?yōu)閂ss所處的低電位，此后一直保持低電位狀態(tài);而P(N+4)因LC2處于低電位而仍維持t3時段的低電位，此時第一低頻控制信號LCl處于高電位，晶體管T51、T53打開，故P(N)處于高電位，同時晶體管Τ32、Τ34也打開，維持Q(N)還是處于Vss的低電位。
[0130]在t5時段，第一低頻控制信號LCl處于低電位，P(N)點維持t4時段的高電位，因第二低頻控制信號LC2變?yōu)楦唠娢?，P(N+4)也被抬升至高電位，晶體管T33、T43打開，Q(N+4)還是處于￥%的低電位;此時共享電路中的晶體管了61、了62、了63、了64全部打開，與門電路開始工作，上下兩級GOA電路共享下拉維持電路，使得上下兩級GOA單元的Q(N)和Q(N+4)等電位，G(N)和G(N+4)等電位，即均維持在低電位。
[0131]在t5時段之后(從t5到下一幀的t2，其中一幀指將第I級到最后一級GOA單元全部逐級打開所用的時間)，在相位相反的第一低頻控制信號LCl和第二低頻控制信號LC2信號的作用下，P(N)和P(N+4)均處于高電位，共享模塊一直維持t5時段的開啟狀態(tài)，上下兩級GOA電路的Q(N)和Q(N+4)，G(N)和G(N+4)同時被LCl和LC2交替拉低。共享電路的T61、T62、Τ63、Τ64這4個晶體管的閾值電壓即使有漂移，但其主要起導(dǎo)通共享電路的作用，不影響每兩級GOA單元共享下拉維持電路的運(yùn)行。
[0132]另外，從圖7中的電路結(jié)構(gòu)看，由于第N級GOA單元和第(Ν+4)級GOA單元之間存在共享的下拉維持部分，每一級GOA單元只需要13個TFT，對于由多個GOA單元組成的GOA電路來說，可以大大縮減GOA電路中TFT的數(shù)目，減少GOA電路所占用的設(shè)計空間，實現(xiàn)液晶顯示器的更窄邊框設(shè)計。
[0133]優(yōu)選地，上述圖中所有晶體管均為N型金屬氧化物半導(dǎo)體(NMOS)晶體管。
[0134]可選地，也可以將圖6中的晶體管替換為P型金屬氧化物半導(dǎo)體(PMOS)晶體管，相應(yīng)地也要對各個輸入信號的時序圖進(jìn)行相應(yīng)更改，在此就不再進(jìn)行贅述。
[0135]本發(fā)明實施例還提供一種包括圖1-圖6中任一圖所示的GOA電路的液晶顯示器。請參看上述對圖1-圖6所示的GOA電路的描述，在此不再贅述。
[0136]在本說明書的描述中，參考術(shù)語“一個實施例”、“一些實施例”、“示例”、“具體示例”或“一些示例”等的描述意指結(jié)合該實施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特點包含于本發(fā)明的至少一個實施例或示例中。在本說明書中，對上述術(shù)語的示意性表述不一定指的是相同的實施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或特點可以在任何的一個或多個實施例或示例中以合適的方式結(jié)合。
[0137]以上對本發(fā)明實施例所提供的共享下拉維持電路的GOA電路及液晶顯示器進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個例對本發(fā)明的原理及實施方式進(jìn)行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在【具體實施方式】及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。
【主權(quán)項】
1.一種陣列基板行驅(qū)動(GOA)電路，所述GOA電路包括級聯(lián)的多個GOA單元，第N級GOA單元用于控制對第N級水平掃描線G(N)充電，第(N+4)級GOA單元用于控制對第(N+4)級水平掃描線G(N+4)充電，其中，N為正整數(shù);其特征在于， 所述第N級GOA單元包括第N下拉維持電路;第(N+4)級GOA單元包括第(N+4)下拉維持電路;所述第N下拉維持電路包括第N控制電路、第N維持電路和與所述第(N+4)下拉維持電路共有的第N共享電路;所述第(N+4)下拉維持電路包括第(N+4)控制電路、第(N+4)維持電路和與所述第N下拉維持電路共有的所述第N共享電路； 所述第N控制電路具有第一控制端Q(N)和第二控制端，所述第N控制電路的第二控制端接入第一低頻控制信號，所述第N控制電路的第一控制端Q(N)和所述第一低頻控制信號用于控制所述第N控制電路的輸出端P (N)的電位為高電位或者低電位;所述第N維持電路電性連接所述第N控制電路的輸出端P(N)、第一控制端Q(N)和所述第N級水平掃描線G(N)，用于在所述第N控制電路的輸出端P(N)為高電位時，維持所述第N控制電路的第一控制端Q(N)和所述第N級水平掃描線G(N)的電位為低電位； 所述第(N+4)控制電路具有第一控制端Q(N+4)和第二控制端，所述第(N+4)控制電路的第二控制端接入第二低頻控制信號，所述第(N+4)控制電路的第一控制端Q(N+4)和所述第二低頻控制信號用于控制所述第(N+4)控制電路的輸出端P(N+4)為高電位或者低電位;所述第(N+4)維持電路電性連接所述第(N+4)控制電路的輸出端P(N+4)、第一控制端Q(N+4)和所述第(N+4)級水平掃描線G(N+4)，用于在所述第(N+4)控制電路的輸出端P(N+4)為高電位時，維持所述第(N+4)控制電路的第一控制端Q (N+4)和所述第(N+4)級水平掃描線G (N+4)的電位為低電位;其中，所述第一低頻控制信號和第二低頻控制信號的相位相反； 當(dāng)所述第N控制電路的輸出端P(N)為高電位，并且所述第(N+4)控制電路的輸出端P(N+4)為高電位時，所述第N共享電路工作，將所述第N控制電路的第一控制端Q (N)的電位與所述第(N+4)控制電路的第一控制端Q (N+4)的電位共享，均維持在低電位，所述第N共享電路將所述第N級水平掃描線G(N)的電位與所述第(N+4)級水平掃描線G(N+4)的電位共享，均維持在低電位。2.根據(jù)權(quán)利要求1所述的GOA電路，其特征在于，當(dāng)所述第N控制電路的輸出端P(N)為低電位時，或者所述第(N+4)控制電路的輸出端P (N+4)為低電位時，所述第N共享電路停止工作。3.根據(jù)權(quán)利要求1或2所述的GOA電路，其特征在于，所述共享電路包括第六十一晶體管、第六十二晶體管、第六十三晶體管和第六十四晶體管，其中: 所述第六十一晶體管的柵極和所述第六十三晶體管的柵極電性連接所述第N控制電路的輸出端P(N)，所述第六十一晶體管的源級電性連接所述第N控制電路的第一控制端Q(N)，所述第六十一晶體管的漏級電性連接所述第六十二晶體管的漏級;所述第六十二晶體管的源級電性連接所述第(N+4)控制電路的第一控制端Q(N+4)，所述第六十二晶體管的柵極和所述第六十四晶體管的柵極電性連接所述第(N+4)控制電路的輸出端P(N+4);所述第六十三晶體管的源級電性連接所述第(N+4)級水平掃描線G(N+4)，所述第六十三晶體管的漏級電性連接所述第六十四晶體管的漏級，所述第六十四晶體管的源極電性連接所述第N級水平掃描線G(N)。4.根據(jù)權(quán)利要求3所述的GOA電路，其特征在于，所述第N控制電路包括第五十一晶體管、第五十二晶體管、第五十三晶體管和第五十四晶體管，其中: 所述第五十一晶體管的柵極、所述第五十一晶體管的漏極、所述第五十三晶體管的漏極電性連接所述第N控制電路的第二控制端，所述第五十一晶體管的源極電性連接所述第五十二晶體管的漏極和所述第五十三晶體管的柵極，所述第五十二晶體管的柵極電性連接所述第N控制電路的第一控制端Q(N)，所述第五十三晶體管的源極電性連接所述第五十四晶體管的漏極和所述第N控制電路的輸出端P(N)，所述第五十二晶體管的源極和所述第五十四晶體管的源極輸入直流低電壓； 當(dāng)所述第N控制電路的第一控制端Q (N)為低電位時，若所述第N控制電路的第二控制端為高電位，則所述第N控制電路的輸出端P (N)為高電位； 當(dāng)所述第N控制電路的第一控制端Q (N)為低電位時，若所述第N控制電路的第二控制端從高電位變?yōu)榈碗娢?，則所述第N控制電路的輸出端P (N)為高電位。5.根據(jù)權(quán)利要求4所述的GOA電路，其特征在于，所述第N維持電路包括第三十二晶體管和第四十二晶體管，其中: 所述第三十二晶體管的柵極和所述第四十二晶體管的柵極電性連接所述第N控制電路的輸出端P(N)，所述第三十二晶體管的漏極電性連接所述第N級水平掃描線G(N)，所述第四十二晶體管的漏極電性連接所述第N控制電路的第一控制端Q(N)，所述第三十二晶體管的源極和所述第四十二晶體管的源極輸入所述直流低電壓； 當(dāng)所述第N控制電路的輸出端P (N)為高電位時，所述第N級水平掃描線G (N)和所述第N控制電路的第一控制端Q( N)維持低電位。6.根據(jù)權(quán)利要求3至5任一項所述的GOA電路，其特征在于，所述第(N+4)控制電路包括第五十五晶體管、第五十六晶體管、第五十七晶體管和第五十八晶體管，其中: 所述第五十五晶體管的柵極、所述第五十五晶體管的漏極、所述第五十七晶體管的漏極電性連接所述第(N+4)控制電路的第二控制端，所述第五十五晶體管的源極電性連接所述第五十六晶體管的漏極和所述第五十七晶體管的柵極，所述第五十六晶體管的柵極電性連接所述第(N+4)控制電路的第一控制端Q(N+4)，所述第五十七晶體管的源極電性連接所述第五十八晶體管的漏極和所述第(N+4)控制電路的輸出端P(N+4)，所述第五十六晶體管的源極和所述第五十八晶體管的源極輸入直流低電壓； 當(dāng)所述第(N+4)控制電路的第一控制端Q (N+4)為低電位時，若所述第(N+4)控制電路的第二控制端為高電位，則所述第(N+4)控制電路的輸出端P (N+4)為高電位； 當(dāng)所述第(N+4)控制電路的第一控制端Q (N+4)為低電位時，若所述第(N+4)控制電路的第二控制端從高電位變?yōu)榈碗娢?，則所述第(N+4)控制電路的輸出端P (N+4)為高電位。7.根據(jù)權(quán)利要求6所述的GOA電路，其特征在于，所述第(N+4)維持電路包括第三十三晶體管和第四十三晶體管，其中: 所述第三十三晶體管的柵極和所述第四十三晶體管的柵極電性連接所述第(N+4)控制電路的輸出端P(N+4)，所述第三十三晶體管的漏極電性連接所述第N級水平掃描線G(N+4)，所述第四十三晶體管的漏極電性連接所述第(N+4)控制電路的第一控制端Q(N+4)，所述第三十三晶體管的源極和所述第四十三晶體管的源極輸入所述直流低電壓； 當(dāng)所述第(N+4)控制電路的輸出端P(N+4)為高電位時，所述第(N+4)級水平掃描線G(N+4)和所述第(N+4)控制電路的第一控制端Q(N+4)維持低電位。8.根據(jù)權(quán)利要求3所述的GOA電路，其特征在于，所述第N級GOA單元還包括第N上拉控制電路、第N上拉電路、第N下傳電路、第N下拉電路和第N自舉電容，其中: 所述第N上拉控制電路電性連接所述第N控制電路的第一控制端Q(N)，第N上拉控制電路接入第(N-2)級GOA單元產(chǎn)生的下傳信號ST (N-2)和第(N-2)級水平掃描線G (N-2)； 所述第N上拉電路和第N下傳電路分別電性連接所述第N控制電路的第一控制端Q(N)，所述第N上拉電路與所述第N級水平掃描線G(N)電性連接，所述第N下傳電路輸出第N級GOA單元產(chǎn)生的下傳信號ST(N)，所述第N上拉電路和第N下傳電路均接入對應(yīng)所述第N級GOA單元的時鐘信號； 所述第N自舉電容的一端電性連接所述第N控制電路的第一控制端Q(N)，另一端電性連接所述第N級水平掃描線G(N); 所述第N下拉電路分別電性連接所述第N控制電路的第一控制端Q(N)和第N級水平掃描線G(N)，所述第N下拉電路還接入所述直流低電壓，所述第N下拉電路還連接第(N+2)級水平掃描線G(N+2)。9.根據(jù)權(quán)利要求3所述的GOA電路，其特征在于，在所述第(N+4)級GOA單元中:所述第(N+4)級GOA單元還包括第(N+4)上拉控制電路、第(N+4)上拉電路、第(N+4)下傳電路、第(N+4)下拉電路和第(N+4)自舉電容； 所述第(N+4)上拉控制電路接入第(N+2)級GOA單元產(chǎn)生的下傳信號ST(N+2)和第(N+2)級水平掃描線G (N+2)，所述第(N+4)上拉控制電路電性連接所述第(N+4)控制電路的第一控制端Q(N+4)； 所述第(N+4)上拉電路和第(N+4)下傳電路分別電性連接所述第(N+4)控制電路的第一控制端Q(N+4)，所述第(N+4)上拉電路與所述第(N+4)級水平掃描線G(N+4)電性連接，所述第(N+4)下傳電路輸出第(N+4)級GOA單元產(chǎn)生的下傳信號ST(N+4)，所述第(N+4)上拉電路和第(N+4)下傳電路均接入對應(yīng)所述第(N+4)級GOA單元的時鐘信號； 所述第(N+4)自舉電容的一端電性連接該第(N+4)控制電路的第一控制端Q(N+4)，另一端電連接于所述第(N+4)級水平掃描線G(N+4); 所述第(N+4)下拉電路分別電性連接所述第(N+4)控制電路的第一控制端Q(N+4)和第(N+4)級水平掃描線G(N+4)，所述第(N+4)下拉電路還接入所述直流低電壓，所述第(N+4)下拉電路還連接第(N+6)級水平掃描線G (N+6)。10.根據(jù)權(quán)利要求8或9所述的GOA電路，其特征在于，每個GOA單元接入的時鐘信號為第一時鐘信號、第二時鐘信號、第三時鐘信號和第四時鐘信號中的一個，其中，接入所述第N級GOA單元的時鐘信號和接入所述第(N+4)級GOA單元的時鐘信號相同。11.根據(jù)權(quán)利要求10所述的GOA電路，其特征在于，所述第一低頻控制信號和第二低頻控制信號的周期為每個GOA單元接入的時鐘信號周期的2倍。12.根據(jù)權(quán)利要求8所述的GOA電路，其特征在于，在所述第一級和第二級GOA單元中，所述第一上拉控制電路和所述第二上拉控制電路接入掃描啟動信號;在最后一級和倒數(shù)第二級GOA單元中，所述下拉電路接入所述掃描啟動信號。13.—種液晶顯示器，其特征在于，包括如權(quán)利要求1-12任一項所述的GOA電路。
【文檔編號】G09G3/36GK106023933SQ201610587413
【公開日】2016年10月12日
【申請日】2016年7月21日
【發(fā)明人】徐洪遠(yuǎn)
【申請人】深圳市華星光電技術(shù)有限公司