本案涉及一種信號(hào)處理電路及信號(hào)處理方法，特別涉及一種信號(hào)產(chǎn)生電路及信號(hào)產(chǎn)生方法。

背景技術(shù)：

隨著影像顯示技術(shù)的快速發(fā)展，影像顯示技術(shù)被廣泛地應(yīng)用于顯示裝置。舉例而言，由柵極驅(qū)動(dòng)陣列(Gate Driver on Array，GOA)電路所組成的顯示裝置具有高集成度與超薄化的特性。然而，柵極驅(qū)動(dòng)陣列電路中的位移暫存器是用以接收并在預(yù)設(shè)的時(shí)序下復(fù)制信號(hào)產(chǎn)生電路所提供的電平信號(hào)，從而產(chǎn)生輸出信號(hào)。因此，柵極驅(qū)動(dòng)陣列電路所產(chǎn)生的輸出信號(hào)的波形不僅取決于自身的薄膜晶體管(Thin-Film Transistor，TFT)的電性，更與電平信號(hào)的波形所對(duì)應(yīng)的電壓值息息相關(guān)。一般而言，由于柵極驅(qū)動(dòng)陣列電路所產(chǎn)生的輸出信號(hào)是通過(guò)復(fù)制電平信號(hào)的波形而產(chǎn)生，因此，相較于電平信號(hào)，輸出信號(hào)的波形的表現(xiàn)(如，信號(hào)延遲)具有明顯地衰減。

因此，如何有效地維持柵極驅(qū)動(dòng)陣列電路的運(yùn)作并提升輸出信號(hào)的波形的表現(xiàn)來(lái)進(jìn)行信號(hào)產(chǎn)生電路的設(shè)計(jì)，可是一大挑戰(zhàn)。

技術(shù)實(shí)現(xiàn)要素：

本案公開(kāi)的一態(tài)樣涉及一種信號(hào)產(chǎn)生電路，此信號(hào)產(chǎn)生電路包含時(shí)序控制器與電平位移器，且電平位移器電性連接時(shí)序控制器。時(shí)序控制器用以產(chǎn)生時(shí)脈信號(hào)與控制信號(hào)。電平位移器用以接收時(shí)脈信號(hào)與控制序號(hào)。另外，電平位移器依據(jù)時(shí)脈信號(hào)與控制信號(hào)而于一周期的第一極性期間輸出高電平信號(hào)，并局部地調(diào)高高電平信號(hào)，再依據(jù)時(shí)脈信號(hào)與控制信號(hào)而于一周期的第二極性期間輸出低電平信號(hào)，并局部地調(diào)低低電平信號(hào)。

本案公開(kāi)的另一態(tài)樣涉及一種信號(hào)產(chǎn)生方法，且此感測(cè)方法包含以下步驟：通過(guò)時(shí)序控制器產(chǎn)生時(shí)脈信號(hào)與控制信號(hào)；通過(guò)電平位移器接收時(shí)脈信號(hào)與控制信號(hào)；通過(guò)電平位移器依據(jù)時(shí)脈信號(hào)與控制信號(hào)而于一周期的第一極性期間輸出高電平信號(hào)，并局部地調(diào)高高電平信號(hào)；以及通過(guò)電平位移器依據(jù)時(shí)脈信號(hào)與控制信號(hào)而于一周期的第二極性期間輸出低電平信號(hào)，并局部地調(diào)低低電平信號(hào)。

綜上所述，本案的技術(shù)方案與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。通過(guò)上述技術(shù)方案，可達(dá)到相當(dāng)?shù)募夹g(shù)進(jìn)步，并具有產(chǎn)業(yè)上的廣泛利用價(jià)值，本案所公開(kāi)的信號(hào)產(chǎn)生電路與信號(hào)產(chǎn)生方法是通過(guò)局部地對(duì)電平信號(hào)進(jìn)行調(diào)整，從而柵極驅(qū)動(dòng)陣列電路中的位移暫存器可以依據(jù)經(jīng)調(diào)整后的電平信號(hào)而輸出具有更為理想的波形表現(xiàn)的輸出信號(hào)。舉例而言，本案所公開(kāi)的信號(hào)產(chǎn)生電路與信號(hào)產(chǎn)生方法輸出高電平信號(hào)與低電平信號(hào)，并局部地調(diào)高高電平信號(hào)與局部地調(diào)低低位準(zhǔn)信號(hào)。另外，相較于傳統(tǒng)上提高或降低整體電平信號(hào)的技術(shù)方案，由于本案所公開(kāi)的信號(hào)產(chǎn)生電路與信號(hào)產(chǎn)生方法僅局部地對(duì)電平信號(hào)進(jìn)行調(diào)整，因此，本案所公開(kāi)的技術(shù)方案可以顯著地降低功率消耗。

附圖說(shuō)明

第1A圖為依據(jù)本案公開(kāi)的實(shí)施例所繪制的信號(hào)產(chǎn)生電路的方塊示意圖；

第1B圖為依據(jù)本案公開(kāi)的實(shí)施例所繪制的位移暫存器的方塊示意圖；

第1C圖為依據(jù)本案公開(kāi)的實(shí)施例所繪制的位移暫存器的電路示意圖；

第2A、2B、2C圖為依據(jù)本案公開(kāi)的實(shí)施例所繪制的信號(hào)產(chǎn)生電路所產(chǎn)生的電平信號(hào)的波形示意圖；以及

圖3為依據(jù)本案公開(kāi)的實(shí)施例所繪制的信號(hào)產(chǎn)生方法的流程圖。

附圖標(biāo)記說(shuō)明：

100 信號(hào)產(chǎn)生電路

102 時(shí)序控制器

104 電平位移器

110 位移暫存器

112 驅(qū)動(dòng)控制電路

114 驅(qū)動(dòng)電路

116 重置電路

122 第一穩(wěn)壓控制電路

124 第一穩(wěn)壓電路

126 第二穩(wěn)壓控制電路

128 第二穩(wěn)壓電路

130 下拉電路

300 信號(hào)產(chǎn)生方法

S301、S302、S303、S304 步驟

CLK 時(shí)脈信號(hào)

CTRL 控制信號(hào)

DCLK、DCLK′、DCLK(n) 電平信號(hào)

DCLK1 高電平信號(hào)

DCLK2 低電平信號(hào)

F1、F2 下降時(shí)間

LC1、LC2 低頻驅(qū)動(dòng)信號(hào)

ST(n-2)、ST(n) 掃描信號(hào)

Q(n-2)、Q(n) 控制信號(hào)R1、R2 上升時(shí)間

Sout、Sout′、Sout(n)、Sout(n+4) 輸出信號(hào)

VGH1、VGH2 高電平電壓

VGL1、VGL2 低電平電壓

VGSD、VSS 電源

W1、W2 時(shí)間長(zhǎng)度

具體實(shí)施方式

下文是舉實(shí)施例配合說(shuō)明書(shū)附圖作詳細(xì)說(shuō)明，以更好地理解本案的態(tài)樣，但所提供的實(shí)施例并非用以限制本公開(kāi)所涵蓋的范圍，而結(jié)構(gòu)操作的描述非用以限制其執(zhí)行的順序，任何由元件重新組合的結(jié)構(gòu)，所產(chǎn)生具有均等技術(shù)效果的裝置，皆為本公開(kāi)所涵蓋的范圍。此外，根據(jù)業(yè)界的標(biāo)準(zhǔn)及慣常做法，附圖僅以輔助說(shuō)明為目的，并未依照原尺寸作圖，實(shí)際上各種特征的尺寸可任意地增加或減少以便于說(shuō)明。下述說(shuō)明中相同元件將以相同的符號(hào)標(biāo)示來(lái)進(jìn)行說(shuō)明以便于理解。

在全篇說(shuō)明書(shū)與權(quán)利要求所使用的用詞(terms)，除有特別注明外，通常具有每個(gè)用詞使用在此領(lǐng)域中、在此公開(kāi)的內(nèi)容中與特殊內(nèi)容中的平常意義。某些用以描述本案公開(kāi)的用詞將于下或在此說(shuō)明書(shū)的別處討論，以提供本領(lǐng)域技術(shù)人員在有關(guān)本案公開(kāi)的描述上額外的引導(dǎo)。

此外，在本案中所使用的用詞『包含』、『包括』、『具有』、『含有』等等，均為開(kāi)放性的用語(yǔ)，即意指『包含但不限于』。

于本案中，當(dāng)一元件被稱(chēng)為『連接』或『耦接』時(shí)，可指『電性連接』或『電性耦接』?！哼B接』或『耦接』亦可用以表示二或多個(gè)元件間相互搭配操作或互動(dòng)。此外，雖然本案中使用『第一』、『第二』、…等用語(yǔ)描述不同元件，該用語(yǔ)僅是用以區(qū)別以相同技術(shù)用語(yǔ)描述的元件或操作。除非上下文清楚指明，否則該用語(yǔ)并非特別指稱(chēng)或暗示次序或順位，亦非用以限定本案。

第1A圖為依據(jù)本案公開(kāi)的實(shí)施例所繪制的信號(hào)產(chǎn)生電路100的方塊示意圖。如第1A圖所示，信號(hào)產(chǎn)生電路100包含時(shí)序控制器102與電平位移器104，且電平位移器104電性連接時(shí)序控制器102。時(shí)序控制器102用以產(chǎn)生時(shí)脈信號(hào)CLK與控制信號(hào)CTRL，并將時(shí)脈信號(hào)CLK與控制信號(hào)CTRL傳送至電平位移器104。電平位移器104用以接收時(shí)脈信號(hào)CLK、控制信號(hào)CTRL，并依據(jù)時(shí)脈信號(hào)CLK、控制信號(hào)CTRL而輸出電平信號(hào)DCLK。于此實(shí)施例中，電平位移器104更用以接收第一高電平電壓VGH1、第二高電平電壓VGH2、第一低電平電壓VGL1以及第二低電平電壓VGL2。

于一實(shí)施例中，電平位移器104先依據(jù)時(shí)脈信號(hào)CLK與控制信號(hào)CTRL而于一周期的第一極性期間輸出高電平信號(hào)(如，第2A圖所示的高電平信號(hào)DCLK1)，并局部地調(diào)高高電平信號(hào)。隨后，電平位移器104再依據(jù)時(shí)脈信號(hào)CLK與控制信號(hào)CTRL而于一周期的第二極性期間輸出低電平信號(hào)(如，第2A圖所示的低電平信號(hào)DCLK2)，并局部地調(diào)低低電平信號(hào)。如此，電平位移器104可以依據(jù)經(jīng)調(diào)高后的高電平信號(hào)與經(jīng)調(diào)低后的低電平信號(hào)而輸出電平信號(hào)DCLK。舉例而言，請(qǐng)參閱第2A圖，第2A圖為依據(jù)本案公開(kāi)的實(shí)施例所繪制的信號(hào)產(chǎn)生電路100所產(chǎn)生的電平信號(hào)DCLK的波形示意圖。如第2A圖所示，當(dāng)電平位移器104于一周期(如，時(shí)間T1～T5)的第一極性期間(如，時(shí)間T1～T3)輸出高電平信號(hào)DCLK1后，電平位移器104局部地(如，于周期T1～T5中的局部時(shí)間T1～T2)調(diào)高高電平信號(hào)DCLK1；當(dāng)電平位移器104于一周期(如，時(shí)間T1～T5)的第二極性期間(如，時(shí)間T3～T5)輸出低電平信號(hào)DCLK2后，電平位移器104局部地(如，于周期T1～T5中的局部時(shí)間T3～T4)調(diào)低低電平信號(hào)DCLK2。

于另一實(shí)施例中，電平位移器104先依據(jù)時(shí)脈信號(hào)CLK與控制信號(hào)CTRL而于第一極性期間的第一期間輸出第一高電平信號(hào)，并于第一極性期間的第二期間輸出第二高電平信號(hào)，上述第一高電平信號(hào)的電平高于第二高電平信號(hào)的電平。隨后，電平位移器依據(jù)時(shí)脈信號(hào)CLK與控制信號(hào)CTRL而于第二極性期間的第三期間輸出第一低電平信號(hào)，并于第二極性期間的第四期間輸出第二低電平信號(hào)，上述第一低電平信號(hào)的電平低于第二低電平信號(hào)的電平。舉例而言，請(qǐng)參閱第2A圖，當(dāng)電平位移器104于一周期(如，時(shí)間T1～T5)的第一極性期間(如，時(shí)間T1～T3)輸出高電平訊DCLK1時(shí)，電平位移器104于第一極性期間的第一期間(如，時(shí)間T1～T2)將高電平信號(hào)DCLK1調(diào)至第一高電平電壓VGH1，從而輸出第一高電平信號(hào)，電平位移器104于第一極性期間的第二期間(如，時(shí)間T2～T3)將高電平信號(hào)DCLK1調(diào)至第二高電平電壓VGH2，從而輸出第二高電平信號(hào)；當(dāng)電平位移器104于一周期(如，時(shí)間T1～T5)的第二極性期間(如，時(shí)間T3～T5)輸出低電平訊DCLK2時(shí)，電平位移器104于第二極性期間的第三期間(如，時(shí)間T3～T4)將低電平信號(hào)DCLK2調(diào)至第一低電平電壓VGL1，從而輸出第一低電平信號(hào)，電平位移器104于第二極性期間的第四期間(如，時(shí)間T4～T5)將低電平信號(hào)DCLK2調(diào)至第二低電平電壓VGL2，從而輸出第二低電平信號(hào)。

于又一實(shí)施例中，第一高電平信號(hào)的電平為第一高電平電壓VGH1，且第二高電平信號(hào)的電平為第二高電平電壓VGH2；第一低電平信號(hào)的電平為第一低電平電壓VGL1，且第二低電平信號(hào)的電平為第二低電平電壓VGL2。另外，第一高電平信號(hào)的電平高于第二高電平信號(hào)的電平，且第一低電平信號(hào)的電平低于第二低電平信號(hào)的電平。換句話說(shuō)，第一高電平電壓VGH1大于第二高電平電壓VGH2，且第一低電平電壓VGL1小于第二低電平電壓VGL2。于此實(shí)施例中，第一高電平電壓VGH1與第二高電平電壓VGH2的差值為5V，且第一低電平電壓VGL1與第二低電平電壓VGL2的差值為5V。應(yīng)了解到，上述關(guān)于第一高電平電壓VGH1、第二高電平電壓、第一低電平電壓VGL1以及第二低電平電壓VGL2的實(shí)施方式僅用以示范，并非用以限制本案。舉例而言，依據(jù)實(shí)際操作的需求，第一高電平信號(hào)、第二高電平信號(hào)、第一低電平信號(hào)以及第二低電平信號(hào)的電平可以彈性地進(jìn)行調(diào)整。

于一實(shí)施例中，時(shí)序控制器102可通過(guò)電平位移器104更用以調(diào)整第一極性期間的第一期間與第二極性期間的第三期間的時(shí)間長(zhǎng)度。舉例而言，請(qǐng)參閱第2A圖，當(dāng)時(shí)序控制器102用以延長(zhǎng)或縮短第一期間的時(shí)間長(zhǎng)度W1后，電平位移器104依據(jù)經(jīng)調(diào)整后的第一期間的時(shí)間長(zhǎng)度W1而于第一極性期間(如，時(shí)間T1～T3)的第一期間(如，時(shí)間T1～T2)輸出具有時(shí)間長(zhǎng)度W1的第一高電平信號(hào)；當(dāng)時(shí)序控制器102延長(zhǎng)或縮短第三期間的時(shí)間長(zhǎng)度W2后，電平位移器104依據(jù)經(jīng)調(diào)整后的第三期間的時(shí)間長(zhǎng)度W2而于第二極性期間(如，時(shí)間T3～T5)的第三期間(如，時(shí)間T3～T4)輸出第一低電平信號(hào)。于此實(shí)施例中，第一期間的時(shí)間長(zhǎng)度W1與第三期間的時(shí)間長(zhǎng)度W2均為5微秒(microsecond)，但本案的實(shí)施方式并不僅限于此。

于一實(shí)施例中，電平位移器104更用以將所輸出的電平信號(hào)DCLK傳送至位移暫存器110，從而位移暫存器110依據(jù)電平信號(hào)DCLK而產(chǎn)生輸出信號(hào)Sout。舉例而言，請(qǐng)參閱第1B、1C圖，第1B圖為依據(jù)本案公開(kāi)的實(shí)施例所繪制的位移暫存器110的方塊示意圖，且第1C圖為依據(jù)本案公開(kāi)的實(shí)施例所繪制的位移暫存器110的電路示意圖。如第1B圖所示，位移暫存器110包含驅(qū)動(dòng)控制電路112、驅(qū)動(dòng)電路114以及重置電路116，且驅(qū)動(dòng)控制電路112電性連接驅(qū)動(dòng)電路114，重置電路116電性連接驅(qū)動(dòng)控制電路112與驅(qū)動(dòng)電路114。驅(qū)動(dòng)控制電路112用以產(chǎn)生并傳送驅(qū)動(dòng)控制信號(hào)至驅(qū)動(dòng)電路114。驅(qū)動(dòng)電路114用以依據(jù)驅(qū)動(dòng)控制信號(hào)而于預(yù)設(shè)的時(shí)序下復(fù)制信號(hào)產(chǎn)生電路100所輸出的電平信號(hào)DCLK，從而產(chǎn)生輸出信號(hào)Sout。重置電路116用以產(chǎn)生并傳送重置信號(hào)至驅(qū)動(dòng)控制電路112與驅(qū)動(dòng)電路114，從而重置驅(qū)動(dòng)控制電路112與驅(qū)動(dòng)電路114以重新產(chǎn)生輸出信號(hào)Sout。

如第1C圖所示，驅(qū)動(dòng)控制電路112電性連接電源VGSD，且驅(qū)動(dòng)控制電路112用以依據(jù)前級(jí)掃描信號(hào)ST(n-2)而產(chǎn)生驅(qū)動(dòng)控制信號(hào)，并依據(jù)驅(qū)動(dòng)控制信號(hào)與本級(jí)電平信號(hào)DCLK(n)而產(chǎn)生本級(jí)掃描信號(hào)ST(n)。驅(qū)動(dòng)電路114用以依據(jù)驅(qū)動(dòng)控制信號(hào)與本級(jí)電平信號(hào)DCLK(n)而產(chǎn)生本級(jí)輸出信號(hào)Sout(n)。重置電路116包含第一穩(wěn)壓控制電路122、第一穩(wěn)壓電路124、第二穩(wěn)壓控制電路126、第二穩(wěn)壓電路128以及下拉電路130，且其均電性連接電源VSS。第一穩(wěn)壓控制電路122用以依據(jù)第一低頻驅(qū)動(dòng)信號(hào)LC1、前級(jí)控制信號(hào)Q(n-2)以及本級(jí)控制信號(hào)Q(n)而產(chǎn)生并傳送第一穩(wěn)壓控制信號(hào)至第一穩(wěn)壓電路124以為驅(qū)動(dòng)控制電路112與驅(qū)動(dòng)電路114進(jìn)行穩(wěn)壓。第二穩(wěn)壓控制電路126用以依據(jù)第二低頻驅(qū)動(dòng)信號(hào)LC2、前級(jí)控制信號(hào)Q(n-2)以及本級(jí)控制信號(hào)Q(n)而產(chǎn)生并傳送第二穩(wěn)壓控制信號(hào)至第二穩(wěn)壓電路128以為驅(qū)動(dòng)控制電路112與驅(qū)動(dòng)電路114進(jìn)行穩(wěn)壓。下拉電路130用以依據(jù)后級(jí)輸出信號(hào)Sout(n+4)而為驅(qū)動(dòng)電路114進(jìn)行電壓下拉。

于一實(shí)施例中，請(qǐng)參閱第2B、2C圖，若電平位移器104將未經(jīng)局部調(diào)整的電平信號(hào)DCLK′傳送至位移暫存器110，則輸出信號(hào)Sout′的波形具有明顯地衰減；若電平位移器104將經(jīng)局部調(diào)整后的電平信號(hào)DCLK傳送至位移暫存器110，則可以有效地降低輸出信號(hào)Sout的波形衰減。于此實(shí)施例中，輸出信號(hào)Sout′所對(duì)應(yīng)的上升時(shí)間R1為4.41微秒，且輸出信號(hào)Sout′所對(duì)應(yīng)的下降時(shí)間F1為2.92微秒。另外，當(dāng)?shù)谝桓唠娖叫盘?hào)與第二高電平信號(hào)的電平差值為5V，第一低電平信號(hào)與第二低電平信號(hào)的電平差值為5V，且第一高電平信號(hào)所對(duì)應(yīng)的第一期間的時(shí)間長(zhǎng)度W1與第一低電平信號(hào)所對(duì)應(yīng)的第三期間的時(shí)間長(zhǎng)度W2均為5微秒時(shí)，輸出信號(hào)Sout所對(duì)應(yīng)的上升時(shí)間R2為3.49微秒，且輸出信號(hào)Sout所對(duì)應(yīng)的下降時(shí)間F2為2.07微秒。因此，相較于輸出信號(hào)Sout′，輸出信號(hào)Sout具有更為理想的上升時(shí)間與下降時(shí)間，從而輸出信號(hào)Sout的波形更為接近理想方波。

圖3為依據(jù)本案公開(kāi)的實(shí)施例所繪制的信號(hào)產(chǎn)生方法300的流程圖。于一實(shí)施例中，信號(hào)產(chǎn)生方法300可以實(shí)施于上述信號(hào)產(chǎn)生電路100，但本案并不以此為限。為了易于理解信號(hào)產(chǎn)生方法300，后文將以信號(hào)產(chǎn)生電路100作為實(shí)施信號(hào)產(chǎn)生方法300的示范標(biāo)的。如圖3所示，信號(hào)產(chǎn)生方法300包含以下步驟：

S301：通過(guò)時(shí)序控制器102產(chǎn)生時(shí)脈信號(hào)CLK與控制信號(hào)CTRL；

S302：通過(guò)電平位移器104接收時(shí)脈信號(hào)CLK與控制信號(hào)CTRL；

S303：通過(guò)電平位移器104依據(jù)時(shí)脈信號(hào)CLK與控制信號(hào)CTRL而于一周期的第一極性期間(如正半周期)輸出高電平信號(hào)，并局部地調(diào)高高電平信號(hào)；以及

S304：通過(guò)電平位移器104依據(jù)時(shí)脈信號(hào)CLK與控制信號(hào)CTRL而于一周期的第二極性期間(如負(fù)半周期)輸出低電平信號(hào)，并局部地調(diào)低低電平信號(hào)。

舉例而言，當(dāng)電平位移器104依據(jù)時(shí)脈信號(hào)CLK與控制信號(hào)CTRL于輸出高電平信號(hào)(如，第2A圖所示的高電平信號(hào)DCLK1)與低位準(zhǔn)信號(hào)(如，第2A圖所示的低電平信號(hào)DCLK2)，并局部地調(diào)高高電平信號(hào)與調(diào)低低電平信號(hào)后，電平位移器104可以依據(jù)經(jīng)調(diào)高后的高電平信號(hào)與經(jīng)調(diào)低后的低位準(zhǔn)信號(hào)而輸出電平信號(hào)DCLK。

于一實(shí)施例中，請(qǐng)參閱步驟S303，電平位移器104依據(jù)時(shí)脈信號(hào)CLK與控制信號(hào)CTRL而于第一極性期間的第一期間輸出第一高電平信號(hào)，并于第一極性期間的第二期間輸出第二高電平信號(hào)。關(guān)于第一高電平信號(hào)與第二高電平信號(hào)的實(shí)施方式已為上述實(shí)施例所示范(請(qǐng)參閱第2A圖)，故于此不重新贅述。于另一實(shí)施例中，第一高電平信號(hào)的電平為第一高電平電壓VGH1，第二高電平信號(hào)的電平為第二高電平電壓VGH2，且第一高電平信號(hào)的電平高于第二高電平信號(hào)的電平。

于一實(shí)施例中，請(qǐng)?jiān)賲㈤啿襟ES303，電平位移器104依據(jù)時(shí)脈信號(hào)CLK與控制信號(hào)CTRL而于第二極性期間的第三期間輸出第一低電平信號(hào)，并于第二極性期間的第四期間輸出第二低電平信號(hào)。關(guān)于第一低電平信號(hào)與第二低電平信號(hào)的實(shí)施方式已為上述實(shí)施例所示范(請(qǐng)參閱第2A圖)，故于此不重新贅述。于又一實(shí)施例中，第一低電平信號(hào)的電平為第一低電平電壓VGL1，且第二低電平信號(hào)的電平為第二低電平電壓VGL2，且第一低電平信號(hào)的電平低于第二低電平信號(hào)的電平。

于上述實(shí)施例中，本案所公開(kāi)的信號(hào)產(chǎn)生電路與信號(hào)產(chǎn)生方法是通過(guò)局部地對(duì)電平信號(hào)進(jìn)行調(diào)整，從而柵極驅(qū)動(dòng)陣列電路中的位移暫存器可以依據(jù)經(jīng)調(diào)整后的電平信號(hào)而輸出具有較佳波形表現(xiàn)的輸出信號(hào)。舉例而言，本案所公開(kāi)的信號(hào)產(chǎn)生電路與信號(hào)產(chǎn)生方法輸出高電平信號(hào)與低電平信號(hào)，并局部地調(diào)高該高電平信號(hào)與局部地調(diào)低低位準(zhǔn)信號(hào)。另外，相較于傳統(tǒng)上提高或降低整體電平信號(hào)的技術(shù)方案，由于本案所公開(kāi)的信號(hào)產(chǎn)生電路與信號(hào)產(chǎn)生方法僅局部地對(duì)電平信號(hào)進(jìn)行調(diào)整，因此，本案所公開(kāi)的技術(shù)方案可以顯著地降低功率消耗。

技術(shù)領(lǐng)域通常知識(shí)者可以容易理解到公開(kāi)的實(shí)施例實(shí)現(xiàn)一或多個(gè)前述舉例的優(yōu)點(diǎn)。閱讀前述說(shuō)明書(shū)之后，技術(shù)領(lǐng)域通常知識(shí)者將有能力對(duì)如同此處公開(kāi)內(nèi)容作多種類(lèi)的變動(dòng)、置換、等效物以及多種其他實(shí)施例。因此本案的保護(hù)范圍當(dāng)視權(quán)利要求所界定者與其均等范圍為主。