柵極驅(qū)動單元、柵極驅(qū)動電路及其驅(qū)動方法和顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于顯示技術(shù)領(lǐng)域，具體涉及一種柵極驅(qū)動單元、柵極驅(qū)動電路及其驅(qū)動方法和顯示裝置。
【背景技術(shù)】
[0002]目前，液晶顯示面板由垂直和水平陣列式像素矩陣組成，在顯示過程中通過柵極驅(qū)動電路輸出柵極掃描信號，逐行掃描訪問各像素，并配合圖像數(shù)據(jù)實現(xiàn)顯示。
[0003]柵極驅(qū)動電路用于產(chǎn)生像素的柵極掃描電壓，G0A為一種將柵極驅(qū)動電路集成于陣列基板上的技術(shù)，每個G0A柵極驅(qū)動單元作為一個移位寄存器將掃描信號依次傳遞給下一G0A柵極驅(qū)動單元，逐行開啟薄膜晶體管(Thin Film Transistor:簡稱TFT)開關(guān)，完成像素單元的數(shù)據(jù)信號輸入;GOA雙向掃描電路為一種特殊的柵極驅(qū)動電路，可在不改變GOA柵極驅(qū)動單元物理單元結(jié)構(gòu)的條件下，僅改變輸入信號時序來控制柵極掃描信號的正向或逆向掃描。
[0004]氧化物薄膜晶體管(OxideTFT)為一種以金屬氧化物制作薄膜晶體管的顯示面板，具有電子迀移率高、開口率大等優(yōu)點;但在目前的G0A柵極驅(qū)動單元中，薄膜晶體管的柵極長期在低電壓下工作，薄膜晶體管長期在這種狀態(tài)下易發(fā)生特性變化，產(chǎn)生閾值電壓Vth漂移現(xiàn)象;尤其為以金屬氧化物制作的薄膜晶體管更易受到單一偏壓的影響，使GOA柵極驅(qū)動單元在顯示面板長時顯示過程中穩(wěn)定性變差，干擾正常掃描信號的輸出。
[0005]可見，設(shè)計一種結(jié)構(gòu)簡單，能保證薄膜晶體管穩(wěn)定的特性的G0A柵極驅(qū)動單元，成為目前亟待解決的技術(shù)問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問題為針對現(xiàn)有技術(shù)中存在的上述不足，提供一種柵極驅(qū)動單元、柵極驅(qū)動電路及其驅(qū)動方法和顯示裝置，采用該G0A柵極驅(qū)動單元不僅能實現(xiàn)雙向掃描，而且能避免薄膜晶體管的柵極長期處于單一偏壓下工作，保持了柵極驅(qū)動電路的穩(wěn)定性。
[0007]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案為該柵極驅(qū)動單元，包括輸入模塊、輸出模塊、上拉模塊、下拉模塊和復(fù)位模塊，其中:
[0008]所述輸入模塊，分別連接輸入信號、第一時鐘信號、第三時鐘信號和上拉點，用于將所述上拉點的電壓上拉為高電平，所述上拉點為所述輸入模塊的輸出端與所述輸出模塊的控制端之間的連接點；
[0009]所述輸出模塊，分別連接第二時鐘信號、所述上拉點和輸出點，用于在所述第二時鐘信號的控制下輸出柵極驅(qū)動信號，所述輸出點為所述下拉模塊的輸出端與所述輸出模塊的輸出端之間的連接點；
[0010]所述上拉模塊，分別連接第四時鐘信號和所述上拉點，用于在所述第四時鐘信號的控制下反轉(zhuǎn)所述上拉點的電壓；
[0011]所述下拉模塊，分別連接所述第二時鐘信號、所述上拉點、所述輸出點和參考電壓，用于在所述第二時鐘信號的控制下反轉(zhuǎn)所述輸出模塊的輸出端的電壓；
[0012]所述復(fù)位模塊，分別連接所述第一時鐘信號、所述第三時鐘信號、重置信號和所述參考電壓，用于在重置信號的控制下復(fù)位所述輸出模塊的輸出端。
[0013]優(yōu)選的是，所述輸入模塊包括第一晶體管和第二晶體管，其中:
[0014]所述第一晶體管，其柵極連接所述第一時鐘信號，第一極連接所述第一輸入信號，第二極連接所述上拉點；
[0015]所述第二晶體管，其柵極連接所述第三時鐘信號，第一極連接所述第二輸入信號，第二極連接所述上拉點。
[0016]優(yōu)選的是，所述輸出模塊包括第三晶體管和第一電容，其中:
[0017]所述第三晶體管，其柵極連接所述上拉點，第一極連接所述第二時鐘信號，第二極連接所述下拉模塊和所述復(fù)位模塊，所述輸出模塊的輸出端為所述第二極與所述復(fù)位模塊的連接點；
[0018]所述第一電容，其第一端連接所述上拉點，第二端連接所述輸出模塊的輸出端。
[0019]優(yōu)選的是，所述上拉模塊包括第四晶體管，其柵極與第一極連接、還與所述第四時鐘信號連接，第二極連接所述上拉點。
[0020]優(yōu)選的是，所述下拉模塊包括第二電容、第五晶體管、第六晶體管和第七晶體管，其中:
[0021]所述第二電容，其第一端連接所述第二時鐘信號，第二端連接所述第五晶體管，所述下拉點為所述第二電容第二端與所述第五晶體管的連接點；
[0022]所述第五晶體管，其柵極連接所述上拉點，第一極連接所述參考電壓，第二極連接所述第二電容的第二端；
[0023]所述第六晶體管，其柵極連接所述下拉點，第一極連接所述參考電壓，第二極連接所述上拉點；
[0024]所述第七晶體管，其柵極連接所述下拉點，第一極連接所述參考電壓，第二極連接所述輸出點。
[0025]優(yōu)選的是，所述復(fù)位模塊包括第八晶體管和第九晶體管，其中:
[0026]所述第八晶體管，其柵極連接第一時鐘信號，第一極連接所述參考電壓，第二極連接所述輸出點；
[0027]所述第九晶體管，其柵極連接第三時鐘信號連接，第一極連接所述參考電壓，第二極連接所述輸出點。
[0028]—種柵極驅(qū)動電路，包括上述的柵極驅(qū)動單元，多個所述柵極驅(qū)動單元級聯(lián)連接，每一所述柵極驅(qū)動單元為一條柵線提供柵極驅(qū)動信號。
[0029]一種顯示裝置，包括上述的柵極驅(qū)動電路。
[0030]—種包括上述的多個柵極驅(qū)動單元的柵極驅(qū)動電路驅(qū)動方法，對第N行柵線進(jìn)行驅(qū)動時，第N行柵線對應(yīng)的柵極驅(qū)動電路的驅(qū)動方法包括:輸入與保持階段、輸出階段和復(fù)位階段，其中:
[0031]在輸入與保持階段:在第一時鐘信號的控制下，所述輸入模塊接收前一行柵線的柵極驅(qū)動單元的輸出模塊的輸出信號作為輸入信號，并將輸入信號存儲在上拉點；以及，在第四時鐘信號的控制下，所述下拉模塊保持所述上拉點的電壓；
[0032]在輸出階段:在第二時鐘信號的控制下，所述輸出模塊輸出本級柵極驅(qū)動信號；
[0033]在復(fù)位階段:在第三時鐘信號的作用下，以下一行柵線的柵極驅(qū)動單元的輸出模塊的輸出信號作為重置信號，重置所述輸出模塊的輸出端的電壓。
[0034]優(yōu)選的是，對除上述第N行以外的柵線進(jìn)行驅(qū)動時，第N行柵線對應(yīng)的柵極驅(qū)動電路的驅(qū)動方法包括:電壓輸出階段包括輸出保持階段和輸出補償階段，其中:
[0035]在電平保持階段:在第一時鐘信號和第三時鐘信號的作用下，保持所述上拉點和所述下拉點為低電平；
[0036]在電平反轉(zhuǎn)階段:在第四時鐘信號的作用下，使得所述上拉點和所述下拉點的電壓反轉(zhuǎn)。
[0037]優(yōu)選的是，所述第一時鐘信號、所述第二時鐘信號、所述第三時鐘信號和所述第四時鐘信號的有效電平時間均為1/4周期，所述有效電平為高電平。
[0038]優(yōu)選的是，所述第一時鐘信號、所述第二時鐘信號、所述第三時鐘信號和所述第四時鐘信號采用順序驅(qū)動方式或逆序驅(qū)動方式:
[0039]在順序驅(qū)動方式中，所述第一時鐘信號、所述第二時鐘信號、所述第三時鐘信號和所述第四時鐘信號依次設(shè)置為有效電平，且分別依次滯后1/4周期；
[0040]在逆序驅(qū)動方式中，所述第四時鐘信號、所述第三時鐘信號、所述第二時鐘信號和所述第一時鐘信號依次設(shè)置為有效電平，且分別依次滯后1/4周期；