技術(shù)編號：7184590
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。與有關(guān)申請的交叉參考本申請是基于Iguchi等人于2000年8月28日提交的名為“Methedof Febricating Deep Sub-Micron CMOS Source/Drain with MDD andSelective CVD Silicide”的09/649,382號申請的后續(xù)申請。制作MOS器件和COMS器件的一種較優(yōu)方法應(yīng)該是減少掩模層次的數(shù)量和離子摻雜步驟。較優(yōu)方法還應(yīng)該能夠僅用一步選擇性CVD硅化物淀積形成一個(gè)硅化物層。本發(fā)明的優(yōu)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲(chǔ)備，不適合論文引用。