相鄰半導體鰭形部間有場電極的半導體器件及其制造方法
【技術領域】
[0001]本申請涉及具有場電極的半導體器件、例如功率半導體開關以及其制造方法。
【背景技術】
[0002]在受電壓控制的溝道/本體區(qū)域與漏極區(qū)域之間具有漂移區(qū)的集成功率器件在該漂移區(qū)越長時接受越高的截止電壓，其中功率器件的接通電阻RDSon也隨著漂移區(qū)的長度增加而提高。在具有與漂移區(qū)毗鄰的場電極的功率器件中，可移動的載流子在截止運行時從漂移區(qū)的處于場電極之間的部分中被排空(ausraeumen)，并且施加到場電極上的電勢補償在被排空的漂移區(qū)中的靜止的摻雜材料離子的剩余電荷。漂移區(qū)中的電場的補償允許漂移區(qū)的更高的基本摻雜(Grunddotierung)，由此在漂移區(qū)的長度相同的情況下得到更小的接通電阻RDSon和更低的功率損耗。值得期望的是，具有場電極的半導體器件的開關特性被改進。

【發(fā)明內容】

[0003]該任務通過獨立權利要求的特征來解決。擴展方案在從屬權利要求中被找到。
[0004]—實施形式涉及一種具有半導體鰭形部(Halbleiterfin)的半導體器件，所述半導體鰭形部被構造在基平面(Basisebene)與半導體本體的主表面之間，并且在其中分別在主表面和溝道/本體區(qū)域之間構造源極區(qū)域以及在溝道/本體區(qū)域和基平面之間構造漂移區(qū)。此外，該半導體器件還包括在相應的溝道/本體區(qū)域的分別彼此對置的兩側上的柵極電極結構以及在彼此相鄰的半導體鰭形部之間的經過場電介質與漂移區(qū)分開的并從主表面延伸直至基平面的場電極結構。被分配給彼此相鄰的半導體鰭形部的柵極電極結構從兩側圍住場電極結構的上部分。
[0005]根據(jù)另一實施形式，一種用于制造半導體器件的方法包括從主表面開始直至基平面將溝槽刻蝕到半導體層中，其中在所述溝槽之間構造半導體鰭形部。這些溝槽被加襯(auskleiden)有介電層。在被加襯有介電層的溝槽中構造場電極。介電層的上部分被去除，其中在半導體鰭形部和場電極之間構造柵極溝槽，所述柵極溝槽使半導體鰭形部的緊接著主表面的上部分顯露。在所述柵極溝槽中構造柵極電極。
【附圖說明】
[0006]附圖介紹了對本發(fā)明的實施形式的進一步理解并構成本說明書的部分。附圖圖解說明了實施形式并與本說明書一起闡明本發(fā)明所基于的考慮。本發(fā)明的其他實施形式和一些所得到的優(yōu)點直接從下面的詳細描述中得出。
[0007]圖1A示出了根據(jù)一實施形式的經過半導體器件的部分的垂直于主表面的示意性垂直截面。
[0008]圖1B示出了經過圖1A的半導體器件的部分沿著平行于主表面的交截線B-B的示意性橫向截面。
[0009]圖1C示出了根據(jù)一實施形式的具有按行彼此相對移位的場電極的半導體器件的示意性橫向截面。
[0010]圖1D示出了經過根據(jù)一實施形式的具有條帶狀布置的半導體鰭形部的半導體器件的示意性橫向截面。
[0011]圖2示出了半導體基板的部分在刻蝕溝槽之后的示意性透視圖，用于表示根據(jù)一實施形式的用于制造半導體器件的方法。
[0012]圖3示出了圖2的半導體基板部分在給溝槽加襯有介電層之后的示意性透視圖。
[0013]圖4示出了圖3的半導體基板部分在用場電極填充被加襯的溝槽之后的示意性透視圖。
[0014]圖5示出了圖4的半導體基板部分在去除介電層的上部分之后的示意性透視圖。
[0015]圖6A示出了圖5的半導體基板部分在使在通過去除介電層的上部分而形成的柵極溝槽之間的半導體鰭形部變薄之后的示意性垂直截面。
[0016]圖6B示出了圖6A的半導體基板部分沿著平行于主表面的交截線B-B的示意性橫向截面。
[0017]圖7A示出了圖6A的半導體基板部分在構造柵極電介質之后的示意性垂直截面。
[0018]圖7B示出了圖7A的半導體基板部分沿著交截線B-B的示意性橫向截面。
[0019]圖8A示出了圖7A的半導體基板部分在構造柵極電極之后的示意性垂直截面。
[0020]圖SB示出了圖8A的半導體基板部分沿著交截線B-B的示意性橫向截面。
[0021]圖9A示出了根據(jù)另一實施形式的ADZFET(有源漂移區(qū)場效應晶體管(activedrift zone FET))的部分的示意性垂直截面。
[0022]圖9B示出了根據(jù)圖9A的ADZFET的示意性電路圖。
[0023]接下來關于這些附圖進一步闡明一些實施實例。然而，本發(fā)明并不限于被描述的實施形式，而是能夠以適當?shù)姆绞奖恍薷暮捅蛔儞Q。一個實施形式的各個單獨的特征和特征組合可以與另一實施形式的特征和特征組合進行適當組合，只要涉及的特征不相互排斥即可。相一致的元件在附圖中被配備有相一致的或者相似的參考符號，并部分地省去對這種元件的重復描述。除此之外，這些圖并不一定要按正確比例示出，因為這些圖主要用于用表說明和闡明。
【具體實施方式】
[0024]接下來，概念“電連接”描述了在相互電連接的元件之間的低歐姆連接，例如在涉及的元件之間的直接接觸或者通過金屬和/或高摻雜的半導體的低歐姆連接。概念“電耦合”包括如下情況在內，一個或多個適于信號轉接的有源的和/或無源的電元件被設置在電耦合的元件之間的線路路徑中，例如在第一狀態(tài)下導致電耦合的元件的低歐姆連接并在第二狀態(tài)下導致這些電耦合的元件的高歐姆的解耦的這些元件被設置在所述線路路徑中。
[0025]這些附圖指明了相對的摻雜材料濃度。例如“η—”標明摻雜材料濃度低于在以“η”標明的區(qū)域中的摻雜材料濃度的區(qū)域。標記“η+”指明了其中摻雜材料濃度高于在以“η”標明的區(qū)域中的摻雜材料濃度的區(qū)域。具有同一相對摻雜材料濃度的區(qū)域未必一定具有相同的絕對摻雜材料濃度。例如，兩個同樣以“η”標明的區(qū)域可以具有相同的或者不同的摻雜材料濃度。
[0026]圖1A到ID涉及具有晶體管單元TC的半導體器件，所述晶體管單元TC可以是JFET(結型場效應晶體管(junct1n field effect transistor))單元或者IGFET(絕緣柵場效應晶體管(insulated gate field effect transistor))單元，例如可以是增強型或者耗盡型的MOSFET(金屬氧化物半導體場效應晶體管(metal oxide semiconductor fieldeffect transistor))單元，其中縮寫“MOSFET”既包括帶有金屬柵極電極的FET(場效應晶體管(field effect transistor))，又包括帶有非金屬電極的FET。相對應地，半導體器件500是JFET、IGFET、ADZFET或者是除了相對應的晶體管單元類型以外還包括其他電路、例如柵極驅動器或者控制邏輯電路的構件。
[0027]該半導體器件500包括具有在構件正面上的主表面101以及在構件背面上的與主表面101對置的背面表面102的半導體本體100。在下文，橫向方向和伸展是平行于主表面101的這種方向和伸展，而垂直方向和伸展是垂直于主表面101的這種方向和伸展。
[0028]半導體本體100的材料是單晶半導體材料，例如為硅S1、碳化硅S i C、鍺Ge、硅鍺晶體SiGe、氮化鎵GaN或者砷化鎵GaAs。半導體本體100在主表面101和背面表面102之間的厚度為至少20μηι，例如為至少90μηι。半導體本體100可以具有邊長為好幾毫米的矩形外形。在半導體本體100的構件正面上，半導體本體100的部分構造半導體鰭形部190，所述半導體鰭形部190在主表面101和基平面BP之間延伸并且在一個或兩個橫向方向上通過場電極結構250而是彼此隔開的。
[0029]半導體鰭形部190可以分別具有相同的鰭形部寬度，所述鰭形部寬度可以位于1nm到500nm的范圍內。場電極結構250的寬度對應于半導體鰭形部190之間的距離，并且可以位于30nm到500nm并且包括500nm在內的范圍內。相鄰的半導體鰭形部的節(jié)距(中軸到中軸的距離)可以位于40nm到大約Ιμπι的范圍內。
[0030]依據(jù)一實施形式，半導體鰭形部190是每隔一定距離布置的具有分別相同的鰭形部寬度的條帶。根據(jù)另一實施形式，半導體器件500包括沿著第一橫向方向走向的第一半導體鰭形部191和沿著與第一橫向方向相交的第二橫向方向走向的第二半導體鰭形部192。
[0031]在半導體鰭形部190中，緊接著主表面101構造有源極區(qū)域110，緊接著源極區(qū)域110并且通過源極區(qū)域110與主表面101分開地構造有溝道/本體區(qū)域115，以及在溝道/本體區(qū)域115和基平面BP之間構造有漂移區(qū)120的至少部分。