具軟啟動電路的電壓調(diào)整器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電壓調(diào)整器，且特別涉及一種具軟啟動電路的電壓調(diào)整器。
【背景技術(shù)】
[0002]請參照圖1A與圖1B,其所繪示為公知電壓調(diào)整器(voltage regulator)及其相關(guān)信號示意圖。電壓調(diào)整器100為一種低壓差電壓調(diào)整器(low dropout voltage regulator,簡稱LDO電壓調(diào)整器)，其包括:包括:一參考電壓Vref、一晶體管MP、一運算放大器0P、電阻Rl與電阻R2。
[0003]于電壓調(diào)整器100中，運算放大器OP受控于致能信號EN，其負輸入端接收參考電壓Vref,正輸入端接收反饋電壓Vfb,輸出端產(chǎn)生一誤差信號(error signal) Ve0晶體管MP柵極連接至運算放大器OP輸出端，源極連接至一電源電壓Vcc，漏極接至電壓調(diào)整器100的輸出端O。再者，電阻Rl第一端連接至晶體管MP漏極，電阻Rl第二端連接至節(jié)點a ；電阻R2第一端連接至節(jié)點a，電阻R2第二端連接至接地電壓GND。再者，節(jié)點a產(chǎn)生反饋電壓Vfb，且節(jié)點a連接至運算放大器OP的正輸入端。
[0004]再者，電壓調(diào)整器100的輸出端O連接至一穩(wěn)壓電容器(Bulk capacitor) Cb與負載110。于電壓調(diào)整器100正常運作時,誤差信號Ve可以控制晶體管Mp產(chǎn)生輸出電壓Vout0并且，穩(wěn)壓電容器Cb可以穩(wěn)定地維持電壓調(diào)整器100產(chǎn)生的輸出電壓Vout，使得電壓調(diào)整器100的輸出端O產(chǎn)生輸出電流1至負載(load) 110?；旧?，輸出電壓Vout =(1+R1/R2) XVref0
[0005]然而，由于穩(wěn)壓電容器(bulk capacitor) Cb的電容值較大。于公知電壓調(diào)整器100的啟動(start up)瞬間,輸出端O會產(chǎn)生較大的輸出電流1,并且可能導(dǎo)致負載110或者晶體管MP的損毀。以下詳細介紹各種啟動情況下，電壓調(diào)整器100的輸出電壓Vout與輸出電流1之間的關(guān)系。
[0006]如圖1B所示，電壓調(diào)整器100于時間點tl啟動時，致能信號EN為高電平代表運算放大器OP可正常運作，且電源電壓Vcc以斜坡(ramp)的方式上升。很明顯地，于電源電壓Vcc上升的過程,會使得輸出電壓Vout產(chǎn)生過沖現(xiàn)象(overshoot) 120,并且輸出電流1也會有不穩(wěn)定的情況。
[0007]再者，于時間點t2時，電源電壓Vcc已經(jīng)為穩(wěn)態(tài)的3.3V,而致能信號EN由低電平切換為高電平。很明顯地，當運算放大器OP開始運作的瞬間，也會使得電壓調(diào)整器100產(chǎn)生的輸出電壓Vout有過沖現(xiàn)象122，而此時的輸出電流1為大于2A (2000mA)的沖擊電流(rush current)。因此,輸出電流1很可能燒毀負載110或晶體管MP。
[0008]再者，于時間點t3時，而致能信號EN為高電平，且電源電壓Vcc由OV快速上升至
3.3V。很明顯地，當電壓調(diào)整器100的啟動瞬間，電壓調(diào)整器100產(chǎn)生的輸出電壓Vout有過沖現(xiàn)象124,而此時的輸出電流1為大于0.5A (500mA)的沖擊電流(rush current)。因此，輸出電流1很可能燒毀負載110或晶體管MP。
[0009]一般來說，當電壓調(diào)整器100的啟動瞬間時，運算放大器OP的二個輸入端之間的電壓差(voltage difference)太大,造成晶體管MP產(chǎn)生大的輸出電流1以及過沖現(xiàn)象的輸出電壓Vout。
[0010]而為了防止電壓調(diào)整器在啟動瞬間產(chǎn)生大的沖擊電流，美國專利US 8，704，506、US 7，459，891、US 7，619，397 與 US 6，969，977 揭露了各種軟啟動電路(soft-startcircuit)，并將軟啟動電路運用于電壓調(diào)整器，用來降低電壓調(diào)整器在啟動瞬間產(chǎn)生的沖擊電流。

【發(fā)明內(nèi)容】

[0011]本發(fā)明的目的在于提出一種具軟啟動電路的電壓調(diào)整器。此軟啟動電路架構(gòu)簡單，可以有效地消除輸出電壓Vout的過沖現(xiàn)象與沖擊電流。
[0012]本發(fā)明公開了一種電壓調(diào)整器，包含:一運算放大器，具有一第一輸入端接收一控制電壓、具有一第二輸入端接收一反饋電壓，以及具有一輸出端產(chǎn)生一誤差信號；一晶體管，具有一柵極連接至該運算放大器的該輸出端并接收該誤差信號，具有一第一端接收一電源電壓，以及具有一第二端連接至該電壓調(diào)整器的一輸出端；其中，該電壓調(diào)整器的該輸出端產(chǎn)生一輸出電壓；一第一電阻，具有一第一端連接至該電壓調(diào)整器的該輸出端，具有一第二端連接至該運算放大器的該第二輸入端；一第二電阻，具有一第一端連接至該第一電阻的該第二端，具有一第二端連接一接地電壓；其中，該第二電阻的該第一端產(chǎn)生該反饋電壓；一輸出電壓延遲電路，連接至該電壓調(diào)整器的該輸出端用以接收該輸出電壓，并產(chǎn)生一延遲的輸出電壓；以及一選擇電路，具有一第一輸入端接收一參考電壓，具有一第二輸入端接收該延遲的輸出電壓，具有一輸出端產(chǎn)生該控制電壓至該運算放大器的該第一輸入端；其中，當該參考電壓大于該延遲的輸出電壓時，該選擇電路以該延遲的輸出電壓作為該控制電壓；以及，當該參考電壓小于該延遲的輸出電壓，該選擇電路以該參考電壓作為該控制電壓。
[0013]為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實施例，并配合所附附圖，作詳細說明如下:
【附圖說明】
[0014]圖1A與圖1B所繪示為公知電壓調(diào)整器及其相關(guān)信號示意圖。
[0015]圖2A與圖2B所繪示為本發(fā)明電壓調(diào)整器及其相關(guān)信號示意圖。
[0016]圖3A與圖3B所繪示為輸出電壓延遲電路的二種實施例。
[0017]圖4A與圖4B所繪示為選擇電路的二種實施例。
[0018]其中，附圖標記說明如下:
[0019]100:電壓調(diào)整器
[0020]110:負載
[0021]120、122、124:過沖現(xiàn)象
[0022]200:電壓調(diào)整器
[0023]210:選擇電路
[0024]212:比較器
[0025]214:反相器
[0026]216:第一傳輸閘
[0027]218:第二傳輸閘
[0028]220:輸出電壓延遲電路
[0029]222:單增益緩沖器
[0030]230:負載
【具體實施方式】
[0031 ] 請參照圖2A與圖2B，其所繪示為本發(fā)明電壓調(diào)整器及其相關(guān)信號示意圖。電壓調(diào)整器200為電壓調(diào)整器，其包括:一參考電壓Vref、一選擇電路(selecting circuit) 210,一晶體管MP、一運算放大器OP、一輸出電壓延遲電路(output voltage delayingcircuit) 220、電阻Rl與電阻R2。其中，軟啟動電路由選擇電路210與輸出電壓延遲電路220所組成。
[0032]根據(jù)本發(fā)明的實施例，選擇電路210的二輸入端接收參考電壓Vref以及延遲的輸出電壓(delayed output voltage)Vss,并在選擇電路210的輸出端產(chǎn)生一控制電壓Vr。當參考電壓Vref大于延遲的輸出電壓Vss時，選擇電路210以延遲的輸出電壓Vss作為控制電壓Vr。反之，當參考電壓Vref小于延遲的輸出電壓Vss時，選擇電路210以參考電壓Vref作為控制電壓Vr。
[0033]再者，于電壓調(diào)整器200中運算放大器OP受控于致能信號EN，其負輸入端接收控制電壓Vr，正輸入端接收反饋電壓Vfb，輸出端產(chǎn)生一誤差信號Ve。晶體管MP柵極連接至運算放大器OP輸出端，源極連接至一電源電壓Vcc，漏極接至電壓調(diào)整器200的輸出端O。再者，電阻Rl第一端連接至晶體管MP漏極，電阻Rl第二端連接至節(jié)點a ；電阻R2第一端連接至節(jié)點a，電阻R2第二端連接至接地電壓GND。再者，節(jié)點a產(chǎn)生反饋電壓Vfb，且節(jié)點a連接至運算放大器OP的正輸入端。另外，輸出電壓延遲電路220連接于電壓調(diào)整器200的輸出端O以及選擇電路210之間，用以接收輸出電壓Vout并產(chǎn)生延遲的輸出電壓Vss至選擇電路210。
[0034]再者，電壓調(diào)整器200的輸出端O連接至一穩(wěn)壓電容器(Bulk capacitor) Cb與負載230。于電壓調(diào)整器200正常運作時，誤差信號Ve可以控制晶體管Mp產(chǎn)生輸出電壓Vout。并且，穩(wěn)壓電容器Cb可以穩(wěn)定地維持電壓調(diào)整器200產(chǎn)生的輸出電壓Vout，使得電壓調(diào)整器200的輸出端O產(chǎn)生輸出電流1至負載230。基本上，輸出電壓Vout = (1+R1/R2) XVref0
[0035]根據(jù)本發(fā)明的實施例，于電壓調(diào)整器200的啟動瞬間，軟啟動電路輸出的控制電壓Vr可使得運算放大器OP的二輸入端具備較低的電壓差(voltage difference),用以降低輸出電壓Vout的過沖現(xiàn)象。
[0036]換句話說，于電壓調(diào)整器200的啟動瞬間，由于輸出電壓Vout與反饋電壓Vfb都很小。此時，選擇電路210將延遲的輸出電壓Vss作為控制電壓Vr并輸入運算放大器OP的負輸入端。因此，運算放大器OP的正負二輸入端分別接收反饋電壓Vfb與延遲的輸出電壓Vss，由于運算放大器OP的二輸入端具備較低的電壓差，可以有效地防止輸出電壓Vout的過沖現(xiàn)象與沖擊電流。
[0037]再者，于電壓調(diào)整器200的啟動瞬間之后，當延遲的輸出電壓Vss大于參考電壓Vref時，選擇電路210將參考電壓Vref作為控制電壓Vr并輸入運算放大器OP的負輸入端。因此，運算放大器OP的正負二輸入端分別接收反饋電壓Vfb與參考電壓Vref，使得電壓調(diào)整器200的輸出端O產(chǎn)生穩(wěn)定的輸出電壓Vout。
[0038]如圖2B所示，電壓調(diào)整器200于時間點11啟動時，致能信號EN為高電平代表運算放大器OP可正常運作，且電源電壓Vcc以斜坡(ramp)的方式上升。很明顯地，于電源電壓Vcc上升的過程,輸出電壓Vout已無過沖現(xiàn)象產(chǎn)生。再者，最大的輸出電流1約在90mA。
[0039]再者，于時間點t2時，電源電壓Vcc已經(jīng)為穩(wěn)態(tài)的3.3V,而致能信號EN由低電平切換為高電平。很明顯地，當運算放大器OP開始運作的瞬間，輸出電壓Vout已無過沖現(xiàn)象產(chǎn)生，且最大的輸出電流1約在90mA。
[0040]再者，于時間點t3時，而致能信號EN為高電平，且電源電壓Vcc由OV快速上升至3.3V。很明顯地，當電壓調(diào)整器200的啟動瞬間，輸出電壓Vout已無過沖現(xiàn)象產(chǎn)生，且最大的輸出電流1