專利名稱：電子電路基板的電源雜音解析方法、系統(tǒng)以及程序的制作方法
電子電路基板的電源雜音解析方法、系統(tǒng)以及程序技術(shù)領(lǐng)域0001本發(fā)明涉及電源雜音解析技術(shù)，特別是涉及適合應(yīng)用于電子電路基板 的電源雜音的解析的方法、系統(tǒng)以及程序。
背景技術(shù)：
由于電子電路基板上安裝的LSI (Large Integrated Circit，大規(guī)模集成 電路)等半導(dǎo)體部件已步入信號(hào)的高速化和電源的低電壓化，因此電源雜 音會(huì)對(duì)電子電路的穩(wěn)定工作以及質(zhì)量造成影響。即，被稱為電源完整性 (PI: power integrity)的電源雜音的抑制成為了電子電路設(shè)計(jì)中不可或缺 的部分。在電子電路基板(也稱為"印刷基板"或"印刷電路基板")的設(shè)計(jì) 階段中，關(guān)于進(jìn)行電源雜音的抑制、解析的方法從以往開始提出過各種建 議。例如，在專利文獻(xiàn)1中，作為在基板制造前的基板布線中或者在基板 布線后評(píng)測(cè)是否能夠設(shè)計(jì)出抑制電源電壓變動(dòng)并防止由電源供應(yīng)系統(tǒng)電路 的共振引起的不需要的電磁輻射的印刷基板的方法，公開了包括以下步驟 的印刷電路基板特性評(píng)價(jià)方法，所述步驟包括計(jì)算從安裝在印刷基板上 的各個(gè)激活元件的電源端子連接位置上觀察到的基板內(nèi)的電源供應(yīng)系統(tǒng)電 路的阻抗特性的步驟；計(jì)算從電源端子連接位置起直至與其最近的位置上 連接的電容元件的阻抗特性的步驟；以及通過對(duì)所述電源供應(yīng)系統(tǒng)電路的 阻抗特性與直至所述電容器的阻抗特性的大小、相位、實(shí)數(shù)部、虛數(shù)部的 某一些進(jìn)行比較，來判斷在所述電源供應(yīng)系統(tǒng)電路中是否產(chǎn)生共振的步 驟。所述方法雖然從電源-接地(稱為"GND")設(shè)計(jì)信息中提取阻抗并 計(jì)算基板的共振來驗(yàn)證設(shè)計(jì)是否妥當(dāng)，但沒有考慮LSI特性等來進(jìn)行電源雜音的解析。即，沒有通過LSI對(duì)電路基板上傳播的電源雜音進(jìn)行解析。
作為通過LSI來考慮基板上傳播的電源雜音的方法，例如有專利文獻(xiàn) 2所公開方法，該方法作為在印刷基板的設(shè)計(jì)階段考慮了印刷基板的影響
而對(duì)半導(dǎo)體集成電路內(nèi)部的電源噪聲進(jìn)行解析并能夠?qū)Π雽?dǎo)體集成電路中 產(chǎn)生的印刷基板上的電源噪聲進(jìn)行解析的電源噪聲解析方法，包括如下各
個(gè)階段將半導(dǎo)體集成電路分割為多個(gè)第一單位區(qū)域，并通過將電源配 線、電路、以及電路的電流消耗簡化后的電源網(wǎng)、電容、以及電流源來表 示各第一單位區(qū)域，通過針對(duì)所述多個(gè)第一單位區(qū)域來整理所述電源網(wǎng)、 電容、以及電流源而求得該半導(dǎo)體集成電路的整體模型，將安裝了該半導(dǎo) 體集成電路的印刷基板分割為多個(gè)第二單位區(qū)域，并對(duì)各第二單位區(qū)域通 過電源網(wǎng)和容量來表示電源層，通過對(duì)所述多個(gè)第二單位區(qū)域整理所述電 源網(wǎng)而求得該印刷基板的整體模型，將所述半導(dǎo)體集成電路的整體模型與 所述印刷基板的整體模型結(jié)合在一起來求得電路方程式。
根據(jù)該電源噪聲解析方法，通過將半導(dǎo)體集成電路的電源噪聲解析用 的模型和印刷基板的電源噪聲解析用模型結(jié)合在一起進(jìn)行電源解析，能夠 對(duì)所關(guān)注的半導(dǎo)體集成電路考慮印刷基板上的其他半導(dǎo)體集成電路產(chǎn)生的 電源噪聲的影響，并且能夠?qū)陌雽?dǎo)體集成電路產(chǎn)生并在印刷基板上傳播 的電源噪聲進(jìn)行解析。
專利文獻(xiàn)1:日本專利文獻(xiàn)特開2005-251223號(hào)公報(bào)； 專利文獻(xiàn)2:日本專利文獻(xiàn)特開2005-31850號(hào)公報(bào)。

發(fā)明內(nèi)容
基于本發(fā)明而提出以下分析。
專利文獻(xiàn)1所記載的發(fā)明僅取決于印刷基板或旁路電容器的特性，沒 有考慮雜音源的LSI的動(dòng)作。其結(jié)果是，有時(shí)即使LSI輸出的雜音量小， 也會(huì)強(qiáng)行執(zhí)行電源雜音對(duì)策，從而導(dǎo)致質(zhì)量過剩、即引起成本升高。
半導(dǎo)體設(shè)備的高速化使得電源雜音增加，低電壓化使得電源雜音容許 量下降，從而使印刷基板的設(shè)計(jì)變得困難。
如上所述，對(duì)印刷基板的電源雜音的抑制變得不可或缺，但正確解析電源雜音的方法并不明確。
另一方面，專利文獻(xiàn)2所記載的發(fā)明能夠考慮到印刷基板上的其他半 導(dǎo)體集成電路產(chǎn)生的電源噪聲的影響，并且能夠?qū)陌雽?dǎo)體集成電路產(chǎn)生 并在印刷基板上傳播的電源噪聲進(jìn)行解析，但該發(fā)明結(jié)合了所述半導(dǎo)體集 成電路的整體模型和所述印刷基板的整體模型來求得電路方程式，如后所 述，與本發(fā)明是完全不同的。
因此，本發(fā)明的目的在于提供一種對(duì)基于半導(dǎo)體設(shè)備的電子電路基板 的電源雜音進(jìn)行解析，并能夠使電子電路穩(wěn)定工作的方法、系統(tǒng)以及程 序。
本申請(qǐng)公開的發(fā)明為了解決上述問題而如下地構(gòu)成。
根據(jù)本發(fā)明，提供一種電源雜音解析方法，基于電子電路基板的電源 和接地間的阻抗特性、以及安裝在所述電子電路基板上的半導(dǎo)體設(shè)備的電 源和接地間的阻抗特性來計(jì)算出所述半導(dǎo)體設(shè)備中的電源雜音的反射電 壓，對(duì)所述電子電路基板的電源雜音進(jìn)行解析。
根據(jù)本發(fā)明，提供一種系統(tǒng)，所述系統(tǒng)包括基于電子電路基板的電 源和接地間的阻抗特性、以及安裝在所述電子電路基板上的半導(dǎo)體設(shè)備的 電源和接地間的阻抗特性來計(jì)算出所述半導(dǎo)體設(shè)備中的電源雜音的反射電 壓，對(duì)所述電子電路基板的電源雜音進(jìn)行解析的單元。
根據(jù)本發(fā)明，提供一種程序，使計(jì)算機(jī)執(zhí)行以下處理基于電子電路 基板的電源和接地間的阻抗特性、以及安裝在所述電子電路基板上的半導(dǎo) 體設(shè)備的電源和接地間的阻抗特性來求出所述半導(dǎo)體設(shè)備中的電源雜音的 反射電壓，對(duì)所述電子電路基板的電源雜音進(jìn)行解析。
在本發(fā)明的方法、系統(tǒng)、程序中，通過所述半導(dǎo)體設(shè)備中的所述反射 電壓來計(jì)算從所述半導(dǎo)體設(shè)備流到所述電子電路基板中的電源雜音，針對(duì) 安裝在所述電子電路基板上的多個(gè)所述半導(dǎo)體設(shè)備，基于疊加原理，通過 從所述半導(dǎo)體設(shè)備流到所述電子電路基板中的電源雜音之和來計(jì)算出所述 電子電路基板的整個(gè)基板中的電源雜音。
在本發(fā)明的方法、系統(tǒng)、程序中，比較所述半導(dǎo)體設(shè)備的電源雜音量 和預(yù)先確定的電源雜音容許量來驗(yàn)證設(shè)計(jì)的合理性。在本發(fā)明的方法、系統(tǒng)、程序中，使用將所述電子電路基板的電源層 通過二維傳輸線路來模型化的基板模型。
在本發(fā)明的方法、系統(tǒng)、程序中，從登記有部件的阻抗特性的模型的 數(shù)據(jù)庫中取得安裝在所述電子電路基板上的所述部件的阻抗特性的模型來 構(gòu)成所述電子電路基板的電源雜音解析用的模型。
在本發(fā)明的方法、系統(tǒng)、程序中，針對(duì)電源雜音而使用將所述半導(dǎo)體 設(shè)備的開關(guān)動(dòng)作視為所述電源雜音的起因的模型。
在本發(fā)明的方法、系統(tǒng)、程序中，從所述電子電路基板的設(shè)計(jì)信息中 提取電源和接地信息、以及至少包括與所述電源和接地連接的電容和所述
半導(dǎo)體設(shè)備的部件；通過將提取的所述部件的阻抗特性的模型連接在與所
述電子電路基板相關(guān)的基板模型的安裝位置上來構(gòu)成與所述電子電路基板
相關(guān)的電源雜音的解析模型；計(jì)算從所述半導(dǎo)體設(shè)備流到所述電子電路基 板中的電源雜音的傳播；以及基于安裝在所述電子電路基板上的多個(gè)所述 半導(dǎo)體設(shè)備的各電源雜音，對(duì)所述電子電路基板中的電源雜音的傳播的動(dòng) 作進(jìn)行解析。
在本發(fā)明的方法、系統(tǒng)、程序中，所述電子電路基板上安裝n個(gè)(n 為預(yù)定的正整數(shù))的所述半導(dǎo)體設(shè)備，將電源雜音作為所述半導(dǎo)體設(shè)備的 開關(guān)動(dòng)作所引起的雜音來處理，針對(duì)第i個(gè)(i=l n)的所述半導(dǎo)體設(shè) 備，將輸入阻抗特性設(shè)為Zlsi[i]，作為從整個(gè)所述電子電路基板中除去所 述第i個(gè)所述半導(dǎo)體設(shè)備的特性，將從安裝所述第i個(gè)半導(dǎo)體設(shè)備的位置 上觀察到的反射阻抗特性設(shè)為Zll[i]，在所述第i個(gè)半導(dǎo)體設(shè)備的所述電 子電路基板的安裝位置上，作為最大電壓而施加電源電壓VCC，作為最小 電壓而施加VCC Zll[i]/ (Zll[i]十Zlsi[i])，以所述最大電壓和最小電壓 的差為振幅的雜音Vamp[i]-VCC-VCC'Zlsi[i]/ (Zll[i]+Zlsi[i])從所述 電子電路基板流到所述第i個(gè)所述半導(dǎo)體設(shè)備，在上述條件的基礎(chǔ)上，將 從所述第i個(gè)所述半導(dǎo)體設(shè)備流到所述電子電路基板的雜音Vn[i]通過反射 式Vn[i]= Vamp[i] (Zlsi[i]- Zll[i]) / (Zlsi[i]十Zll[i])來算出，對(duì)于n 個(gè)所述半導(dǎo)體設(shè)備，通過從所述半導(dǎo)體設(shè)備流到所述電子電路基板的所述 雜音Vn[i] (i二l n)之和，來解析整個(gè)所述電子電路基板的電源雜音。在本發(fā)明的制造方法中，在所述電子電路基板的制造工序中使用上述 電子電路基板的電源雜音解析方法來制造電子基板。
根據(jù)本發(fā)明，通過將電源雜音產(chǎn)生機(jī)構(gòu)模型化來解析半導(dǎo)體設(shè)備的電 子電路基板的電源雜音，可預(yù)測(cè)出能夠使電子電路穩(wěn)定工作的電源雜音


圖1是說明本發(fā)明的一個(gè)實(shí)施例的處理步驟的圖； 圖2是說明電子電路基板(印刷基板)的結(jié)構(gòu)例的圖3是說明電源/GND板的模型的圖4是示出電源-GND的阻抗特性的圖5是示出電容器的等價(jià)電路和阻抗特性的圖6示出了在電子電路基板上配置了電容后的阻抗特性；
圖7是示出印刷基板的模型的圖8是說明本發(fā)明的一個(gè)實(shí)施例的電源雜音解析的圖9是說明本發(fā)明的一個(gè)實(shí)施例的電源雜音解析的具體例的圖。
具體實(shí)施例方式
參考說明所需的附圖對(duì)上述的本發(fā)明進(jìn)一步進(jìn)行詳細(xì)的說明。本發(fā)明 基于接地間的阻抗特性、以及安裝在所述電子電路基板上的半導(dǎo)體設(shè)備 (LSI)的電源和接地之間的阻抗特性來計(jì)算出所述半導(dǎo)體設(shè)備中的電源
雜音的反射電壓，并對(duì)電子電路基板的電源雜音進(jìn)行解析。并且，在本發(fā) 明中，通過所述半導(dǎo)體設(shè)備中的所述反射電壓來求得從所述半導(dǎo)體設(shè)備流 入到所述電子電路基板中的電源雜音，與所述電子電路基板上安裝的多個(gè) 所述半導(dǎo)體設(shè)備相關(guān)，基于重合的原理，通過從所述半導(dǎo)體設(shè)備流入到所 述電子電路基板中的電源雜音之和，計(jì)算出所述電子電路基板的整個(gè)基板 中的電源雜音。以下，結(jié)合實(shí)施例進(jìn)行說明。 (實(shí)施例)
圖1是用于說明本發(fā)明的一個(gè)實(shí)施例的動(dòng)作原理(構(gòu)成、以及處理流程)的圖。圖1所示的構(gòu)成的系統(tǒng)(電源雜音解析系統(tǒng))能夠通過數(shù)據(jù)處 理裝置來實(shí)現(xiàn)，所述數(shù)據(jù)處理裝置包括運(yùn)算裝置、存儲(chǔ)裝置、輸入輸出裝 置，并根據(jù)需要而包括通信裝置等。另外，圖1的各個(gè)步驟可以通過在數(shù) 據(jù)處理裝置中執(zhí)行的程序來實(shí)現(xiàn)該處理/功能的全部或者一部分。
首先，從電子電路基板的設(shè)計(jì)信息(電子電路設(shè)計(jì)信息)1中提取與
電源、接地(GND)相關(guān)的信息(步驟Sll)。
電子電路基板例如如圖2的(A)所示那樣在印刷基板IO上安裝了半 導(dǎo)體設(shè)備(LSI) 11和電容器(旁路電容器)12等部件。 一般來說，多層 印刷基板如圖2的(B)所示那樣例如中間夾有印刷基板IO的絕緣樹脂并 包括電源層(電源配線層)21和GND層(GND配線層)22。通過所述層 而從電源13向LSI 11供電。在電子電路設(shè)計(jì)信息1中包含電子電路基板 以及所安裝的部件信息、連接信息，并且被存儲(chǔ)保持在預(yù)定的存儲(chǔ)裝置 (存儲(chǔ)區(qū)域)中。
在圖1的步驟Sll中，從電子電路設(shè)計(jì)信息1中提取與電源、GND連 接的物理信息和電路信息。
接著，圖3的(A)的電源-GND板如圖3的(B)所示那樣通過傳輸 線路模型，或者如圖3的(C)所示那樣通過電阻/電容/電感等網(wǎng)孔結(jié)構(gòu)來 模擬(模型化)。圖3的(C)是示出了將圖3的(B)的二維傳輸線路模 型使用L (電感)、C (電容)、R (電阻)而模型化的一個(gè)例子的圖。
接著，在圖1的步驟S12中，計(jì)算電源-GND的阻抗特性(Z參 數(shù))。阻抗的計(jì)算例如圖4的(A)以及圖4的(B)所示。圖4的(A) 為某位置的反射阻抗(Z11) [Ohm](對(duì)數(shù)刻度)，圖4的(B)為從某位 置到某位置的透過阻抗(Z21) [Ohm](對(duì)數(shù)刻度)。橫軸為頻率(對(duì)數(shù)刻 度)。在圖4的(A)、圖4的(B)中，"100Pm ( e f4.4)"中的er 為平行平板電容器(例如由圖3的(A)的電源層21、接地層22的平行平 板、以及它們之間的絕緣體24構(gòu)成的電容器)的絕緣體(電介體)的比 介電常數(shù)，100ym (微米)為絕緣體(電介體)的膜厚。
在圖1的步驟S13中，從電子電路設(shè)計(jì)信息1提取與電源和GND連 接的部件。在步驟S13中提取的部件是用作旁路電容器的電容和半導(dǎo)體設(shè)備(LSI)。
如圖5的(A)所述，電容并非是純電容，而是通過電容(C)、等價(jià) 串聯(lián)電阻(ESR: Equivalent Series Resistance)、等效串聯(lián)電感(ESL: Equivalent Series Inductance)的串聯(lián)電路來表示的。圖5的(B)示出了電 容(電容器)的阻抗特性(對(duì)數(shù)刻度)。橫軸為頻率(對(duì)數(shù)刻度)。電容 的模型可以通過由實(shí)際測(cè)量(LCR測(cè)試儀測(cè)定值)計(jì)算電源-GND阻抗 (Z參數(shù))的方法、或通過測(cè)定S參數(shù)Sll并轉(zhuǎn)換為Z參數(shù)來求得阻抗特 性?；蛘?，也可以通過仿真來求得阻抗特性。電容的電源-GND阻抗作為 部件信息被預(yù)先登記到數(shù)據(jù)庫2中(圖1的步驟S20)。
在圖1的步驟S14中，針對(duì)從電子電路設(shè)計(jì)信息1提取的部件(部件 信息)，從數(shù)據(jù)庫2中讀出該部件的阻抗特性，并將該部件與圖3所示的 基板模型的安裝位置相連接。另外，在步驟S14中，針對(duì)LSI也同樣從數(shù) 據(jù)庫2中讀出特性(阻抗特性)，并將所述LSI與圖3的基板模型的安裝 位置相連接。
LSI的模型能夠使實(shí)際設(shè)備驅(qū)動(dòng)，并通過由電源電壓和電源電流(VI 特性)來計(jì)算LSI的電源-GND阻抗(Z參數(shù))的方法、或通過測(cè)定回波 損失(S參數(shù)Sll)轉(zhuǎn)換為Z參數(shù)來求得阻抗特性?；蛘?，如果是半導(dǎo)體 模型(SPICE模型等)，通過仿真以同樣的方法求得阻抗特性。針對(duì)LSI 而將阻抗特性登記到數(shù)據(jù)庫2中(圖1的步驟S19)。
圖6是電子電路基板(印刷基板)上配置了電容后的阻抗特性(圖6 的(A)為反射阻抗、圖6的(b)為透過阻抗)。示出了通過在印刷基板 上安裝電容而使得整個(gè)基板的阻抗特性變化的情況，以及即使對(duì)于相同容 量的電容，當(dāng)位置變化時(shí)其特性本身也會(huì)變化的情況。在圖6的(A)和 圖6的(b)中，"No cap"表示無電容器。"0.1mFx4 Upside@50mm" 表示使容量(微法)的4個(gè)電容器在部件面?zhèn)然ハ嘞嗑?0mm進(jìn)行 配置。另外"0.1/LtFx4 Dowside@50mm"表示使容量(微法)的4 個(gè)電容器在焊接面?zhèn)然ハ嘞嗑?0mm進(jìn)行配置。
接著，在圖1的步驟S15中，使用在圖1的步驟S12中計(jì)算得到的電 源-GND的阻抗特性(Z參數(shù))和從數(shù)據(jù)庫2取得的LSI、電容的阻抗特性來生成電源雜音的解析模型。更詳細(xì)地說，例如如圖7所示，在基板模型
(印刷基板的模型)100中，通過將電容模型102、 LSI模型IOI與各自的
安裝位置連接來構(gòu)成電源雜音的解析模型。
接著，在圖1的步驟S16中進(jìn)行電源雜音的解析。以下，結(jié)合具體例 來說明電源雜音解析。
圖8是說明本實(shí)施例的電源雜音解析的示意圖。如圖8所示，假設(shè)在 電子電路基板上安裝了n個(gè)LSI，并著眼于第i個(gè)(i=l~n) LSI。
將第i個(gè)LSI的特性(輸入阻抗)設(shè)為Zlsi[i]。
通過從整個(gè)基板中除去了第i個(gè)LSI后的特性，并且計(jì)算從安裝第i 個(gè)LSI的位置上觀察到的反射阻抗特性(Z11)，并將其設(shè)為Zll[i]。
電源雜音由于通過LSI內(nèi)部的開關(guān)動(dòng)作(例如在CMOS LSI等中，邏 輯0、 l的開關(guān)動(dòng)作)所引起，因此圖8僅為簡易模型。
此時(shí)，在第i個(gè)LSI和電子電路基板(印刷基板)的邊界(安裝位 置)上，最大值為施加電源電壓VCC，最小值是將電源電壓VCC通過 Zll[i]和Zlsi[i]進(jìn)行分壓后的電壓VCOZll[i]/ (Zll[i]+ Zlsi[i])施加到 第i個(gè)LSI的輸入中，并且將以最大值和最小值的差為振幅的雜音電壓從 基板上施加到第i個(gè)LSI。
當(dāng)將所述雜音電壓的振幅設(shè)為Vamp[i]時(shí)，通過代入最大值-最小值而 表示為下式(1)。
Vamp[i]=VCC-VCC Zlsi[i]/ (Zll[i]十Zlsi[i]) …(1)
這里， 一般來說，阻抗Zll[i]和Zlsi[i]不等。因此產(chǎn)生反射或透過的 影響。
艮口，從第i個(gè)LSI流入到基板的雜音Vn[i]通過反射式而變?yōu)?Vn[i]= Vamp[i](Zlsi[i]-Zll[i]) / (Zlsi[i]十Zll[i]) …(2)
該雜音Vn[i]擴(kuò)散到整個(gè)基板。通過式(2) ， Vn[i]—般通過由實(shí)數(shù)部 和虛數(shù)部構(gòu)成的多個(gè)素?cái)?shù)來表現(xiàn)。
通過計(jì)算從第i個(gè)LSI到任意的LSI的透過阻抗，能夠計(jì)算出從第i個(gè) LSI流向基板的雜音Vn[i]的傳播。
并且，對(duì)于從第一個(gè)LSI到安裝到電子電路基板上的n個(gè)LSI的全部，計(jì)算各自的雜音Vn[i] (i=l~n)，并通過疊加原理，將全部的雜音之和設(shè)為
SVn[i]…(3)
由此能夠?qū)φ麄€(gè)電子電路基板的電源雜音傳播的動(dòng)作進(jìn)行解析。接著，對(duì)各個(gè)LSI的電源雜音容許量進(jìn)行定義，將解析到的各個(gè)LSI的電源雜音量與電源雜音容許量進(jìn)行比較來驗(yàn)證設(shè)計(jì)是否妥當(dāng)(圖1的步驟S17)。當(dāng)比較的結(jié)果為電源雜音量不合適時(shí)(圖1的步驟S17的"NG")，為了降低雜音而進(jìn)行設(shè)計(jì)變更(圖1的步驟S18)。
一般來說，LSI的電源雜音容許范圍(電源雜音裕量)為5%左右，完全可以通過將其作為電源雜音的閾值(電源雜音容許量)來應(yīng)用于實(shí)際設(shè)計(jì)當(dāng)中。例如，可以在圖1的數(shù)據(jù)庫2中對(duì)應(yīng)于LSI的電源雜音容許量而預(yù)先登記。
關(guān)于圖1的步驟S16的電源雜音解析，基于圖9所示的具體例子來說明解析原理。圖9是在印刷基板上安裝有兩個(gè)LSI和若干個(gè)電容器的模型。為了方便，將LSI的模型記載為純電阻，將電容模型記載為純電容，但分別都是具有頻率特性的阻抗特性。另外，在圖9中，為了簡單化而安裝有兩個(gè)LSI，但在實(shí)際的解析中，使用電子電路基板上安裝的LSI或半導(dǎo)體部件的特性阻抗數(shù)據(jù)來進(jìn)行解析。
如圖3所示，印刷基板的電源GND將電源-GND的并行平板電容器分割為網(wǎng)孔結(jié)構(gòu)。在圖9所示的例子中，電源層為1片，GND層為1片，但電源、GND也可以具有多個(gè)，在該情況下，需要考慮各自的電源層、GND層的結(jié)合來進(jìn)行模型化。
在網(wǎng)孔狀的模型中，結(jié)合電子電路基板上的安裝位置，與LSI和電容的模型連接而構(gòu)成解析模型。
接著，說明使用圖9所示的模型的電源雜音解析方法。在第一個(gè)LSI中，從圖6求得的反射波Vn[l]將印刷基板上的傳輸線路網(wǎng)向四周傳播。在圖9的模型中，通過一個(gè)觸點(diǎn)(節(jié)點(diǎn))與四條傳輸線路連接，每一條傳播雜音Vn[l]/4的振幅。
任意的傳輸線路中傳播的噪聲遇到下一個(gè)觸點(diǎn)時(shí)，會(huì)產(chǎn)生所謂的反射/透過現(xiàn)象。
作為具有相同阻抗的元件，全部的傳輸線路從一條傳輸線路向三條分支，其等價(jià)于被連接到特性阻抗為1/3的傳輸線路。
此時(shí)，反射的雜音振幅=原振幅* (Z0/3—Z0) / (Z0/3+Z0)
=一原振幅/2 …(4)
每一條透過的雜音振幅=(原振幅一進(jìn)行反射的振幅)/3
=原振幅/2 …(5)
隨著傳播的前進(jìn)，振幅越來越小。
另外，每次反射遇到觸點(diǎn)時(shí)，將重復(fù)反射/透過，整體上如波紋擴(kuò)散那樣將雜音傳播到整個(gè)基板上。上式(4)、式(5)是在一個(gè)節(jié)點(diǎn)上連接有四條傳輸線路的模型的情況，基于模型的形式的不同將會(huì)變?yōu)椴煌氖阶印?br> 通過如上述那樣反復(fù)運(yùn)算，從LSI產(chǎn)生的雜音擴(kuò)散到整個(gè)基板，能夠計(jì)算其各自的雜音量。
接著，對(duì)第二個(gè)LSI進(jìn)行同樣的計(jì)算，如果安裝了三個(gè)以上的LSI，則對(duì)全部的LSI進(jìn)行計(jì)算。
接著，通過取得全部的LSI的雜音量并基于疊加原理，相當(dāng)于進(jìn)行了考慮全部的LSI的電源雜音的計(jì)算。這樣一來，能夠再現(xiàn)出電源雜音產(chǎn)生的機(jī)構(gòu)，從而能夠在印刷基板設(shè)計(jì)階段掌握電源雜音。
另夕卜，在圖l中，在步驟S17的電源雜音合理性判斷中，將電源雜音的閾值登記到LSI的數(shù)據(jù)庫2，通過參考該值能夠進(jìn)行明確的判斷，從而設(shè)計(jì)上的反饋?zhàn)兊萌菀住?br> 在普通的LSI中，由于電源電壓的規(guī)格為±5%左右，如果預(yù)先將該值設(shè)為標(biāo)準(zhǔn)值，則可省去數(shù)據(jù)庫生成的麻煩。
在LSI內(nèi)部具有PLL (Phase Locked Loop，鎖相環(huán))，當(dāng)需要電源雜音的頻率特性時(shí)，通過登記到單獨(dú)的數(shù)據(jù)庫，能夠進(jìn)一步提高設(shè)計(jì)質(zhì)量。
在本發(fā)明中，作為電源-GND板的模型化，通過傳輸線路(圖3的(B))以及電阻/電容/電感的網(wǎng)孔結(jié)構(gòu)模型(圖3的(C))進(jìn)行了說明，也可以使用有限元素法、邊界要素法、FDTD (Finite Difference TimeDomain,時(shí)域有限差分方法)法等各種模型化方法。不特別限制于電源-GND模型化的方法。能夠?qū)⒒蹇v橫分割為mxn并記為具有(mxn)個(gè)端口的S參數(shù)和Z參數(shù)。
當(dāng)然，圖1的步驟Sll至S20的各步驟可以由數(shù)據(jù)處理裝置執(zhí)行的程序來實(shí)現(xiàn)其功能。該情況下，例如實(shí)現(xiàn)了圖1的步驟S13、 S15、 S16、S17的部件信息提取、解析模型生成、電源雜音解析、電源雜音合理性判斷的各個(gè)處理的數(shù)據(jù)處理裝置(電源雜音解析裝置)的單元(程序模塊)分別構(gòu)成部件信息提取單元、解析模型生成單元、電源雜音解析單元、以及電源合理性判斷單元(其他步驟也一樣)。(與相關(guān)技術(shù)的比較)
所述專利文獻(xiàn)2所記載的發(fā)明將電源雜音解析對(duì)象的半導(dǎo)體集成電路和印刷基板通過電源網(wǎng)和電流源網(wǎng)的方式進(jìn)行表現(xiàn)，將整個(gè)半導(dǎo)體集成電路的模型和整個(gè)印刷基板的模型結(jié)合在一起來求解電路方程式。在專利文獻(xiàn)2中，沒有公開求出半導(dǎo)體設(shè)備的反射電壓的內(nèi)容，這與通過所述反射電壓來計(jì)算從半導(dǎo)體設(shè)備流到所述電子電路基板上的電源雜音并基于流到所述電子電路基板上的電源雜音，根據(jù)疊加原理來對(duì)所述電子電路基板的整個(gè)基板的電源雜音進(jìn)行解析的結(jié)構(gòu)的本發(fā)明是完全不同的。
在本發(fā)明所有公開(包括權(quán)利要求書)的框架內(nèi)，進(jìn)一步根據(jù)其基本技術(shù)思想還能夠進(jìn)行實(shí)施例以及實(shí)施例的變更/調(diào)整。另外，可以在本發(fā)明的權(quán)利要求書的框架內(nèi)對(duì)各種公開要素進(jìn)行多種組合以及選擇。即，本發(fā)明當(dāng)然包括本領(lǐng)域技術(shù)人員根據(jù)權(quán)利要求包括的全部公開以及技術(shù)思想所能夠獲得的各種變形和修正。
權(quán)利要求
1. 一種電子電路基板的電源雜音解析方法，其特征在于，基于電子電路基板的電源和接地間的阻抗特性、以及安裝在所述電子電路基板上的半導(dǎo)體設(shè)備的電源和接地間的阻抗特性，求出所述半導(dǎo)體設(shè)備中的電源雜音的反射電壓，對(duì)所述電子電路基板的電源雜音進(jìn)行解析。
2. 根據(jù)權(quán)利要求1所述的電子電路基板的電源雜音解析方法，其特征在于，包括以下步驟通過所述半導(dǎo)體設(shè)備中的所述反射電壓來計(jì)算從所述半導(dǎo)體設(shè)備流到所述電子電路基板的電源雜音；以及針對(duì)安裝在所述電子電路基板上的多個(gè)所述半導(dǎo)體設(shè)備，基于疊加原 理，通過從所述半導(dǎo)體設(shè)備流到所述電子電路基板的電源雜音之和來計(jì)算 出所述電子電路基板的整個(gè)基板中的電源雜音。
3. 根據(jù)權(quán)利要求1或2所述的電子電路基板的電源雜音解析方法，其特征在于，還包括以下步驟比較所述半導(dǎo)體設(shè)備的電源雜音量和預(yù)先確定的電源雜音容許量來驗(yàn) 證設(shè)計(jì)的合理性。
4. 根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的電子電路基板的電源雜音解析 方法，其特征在于，使用將所述電子電路基板的電源層通過二維傳輸線路來模型化的基板 模型。
5. 根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的電子電路基板的電源雜音解析方法，其特征在于，包括以下步驟從登記有部件的阻抗特性的模型的數(shù)據(jù)庫中取得安裝在所述電子電路基板上的所述部件的阻抗特性的模型；以及使用安裝在所述電子電路基板上的所述部件的阻抗特性的模型來構(gòu)成 所述電子電路基板的電源雜音解析用的模型。
6. 根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的電子電路基板的電源雜音解析 方法，其特征在于，針對(duì)電源雜音，使用將所述半導(dǎo)體設(shè)備的開關(guān)動(dòng)作視為所述電源雜音 的起因的模型。
7. 根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的電子電路基板的電源雜音解析方法，其特征在于，包括以下步驟從所述電子電路基板的設(shè)計(jì)信息中提取電源和接地信息、以及至少包括與所述電源和接地連接的電容和所述半導(dǎo)體設(shè)備的部件；通過將提取的所述部件的阻抗特性的模型連接在與所述電子電路基板相關(guān)的基板模型的安裝位置上來生成電源雜音的解析模型；針對(duì)所述電源雜音的解析模型來計(jì)算從所述半導(dǎo)體設(shè)備流到所述電子電路基板的電源雜音的傳播；以及基于安裝在所述電子電路基板上的多個(gè)所述半導(dǎo)體設(shè)備的各電源雜音，對(duì)所述電子電路基板中的電源雜音的傳播的動(dòng)作進(jìn)行解析。
8. 根據(jù)權(quán)利要求1至7中任一項(xiàng)所述的電子電路基板的電源雜音解析 方法，其特征在于，所述電子電路基板上安裝n個(gè)(n為預(yù)定的正整數(shù))所述半導(dǎo)體設(shè)備，將電源雜音作為由所述半導(dǎo)體設(shè)備的開關(guān)動(dòng)作所引起的雜音來處理， 針對(duì)第i個(gè)(i二l n)所述半導(dǎo)體設(shè)備， 將輸入阻抗特性設(shè)為Zlsi[i]，作為從整個(gè)所述電子電路基板中除去所述第i個(gè)所述半導(dǎo)體設(shè)備的特 性，將從安裝所述第i個(gè)半導(dǎo)體設(shè)備的位置上觀察到的反射阻抗特性設(shè)為 Zll[i]，在所述第i個(gè)半導(dǎo)體設(shè)備的所述電子電路基板的安裝位置上，作為最大電壓而施加電源電壓vcc，作為最小電壓而施加VCOZll[i]/ (Zll[i]+Zlsi[i])， 以所述最大電壓和最小電壓的差為振幅的雜音Vamp[i]= VCC-VCC Zlsi[i]/ (Zll[i]+ Zlsi[i])從所述電子電路基板流到所述第i個(gè)所述半導(dǎo)體設(shè)備，在上述條件的基礎(chǔ)上，將從所述第i個(gè)所述半導(dǎo)體設(shè)備流到所述電子電路基板的雜音Vn[i]通過反射式Vn[i]=Vamp[i](Zlsi[i]-Zll[i]) / (Zlsi[i]十Zll[i])來算出，對(duì)于n個(gè)所述半導(dǎo)體設(shè)備，通過從所述半導(dǎo)體設(shè)備流到所述電子電路 基板的所述雜音Vn[i] (i=l n)之和，來解析整個(gè)所述電子電路基板的 電源雜音。
9. 一種電子電路基板的制造方法，其特征在于，在所述電子電路基板的制造工序中，使用權(quán)利要求1至8中任一項(xiàng)所 述的電子電路基板的電源雜音解析方法。
10. —種電子電路基板的電源雜音解析系統(tǒng)，其特征在于，包括電源雜音解析單元，所述電源雜音解析單元基于電子電路基板的 電源和接地間的阻抗特性、以及安裝在所述電子電路基板上的半導(dǎo)體設(shè)備 的電源和接地間的阻抗特性，來求出所述半導(dǎo)體設(shè)備中的電源雜音的反射 電壓，對(duì)所述電子電路基板的電源雜音進(jìn)行解析。
11. 根據(jù)權(quán)利要求IO所述的電子電路基板的電源雜音解析系統(tǒng)，其特 征在于，所述電源雜音解析單元通過所述半導(dǎo)體設(shè)備中的所述反射電壓來求得 從所述半導(dǎo)體設(shè)備流到所述電子電路基板的電源雜音，針對(duì)安裝在所述電子電路基板上的多個(gè)所述半導(dǎo)體設(shè)備，基于疊加原 理，通過從所述半導(dǎo)體設(shè)備流到所述電子電路基板的電源雜音之和來計(jì)算 出整個(gè)所述電子電路基板中的電源雜音。
12. 根據(jù)權(quán)利要求10或11所述的電子電路基板的電源雜音解析系 統(tǒng)，其特征在于，包括比較所述半導(dǎo)體設(shè)備的電源雜音量和預(yù)先確定的電源雜音容許量來驗(yàn) 證設(shè)計(jì)的合理性的單元。
13 根據(jù)權(quán)利要求10至12中任一項(xiàng)所述的電子電路基板的電源雜音解析系統(tǒng)，其特征在于，所述電源雜音解析單元使用將所述電子電路基板的電源層通過二維傳 輸線路來模型化的基板模型。
14.根據(jù)權(quán)利要求10至13中任一項(xiàng)所述的電子電路基板的電源雜音 解析系統(tǒng)，其特征在于，包括以下單元所述單元包括登記有部件的阻抗特性的模型的數(shù)據(jù)庫， 并從所述數(shù)據(jù)庫中取得安裝在所述電子電路基板上的所述部件的阻抗 特性的模型來構(gòu)成所述電子電路基板的電源雜音解析用的模型。
15. 根據(jù)權(quán)利要求10至14中任一項(xiàng)所述的電子電路基板的電源雜音 解析系統(tǒng)，其特征在于，所述電源雜音解析單元針對(duì)電源雜音而使用將所述半導(dǎo)體設(shè)備的開關(guān) 動(dòng)作視為所述電源雜音的起因的模型。
16. 根據(jù)權(quán)利要求10至15中任一項(xiàng)所述的電子電路基板的電源雜音 解析系統(tǒng)，其特征在于，包括-從所述電子電路基板的設(shè)計(jì)信息中提取電源和接地信息、以及至少包 括與所述電源和接地連接的電容和所述半導(dǎo)體設(shè)備的部件的單元；以及通過將提取的所述部件的阻抗特性的模型連接在與所述電子電路基板 相關(guān)的基板模型的安裝位置上來生成電源雜音的解析模型的單元，所述電源雜音解析單元針對(duì)所述電源雜音的解析模型來計(jì)算從所述半 導(dǎo)體設(shè)備流到所述電子電路基板的電源雜音的傳播，并基于安裝在所述電 子電路基板上的多個(gè)所述半導(dǎo)體設(shè)備的各電源雜音，對(duì)所述電子電路基板 中的電源雜音的傳播的動(dòng)作進(jìn)行解析。
17. 根據(jù)權(quán)利要求10至16中任一項(xiàng)所述的電子電路基板的電源雜音 解析系統(tǒng)，其特征在于，所述電子電路基板上安裝n個(gè)(n為預(yù)定的正整數(shù))所述半導(dǎo)體設(shè)備，所述電源雜音解析單元將電源雜音作為所述半導(dǎo)體設(shè)備的開關(guān)動(dòng)作所引起的雜音來處理， 針對(duì)第i個(gè)(i=l n)所述半導(dǎo)體設(shè)備， 將輸入阻抗特性設(shè)為Zlsi[i]，作為從整個(gè)所述電子電路基板中除去所述第i個(gè)所述半導(dǎo)體設(shè)備的特 性，將從安裝所述第i個(gè)半導(dǎo)體設(shè)備的位置上觀察到的反射阻抗特性設(shè)為 Zll[i]，在所述第i個(gè)半導(dǎo)體設(shè)備的所述電子電路基板的安裝位置上， 作為最大電壓而施加電源電壓VCC， 作為最小電壓而施加VCC Zll[i]/ (Zll[i]+Zlsi[i])， 以所述最大電壓和最小電壓的差為振幅的雜音Vamp[i]= VCC-VCC Zlsi[i]/ (Zll[i]+ Zlsi[i])從所述電子電路基板流到所述第i個(gè)所述半導(dǎo)體設(shè)備，在上述條件的基礎(chǔ)上，將從所述第i個(gè)所述半導(dǎo)體設(shè)備流到所述電子電路基板的雜音Vn[i]通過反射式Vn[i]=Vamp[i](Zlsi[i]-Zll[i]) / (Zlsi[i〗+Zll[i])來算出， 對(duì)于n個(gè)所述半導(dǎo)體設(shè)備，通過從所述半導(dǎo)體設(shè)備流到所述電子電路基板的所述雜音Vn[i] (i=l n)之和，來解析整個(gè)所述電子電路基板的電源雜音。
18. —種程序，其特征在于，使計(jì)算機(jī)執(zhí)行以下處理基于電子電路基板的電源和接地間的阻抗特性、以及安裝在所述電子 電路基板上的半導(dǎo)體設(shè)備的電源和接地間的阻抗特性來求出所述半導(dǎo)體設(shè) 備中的電源雜音的反射電壓，對(duì)所述電子電路基板的電源雜音進(jìn)行解析。
19. 根據(jù)權(quán)利要求18所述的程序，其特征在于，使計(jì)算機(jī)執(zhí)行以下處理通過所述半導(dǎo)體設(shè)備中的所述反射電壓來計(jì)算從所述半導(dǎo)體設(shè)備流到所述電子電路基板中的電源雜音；以及針對(duì)安裝在所述電子電路基板上的多個(gè)所述半導(dǎo)體設(shè)備，基于疊加原 理，通過從所述半導(dǎo)體設(shè)備流到所述電子電路基板中的電源雜音之和來計(jì) 算出所述電子電路基板的整個(gè)基板中的電源雜音。
20. 根據(jù)權(quán)利要求18或19所述的程序，其特征在于，使計(jì)算機(jī)執(zhí)行 以下處理比較所述半導(dǎo)體設(shè)備的電源雜音量和預(yù)先確定的電源雜音容許量來驗(yàn) 證設(shè)計(jì)的合理性。
全文摘要
本發(fā)明提供了一種電子電路基板的電源雜音解析方法、系統(tǒng)以及程序，目的在于能夠使電子電路穩(wěn)定工作。在本發(fā)明的電子電路基板的電源雜音解析方法中，基于電子電路基板的電源和接地間的阻抗特性、以及安裝在所述電子電路基板上的半導(dǎo)體設(shè)備的電源和接地間的阻抗特性，求出所述半導(dǎo)體設(shè)備中的電源雜音的反射電壓，對(duì)所述電子電路基板的電源雜音進(jìn)行解析。
文檔編號(hào)H05K3/00GK101533426SQ20091011818
公開日2009年9月16日 申請(qǐng)日期2009年3月11日 優(yōu)先權(quán)日2008年3月11日
發(fā)明者柏倉和弘 申請(qǐng)人:日本電氣株式會(huì)社