專利名稱：印刷電路板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種印刷電路板(Printed Circuit Board, PCB)，特別是經(jīng)布線而 具有良好信號品質(zhì)與較少電磁干擾(Electromagnetic Interference ， EMI)影響的印
刷電路4反。
背景技術(shù)：
隨著印刷電路板技術(shù)的迅速發(fā)展，電磁干擾問題的嚴(yán)重性增加。當(dāng)半導(dǎo)體 裝置具有更高運行速度及更高的器件密度時，噪聲發(fā)生。因此，對于印刷電路 板的設(shè)計人員而言，電磁干擾問題已經(jīng)成為越來越大的挑戰(zhàn)。
圖la是例示現(xiàn)有技術(shù)中雙層印刷電路板300的頂部局部示意圖，其中顯示 了電源面與信號面的布線。圖lb與圖lc是分別例示沿圖la所示雙層印刷電路 板300中線A-A，及線B-B，的剖面的示意圖?，F(xiàn)有技術(shù)中雙層印刷電路板300具 有位于基板100的上表面102上的頂層(top layer),頂層是由阻焊層(solder mask layer)126覆蓋。頂層包含電源路徑(power trace)108a、 108b以及信號路徑(signal trace)112?，F(xiàn)有技術(shù)中雙層印刷電路板300同樣具有底層(bottom layer),此底層 由阻焊層130覆蓋，阻焊層130包含位于基板100的下表面103上的接地面 (ground plane)140。為方便描述，阻焊層未于圖la中顯示。電源路徑108a 與108b用于傳送電源，而信號路徑112用于傳送信號。如圖la所示，大致沿第 二方向304的信號路徑112構(gòu)成相鄰的電源路徑108a與108b兩者間的電源傳送 障礙層(barrier)，其中電源路徑108a與108b大致沿第一方向302，且第一方向 302不平行于第二方向304。如圖lb所示，為實現(xiàn)相鄰的電源路徑108a與108b 兩者間的電源傳送，在基板100的下表面103上形成導(dǎo)電層108c。通過穿過基 板100的插頭(plug)134,導(dǎo)電層108c分別電性連接至電源路徑108a與108b， 并且導(dǎo)電層108c是通過裂縫(split)150與接地面140隔離。如圖la與圖lc所示， 信號路徑112直接越過導(dǎo)電層108c周圍的裂縫150。但是，當(dāng)沿信號路徑112 傳送信號(尤其是高速信號)時，高速信號的電流返回路徑不但殘留于信號路徑 112之下，而且還直接沿信號路徑112下的裂縫150沿伸。因此，越長的電流返回路徑會導(dǎo)致更高的阻抗以及信號衰減問題。同樣，
沿著裂縫150的電流返回路徑可能產(chǎn)生非期望的垂直于第一方向302與第二方 向304的磁場，而此非期望的磁場也會增加鄰近信號路徑的耦合系數(shù)(coupling coefficient)以及力口重電不茲千4無(Electromagnetic Interference, EMI)問題。雖然可利 用具有不同層將電源面、信號面及接地面隔離的多層印刷電路板來緩解上述問 題，但是增加印刷電路板的層數(shù)將會增加印刷電路板的制造成本。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中存在的技術(shù)問題，本發(fā)明提供以下技術(shù)方案。 本發(fā)明揭示一種印刷電路板，包含基板，具有第一表面與第二表面；接 地面，位于第二表面上；信號路徑，沿第一方向位于第一表面上；至少兩個電 源面，位于第一表面上，分別鄰近于信號路徑的相對側(cè)且相互分離；以及導(dǎo)電 連接，是沿第二方向耦接于電源面，橫穿信號路徑，且并不與信號路徑電性連 接，其中信號路徑不會通過接地面的裂縫。
本發(fā)明揭示一種印刷電路板，包含基板；底層，包含位于基板的一側(cè)上 的接地面，其中底層具有至少一裂縫；以及頂層，包含位于基板的一相對側(cè)的 信號路徑與相鄰近的多個電源面，電源面是通過導(dǎo)電連接橫穿信號路徑而相耦 接，導(dǎo)電連接不與信號路徑電性連接，且導(dǎo)電連接不與信號路徑共面，其中信 號路徑不會通過底層的至少 一 裂縫。
本發(fā)明揭示一種印刷電路板，包含基板，具有第一表面與第二表面；接 地面，位于第二表面上；第一信號路徑，沿第一方向位于第一表面上；第二信 號路徑，位于第一表面上，是分成兩個信號路徑片段，分別鄰近于第一信號路 徑的相對側(cè)；以及導(dǎo)電連接，是沿第二方向耦接于第二信號路徑的信號路徑片 段，橫穿第一信號路徑且不與第一信號路徑電性連接，其中第一信號路徑不通 過接地面的裂縫。
本發(fā)明揭示一種印刷電路板，包含基板，具有第一表面與第二表面；接 地面，位于第二表面上；電子元件，位于第一表面上；至少兩個電源面，位于 第一表面上，分別鄰近于電子元件的相對側(cè)且相互分離；以及導(dǎo)電連接，耦接 電源面，橫穿電子元件且不電性連接至電子元件，其中第一表面上的信號路徑 不會通過接地面的裂縫。
實施本發(fā)明揭示的印刷電路板可實現(xiàn)在不具備昂貴的多層印刷電路板的情
6形下，在高信號頻率區(qū)域中，仍具有良好信號品質(zhì)與較少電磁干擾影響，并且 制造工藝筒單，降低制造成本。


圖la是例示現(xiàn)有技術(shù)中雙層印刷電路板的頂部局部示意圖。 圖lb是例示沿圖la所示雙層印刷電路板中線A-A，的剖面示意圖。 圖lc是例示沿圖la所示雙層印刷電路板中線B-B，的剖面示意圖。 圖2a是例示本發(fā)明一實施例印刷電蹈4反的頂部局部示意圖。 圖2b是例示沿圖2a中線A-A，的剖面示意圖。 圖2c是例示沿圖2a中線A-A'的剖面示意圖。 圖2d是例示沿沿圖2a中線B-B，的剖面示意圖。 圖3a是例示本發(fā)明另一實施例印刷電路板的頂部局部示意圖。 圖3b是例示沿圖3a中線A-A，的剖面示意圖。 圖3c是例示沿圖3a中線A-A，的剖面示意圖。 圖3d是例示沿圖3a中線B-B'的剖面的示意圖。 圖4是例示本發(fā)明另 一實施例印刷電路板的頂部局部示意圖。 圖5是例示本發(fā)明另 一實施例印刷電路板的頂部局部示意圖。 圖6a是本發(fā)明另一實施例印刷電路板的頂部局部示意圖。 圖6b是例示沿圖6a中線C-C，的剖面示意圖。 圖6c是例示沿圖6a中線C-C，的剖面的示意圖。 圖7是本發(fā)明另 一實施例印刷電路板的頂部局部示意圖。 圖8a是顯示現(xiàn)有技術(shù)中兩層印刷電路板中信號路徑的信號插入損耗仿真結(jié) 果示意圖。圖8b是顯示本發(fā)明一實施例印刷電路板中信號路徑的信號插入損身毛仿真結(jié) 果示意圖。
具體實施方式
中，實施例中的各元件的配置是為說明之用，并非用以限制本發(fā)明。本發(fā)明的 保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求書所要求的范圍為準(zhǔn)。在可能的情形下，將在附圖及 實施方式中使用相同的標(biāo)號用以指示同一部件。圖2a至圖2c是例示本發(fā)明第一實施例印刷電路板500a的示意圖。其中圖 2a是例示本發(fā)明一實施例印刷電路板500a的頂部局部示意圖。在本實施例中， 印刷電路板500a包含適用于基于導(dǎo)線架(lead frame)的半導(dǎo)體封裝芯片的兩層印 刷電3各板。印刷電;各板500a具有一頂層與一底層，其中頂層包含電源面及信號 路徑，底層包含接地面。印刷電路板500a包含基板200,基板200具有上表面 202與下表面203。頂層設(shè)置于上表面202之上且由阻焊層226覆蓋(如圖2b、 圖2c與圖2d所示)，上表面202包含信號路徑212a至212g以及電源面208, 其中信號路徑212a至212g均與電源面208共面。同樣地，底層設(shè)置于基板200 的下表面203上且由阻焊層230所覆蓋，下表面203包含接地面228。為了方便 說明，未在圖2a中顯示阻焊層226。多組金手指(fmger)204a至2041以及金手指 206a至2061均設(shè)置在基板200的上表面202之上。在一實施例中，金手指204a如控制器芯片封裝體。半導(dǎo)體芯片封裝體219裝載于上表面202之上，并具有 多個引導(dǎo)線221分別連接至金手指204a至2041。同樣地，金手指206a至2061 是用于另一表面裝載的基于導(dǎo)線架半導(dǎo)體芯片封裝體的輸入/輸出連接，其中半 導(dǎo)體芯片封裝體220可受控于連接至金手指204a至2041的半導(dǎo)體芯片封裝體， 例如，存儲器芯片封裝體。半導(dǎo)體芯片封裝體220裝載于上表面202之上，并 具有多個引導(dǎo)線222分別連接至金手指206a至2061。金手指204a至2041中每 一者以及金手指206a至2061中每一者的功能均是預(yù)設(shè)的，這是因為連接半導(dǎo)體 芯片封裝體219與220間的接腳(pin)分配完全符合必需的設(shè)計規(guī)范。對于半導(dǎo)體芯片封裝體219的引導(dǎo)線221來說，例如，連接至金手指204b、 204e、 204f、 204h與204j的引導(dǎo)線221均被設(shè)定為用于電源傳輸，例如Vdd或 Vss。而其它連接至金手指204a、 204c、 204d、 204g、 204i、 204k與2041的引 導(dǎo)線221均被設(shè)定為用于信號傳輸。在一實施例中，半導(dǎo)體芯片封裝體220，以 存儲器芯片封裝體為例說明，是通過半導(dǎo)體芯片封裝體219(例如控制器芯片 封裝體)來控制存儲器芯片封裝體。因此，半導(dǎo)體芯片封裝體219的每一引導(dǎo)線 221分別與半導(dǎo)體芯片封裝體220的每一引導(dǎo)線222具有對應(yīng)關(guān)系。舉例說明， 與金手指204a相連接的引導(dǎo)線221被指定為通過信號路徑212a將第一類型信號 傳送至與金手指206b相連接的引導(dǎo)線222。與金手指204c相連接的引導(dǎo)線221 被指定為通過信號路徑212b將第二類型信號傳送至與金手指206d相連接的引 導(dǎo)線222。與金手指204d相連接的引導(dǎo)線221被指定為通過信號路徑212c將第三類型信號傳送至與金手指206e相連接的引導(dǎo)線222。與金手指204g相連接的 引導(dǎo)線221被指定為通過信號路徑212d將第四類型信號傳送至與金手指206i 相連接的引導(dǎo)線222。與金手指204i相連接的引導(dǎo)線221被指定為通過信號路 徑212e將第五類型信號傳送至與金手指206g相連接的引導(dǎo)線222。與金手指 204k相連接的引導(dǎo)線221被指定為通過信號路徑212f將第六類型信號傳送至與 金手指206k相連接的引導(dǎo)線222。與金手指2041相連接的引導(dǎo)線221被指定為 通過信號路徑212g將第七類型信號傳送至與金手指2061相連接的引導(dǎo)線222。 以上第一類型信號至第七類型信號可為彼此相同或不同的信號。同樣地，與金 手指204b、 204e、 204f、 204h與204j相連接的引導(dǎo)線221是被指定為用于將電 源通過電源面208分別連接至與金手指206a、 206c、 206f、 206h與206j相連接 的引導(dǎo)線222。如圖2a所示，大致沿第二方向504的信號路徑212a構(gòu)成相鄰的金手指206a 與電源面208兩者間的電源傳輸障礙層(barrier),其中電源面208大致是沿第一 方向502沿伸，且第一方向502不與第二方向504平行。同樣地，大致沿第二 方向504的信號路徑212g與信號路徑212f構(gòu)成相鄰的金手指206h、 206j與電 源面208之間的電源傳輸障礙層，其中此電源面208大致是沿第一方向502，進(jìn) 而導(dǎo)致產(chǎn)生前文所述的問題。為了解決以上問題，可將子電源面210與214設(shè) 置于基板200的上表面202上，并分別電性連接至金手指206a、 206h與206j。 大致沿第 一方向502的導(dǎo)電連接(conductive connection)216可通過子電源面210 與電源面208耦接至金手指206a，其中子電源面210與電源面208鄰近于信號 路徑212a的相對側(cè)。導(dǎo)電連接216橫穿信號路徑212a且不與信號路徑212a電 性連接。同樣地，如圖2a所示，大致沿第一方向502的導(dǎo)電連接218可通過子 電源面214與電源面208耦4妄至金手指206h與206j ，其中子電源面214與電源 面208均鄰近于信號路徑212f及212g的相對側(cè)。導(dǎo)電連接218橫穿信號路徑 212f與212g且不與信號路徑212f與212g電性連接。在一實施例中，導(dǎo)電連接 216與218包含導(dǎo)線，表面貼裝元件或雙列直插封裝(Dual Inline Package, DIP) 元件。表面貼裝元件或雙列直插封裝元件包含多個0歐姆電阻器、母線(strap) 或跳線(jumper)。包含表面貼裝元件或雙列直插封裝元件的導(dǎo)電連接216與218 是以串聯(lián)或并聯(lián)方式安裝。圖2b與圖2c是沿圖2a中線A-A，的剖面示意圖，說 明本發(fā)明印刷電路板500a的導(dǎo)電連接216a以及導(dǎo)電連接216b的不同實施例。 如圖2b所示，導(dǎo)電連接216a(例如0歐姆電阻器)被設(shè)置于信號路徑212a、子電源面210與電源面208之上，并通過焊錫(solders)232a透過阻焊層226與子電 源面210與電源面208耦接。如圖2b所示，導(dǎo)電連接216a可提供子電源面210 與電源面208間的高電平互連，而不與信號路徑212a接觸。圖2c是例示沿圖2a中線A-A，的剖面的示意圖?？蛇x地，導(dǎo)電連接216a(例 如跳線)被設(shè)置于信號路徑212a、子電源面210與電源面208之上。跳線穿過 阻焊層226與介層插孔(via plugs)234，突出于基板200的下表面203,并耦接至 子電源面210與電源面208。導(dǎo)電層229可形成于基板200的下表面203上，其 中導(dǎo)電層229中具有跳線的兩端。在一實施例中，導(dǎo)電層229與鄰近的接地面 228同時形成，通過蝕刻工藝產(chǎn)生的裂縫250a將導(dǎo)電層229與接地面228彼此 分離。如圖2c所示，跳線也可提供子電源面210與電源面208間的高電平互連， 并不與信號路徑212a接觸。圖2d是例示沿沿圖2a中線B-B，的剖面示意圖。因為沒有電源傳輸路徑占 用位于信號路徑212a下方的接地面228,信號路徑212a通過接地面228的區(qū)域 不含裂縫。因此，可獲得良好的信號品質(zhì)與較少的電磁干擾。類似于導(dǎo)電連接 216，導(dǎo)電連接218可提供子電源面214與電源面208間的高電平互連，并不與 信號路徑212f及212g接觸。信號路徑212f及212g通過接地面228的區(qū)域不含 裂縫。如圖3a至圖3d所示，在一可選實施方式中，本發(fā)明印刷電路板500b的導(dǎo) 電連接216與218是設(shè)置于基板200的下表面203。圖3a是例示本發(fā)明另一實 施例印刷電路板的頂部局部示意圖。圖3b是例示沿圖3a中線A-A，的剖面的示 意圖。分別顯示本發(fā)明印刷電路板500b的導(dǎo)電連接216c與216d的不同實施方 式。如圖3b所示導(dǎo)電連接216c，例如，被設(shè)置于下表面203的0歐姆電阻器。 0歐姆電阻器216c是通過焊錫232a透過阻焊層230、導(dǎo)電層229與穿過基板200 的介層插孔234耦接至子電源面210與電源面208。導(dǎo)電層229形成于基板200 的下表面203,且位于介層插孔234與0歐姆電阻器之間。在一實施例中，導(dǎo)電 層229與鄰近的接地面228同時成形，利用蝕刻工藝由裂縫250b將彼此分離。 如圖3b所示，0歐姆電阻器216c可提供子電源面210與電源面208間的低電平 互連，并不與信號路徑212a接觸。圖3c是例示沿圖3a中線A-A，的剖面示意圖?？蛇x地，導(dǎo)電連接216d(例如 跳線216d),設(shè)置于下表面203下方。跳線216d耦接至子電源面210與電源面 208。接地面228具有裂縫250c，用以利用蝕刻工藝進(jìn)行跳線216d、子電源面210與電源面208之間的連接，而不與接地面228連接。焊錫232b成形于下表 面203的裂縫250c中。跳線216d插入至焊錫232b及介層插孔234并穿過基板 200,突出于基板200的上表面202。如圖3c所示，跳線216d可提供子電源面 210與電源面208間的低電平互連，并不與信號^各徑212a接觸。圖3d是例示沿圖3a中線B-B'的剖面示意圖。因為沒有電源傳輸路徑占用 位于信號路徑212a下方的接地面228，信號路徑212a通過接地面228的區(qū)域不 含裂縫，因此可獲得良好的信號品質(zhì)與較少的電磁干擾。類似于導(dǎo)電連接216, 導(dǎo)電連接218可提供子電源面214與電源面208間的低電平互連，并不與信號 路徑212f及212g接觸。信號路徑212f及212g通過接地面228的區(qū)域不含裂縫。圖4是例示本發(fā)明另一實施例印刷電路板500c的頂部局部示意圖。在本實 施例中，印刷電路板500c包含用于球形陣列(ball grid array)封裝半導(dǎo)體芯片的兩 層印刷電路板，其中印刷電路板500c具有一頂層與一底層，其中頂層包含電源 面及信號路徑；底層包含接地面。印刷電路板500c具有含焊墊(pad)區(qū)域262， 焊墊區(qū)域262包含多個球形焊墊(ball pad)260a至260x。焊墊260a至260x是用 于印刷電路板500c與承載球形陣列半導(dǎo)體芯片封裝體(未顯示)間的輸入/輸出連 接。由于承載的球形陣列半導(dǎo)體芯片封裝體的接腳(pin)分配必須完全符合設(shè)計 規(guī)范，焊墊260a至260y中每一者的功能是預(yù)設(shè)的。在本實施例中，焊墊260b、 260d、 260g、 260h、 260i、 2601、 260m、 260n、 260o、 260p、 260q、 260r、 260t、 260v以及260x^皮指定用于傳輸信號。焊墊260a、 260c、 260e、 260f、 260j、 260s、 260u以及260w^皮指定用于傳輸電源。頂層核:設(shè)置于上表面202上，上表面202 包括信號路徑264a至264p以及電源面208。設(shè)置于基板200的上表面202上的 信號路徑264a至264p分別用于焊墊260b、 260d、 260g、 260h、 260i、 260k、 2601、 260m、 260n、 260o、 260p、 260q、 260r、 260s、 260t、 260v以及260x的 不同信號的傳送。設(shè)置于基板200的上表面202的電源面208是用于焊墊260a、 260c、 260e、 260f、 260j、 260s、 260u以及260w的電源傳送。本發(fā)明一實施例導(dǎo)電連接同樣可用于電源面208與焊墊260s、 260u以及 260w之間的電源傳輸，如圖4所示，導(dǎo)電連接316大致是沿第一方向502耦接 電源面208與子電源面310。子電源面310耦接至焊墊260s與焊墊260u。電源 面208與子電源面310鄰近于信號路徑264h至264p的相對側(cè)。導(dǎo)電連接316 橫穿信號路徑264h至264p且不與信號路徑264h至264p電性連接，信號路徑 264h至264p大致是沿第二方向504，第二方向504不平行于第一方向502。同11樣地，為了電源面208與焊墊260w之間的電源傳輸，導(dǎo)電連接318大致沿第二 方向504耦接子電源面310與子電源面314，其中子電源面310耦接至電源面 208，子電源面314連接至焊墊260w。導(dǎo)電連接318橫穿信號路徑264h至264k 且不與信號路徑264h至264k電性連接。其中信號路徑264h至264p大致是沿 第一方向502，第一方向502不平行于第二方向504。在本發(fā)明一實施例中，導(dǎo) 電連接316或?qū)щ娺B接318可不共面于信號路徑及電源面。類似于圖2a至圖2d 以及圖3a至圖3d所示的導(dǎo)電連接216或?qū)щ娺B接218，導(dǎo)電連接316或?qū)щ娺B 接318可提供預(yù)設(shè)的焊墊與電源面間的高/低電平互連，且不與鄰近的信號路徑 接觸。以上所述的導(dǎo)電連接可改善印刷電路板500c的用電效能，例如，具有良 好信號品質(zhì)與較少電磁干擾影響。同樣地，如圖4所示，大致沿第一方向502的子電源面314是構(gòu)成鄰近的 信號路徑2641與焊墊260k兩者間的信號傳輸障礙層。類似地，本發(fā)明實施例中 導(dǎo)電連接264q同樣可用于信號路徑2641與焊墊260k之間的信號傳輸。另外， 為了方便設(shè)置導(dǎo)電連接，例如，介層插孔266與268可鉆穿基板200，其中介層 插孔266電性連接至信號路徑2641，以及介層插孔268通過子信號路徑264r電 性連接至焊墊260k。如圖4所示，實質(zhì)上，信號路徑2641與子信號路徑264r 均鄰近于子電源面314的同一側(cè)。在底層上的導(dǎo)電連接264q大致沿第一方向502 通過子信號路徑264r耦接至信號路徑2641與焊盤260k，其中導(dǎo)電連接264q連 接介層插孔266與介層插孔268。導(dǎo)電連接264q橫穿大致沿第二方向504的導(dǎo) 電連接318，第二方向504不與第一方向502平行。導(dǎo)電連接264q不與信號路 徑2641電性連接。在本發(fā)明一實施例中，導(dǎo)電連接264q可不與信號路徑及電源 面共面。如圖4所示，導(dǎo)電連接264q可設(shè)置于基板200的下表面(未顯示)的下 方?？蛇x地，導(dǎo)電連接264q可被設(shè)置于基板200的上表面202上方。類似于圖 2a至圖2d以及圖3a至圖3d所示的導(dǎo)電連接216或?qū)щ娺B接218,導(dǎo)電連接264q 可提供預(yù)設(shè)的焊墊與信號路徑間的低/高電平互連，并不與鄰近的信號路徑接觸。 于一實施例中，導(dǎo)電連接264q包含跳線、O歐姆電阻器或母線。以上所述的導(dǎo) 電連接可改善印刷電路板500c的用電效能，例如，具有良好信號品質(zhì)與較少電 磁干擾影響。另外，為方便布線，例如，為建立參考電壓Vref(未顯示)與焊墊260j間的 電性連接，可通過利用蝕刻工藝在基板200的下表面(未顯示)上圖案化一接地面 (未顯示)來形成另一個導(dǎo)電路徑270，以形成圍繞導(dǎo)電路徑270的裂縫(未顯示)，12其中裂縫用于將導(dǎo)電路徑270與鄰近的接地面彼此分離。導(dǎo)電路徑270連接至 參考電壓Vref與焊墊260j。因為電源面208所承載的是穩(wěn)定電壓，而非為一信 號，電源面208經(jīng)過導(dǎo)電路徑270周圍的任一裂縫是允許的。圖5是例示本發(fā)明另一實施例印刷電路板500d的頂部局部示意圖?？蛇x地， 導(dǎo)電連接同樣可用于路徑調(diào)換(trace swapping),例如，信號路徑調(diào)換。如圖5所 示，引導(dǎo)線321、 322與金手指連接。信號路徑312d可作為半導(dǎo)體芯片封裝體 319與320之間的信號連接(signal connections),基板200的上表面202上的信號 路徑312e是連接至半導(dǎo)體芯片封裝體319的金手指304i與半導(dǎo)體芯片封裝體 320的金手指306g。大致沿第二方向504的信號路徑312e構(gòu)成半導(dǎo)體芯片封裝 體319的金手指304j與半導(dǎo)體芯片封裝體320的金手指306i之間的信號傳輸障 礙層。為了方便信號路徑布線，兩個信號路徑片段312d與312f以及導(dǎo)電連接 350可用于金手指304j與金手指306i之間的信號傳輸。兩個信號路徑片段312d 與312f是被設(shè)置于上表面202上，并且分別鄰近于信號路徑312e的相對側(cè)。導(dǎo) 電連接350沿第一方向502耦接至信號路徑的信號路徑片段312d與312f。導(dǎo)電 連接350可實現(xiàn)信號路徑片段312d至信號路徑片段312f的路徑調(diào)換，橫穿信號 路徑312e且不與信號路徑312e電性連接。同樣地，信號路徑312e也不直接通 過基板200的下表面上接地面(未顯示)的任一裂縫(未顯示)。在一實施例中，導(dǎo) 電連接350可包含跳線、O歐姆電阻器或母線。以上所述的導(dǎo)電連接350可改善 印刷電路板500d的用電效能，例如，具有良好信號品質(zhì)與較少電磁干擾影響。如圖2a所示，電源面208的布局是設(shè)計為大致鄰近于金手指206a至2061， 因為金手指206a至2061中每一者的功能設(shè)計是完全符合必需的設(shè)計規(guī)范，為了 方便布線，金手指206a至2061提供半導(dǎo)體芯片封裝體220的輸入/輸出連接。 而電源面208的布線區(qū)域的制造成本是相當(dāng)高的。圖6a是本發(fā)明另一實施例印 刷電路板500e的頂部局部示意圖。為減少如圖2a所示的布線區(qū)域，另一導(dǎo)電連 接330是分別耦接于電源面208b與子電源面214，其中電源面208與子電源面 214均是鄰近于一電子元件(如半導(dǎo)體芯片封裝體220)的相對側(cè)。導(dǎo)電連接330 橫穿半導(dǎo)體芯片封裝體220,且并不直接與半導(dǎo)體芯片封裝體220連接。于是， 信號路徑212b至212d不會通過接地面的任何裂縫。所以，相比于圖2a所示的 電源面208，電源面208b可設(shè)計成具有更小的布局區(qū)域。例如，對電源面208b 的布局可設(shè)計成僅鄰近于半導(dǎo)體芯片封裝體220 —側(cè)，其中金手指206a至206f 均是設(shè)置于半導(dǎo)體芯片封裝體220的這一側(cè)。因此可減少印刷電路板的制造成本。在一實施例中，導(dǎo)電連接330包含導(dǎo)線，表面貼裝元件或雙列直插封裝元 件。表面貼裝元件或雙列直插封裝元件包含多個0歐姆電阻器、母線或跳線。 包含表面貼裝元件或雙列直插封裝元件的導(dǎo)電連接330是以串聯(lián)或并聯(lián)方式安裝。在本發(fā)明一實施例中，導(dǎo)電連接330不與電子元件、信號路徑或電源面共 面。圖6b與圖6c是沿圖6a中線C-C，的剖面示意圖。如圖6b所示，導(dǎo)電連接 330(例如雙列直插封裝元件的0歐姆電阻器330)是^:置于半導(dǎo)體芯片封裝體 220、電源面208b、子電源面214以及信號路徑212b至212d之上。0歐姆電阻 器330插入并穿過焊錫232b、阻焊層226以及介層插孔234,以及突出于基板 200的下表面203,并耦接至子電源面214與電源面208b。如圖6b所示，導(dǎo)電 連接330同樣提供子電源面214與電源面208b間的高電平互連，而不與半導(dǎo)體 芯片封裝體220的引導(dǎo)線222以及信號路徑212b至212d接觸。因此可減少印 刷電路4反500e中電源面208b的布線區(qū)域。如圖6c所示，在可選實施例中，本發(fā)明印刷電路板500e中的導(dǎo)電連接330(例 如雙列直插封裝元件的0歐姆電阻器330)是設(shè)置于基板200的下表面203的 下方。0歐姆電阻器330是耦接至子電源面214與電源面208b。接地面228利 用蝕刻工藝形成裂縫250c,使得0歐姆電阻器330耦接至子電源面214與電源 面208b,而不與接地面228連接。焊錫232b成形于下表面203的裂縫250c中。 0歐姆電阻器330插入并通過焊錫232b及穿過基板200的介層插孔234,突出 于基板200的上表面202。如圖6c所示，0歐姆電阻器330可提供子電源面214 與電源面208b間的低電平互連，并不與半導(dǎo)體芯片封裝體220接觸。因此，可 減少圖2a所示印刷電路板500中電源面208的布線區(qū)域。圖7是本發(fā)明另一實施例印刷電路板500f的頂部局部示意圖。類似地，為 了減少圖4所示用于球形陣列封裝的半導(dǎo)體芯片的兩層印刷電路板500c中電源 面208的布線區(qū)域，圖7所示印刷電路板500f包含耦接至子電源面310與電源 面208c的導(dǎo)電連接330，其中電源面208c與子電源面310分別鄰近于安裝于焊 墊區(qū)域262上的球形陣列電子元件720的相對側(cè)。在一實施例中，球形陣列電 子元件720包含球形陣列的半導(dǎo)體芯片封裝。導(dǎo)電連接330橫穿球形陣列電子 元件720且不與球形陣列電子元件720直接電性連接。其中信號路徑264a至264p 不會越過接地面的任何裂縫。所以，相比于圖4所示的電源面208，電源面208c 可設(shè)計成具有更小的布局區(qū)域。例如，對電源面208c的布局可設(shè)計成鄰近于球形陣列電子元件720 —側(cè)的單一型樣，因此可減少印刷電路板的制造成本。在一實施例中，導(dǎo)電連接330包含導(dǎo)線，表面貼裝元件或雙列直插封裝元件。表 面貼裝元件或雙列直插封裝元件包含多個0歐姆電阻器、母線或跳線。包含表 面貼裝元件或雙列直插封裝元件的導(dǎo)電連接330是以串聯(lián)或并聯(lián)方式安裝。圖8a是顯示現(xiàn)有技術(shù)中兩層印刷電路板中信號路徑的信號插入損耗 (insertion loss)仿真結(jié)果示意圖。圖8b是顯示本發(fā)明一實施例印刷電路板中信號 路徑的信號插入損耗仿真結(jié)果示意圖。利用Ansoft公司提供的電磁場全波分析 軟件分別評估現(xiàn)有技術(shù)的印刷電路板及本發(fā)明實施例的印刷電路板中信號路徑 的信號插入損耗。如圖8a所示，顯示現(xiàn)有技術(shù)中印刷電路板中兩種信號路徑對 應(yīng)的曲線401a、 402a?，F(xiàn)有技術(shù)中印刷電路板中兩種信號路徑正下方的接地面 有裂縫，曲線401a、 402a顯示在高信號頻率區(qū)域(MGHz)中明顯的信號插入損 耗。例如，大致在lGHz的信號頻率時，曲線401a、 402a是分別顯示大致為-3.8dB 與-4.3dB的信號插入損^毛。如圖8b所示，曲線401b、 402b是分別顯示如同圖 8a所示的兩種信號路徑，其信號路徑下方的接地面沒有裂縫。然而，圖8b所示 本發(fā)明實施例印刷電路板的信號路徑顯示了在高信號頻率區(qū)域(〉lGHz)中較少 的信號插入損耗。例如，大致于lGHz的信號頻率時，曲線401b、 402b是分別 顯示大致為-2.4dB與-3.6dB的信號插入損耗。通過比較曲線401a與曲線401b， 本發(fā)明實施例的一印刷電路板的信號路徑在大約lGHz信號頻率處呈現(xiàn)1.4dB的 改良。而通過比較曲線402a與曲線402b，本發(fā)明實施例的印刷電路^1的另一信 號路徑在大約1GHz信號頻率處呈現(xiàn)0.7dB的改良。以上結(jié)果顯示，直接通過完 整接地面的信號路徑具有較少信號插入損耗，特別是處于高信號頻率(MGHz) 區(qū)域。以下將描述本發(fā)明實施例印刷電路板的優(yōu)點，于本發(fā)明實施例揭示的印刷 電路板中，當(dāng)一信號路徑構(gòu)成鄰近的大致沿不平行于信號路徑的方向的電源面 間的電源傳送障礙層時，導(dǎo)電連接用于耦接電源面或電源路徑，橫穿信號路徑 且不與信號路徑電性連接。導(dǎo)電連接可提供電源面或電源路徑之間的高/低電平 互連，且不與鄰近的信號路徑接觸。因為沒有電源傳輸路徑占用位于信號路徑 下方的接地面，因此，鄰近的信號路徑可直接通過接地面的區(qū)域不含裂縫。另 外，導(dǎo)電連接包含低成本的導(dǎo)線、表面貼裝元件或雙列直插封裝元件。表面貼 裝元件或雙列直插封裝元件包含多個0歐姆電阻器、母線或跳線。以上所述的 導(dǎo)電連接可改善兩層印刷電路板的用電效能，例如，在不具備昂貴的多層印刷電路板的情形下，在高信號頻率區(qū)域中，仍具有良好信號品質(zhì)與較少電磁干擾 影響。另外，所述的導(dǎo)電連接可耦接兩個電源面，橫穿電子元件且不與電子元 件電性連接，其中信號路徑不會通過接地面的裂縫。因此減少印刷電路板中電 源面的布線區(qū)域。本發(fā)明的印刷電路板制程簡單，進(jìn)而降低了制造成本。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟 悉此領(lǐng)域技術(shù)的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許更動 與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求書所界定的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種印刷電路板，包含基板，具有第一表面與第二表面；接地面，位于所述第二表面上；信號路徑，沿第一方向位于所述第一表面上；至少兩個電源面，位于所述第一表面上，分別鄰近于所述信號路徑的相對側(cè)且相互分離；以及導(dǎo)電連接，沿第二方向耦接于所述電源面，橫穿所述信號路徑，且并不與所述信號路徑電性連接，其中所述信號路徑不會通過所述接地面的裂縫。
2. 如權(quán)利要求1所述的印刷電路板，其特征在于，所述導(dǎo)電連接包含多個表面貼裝元件或多個雙列直插封裝元件。
3. 如權(quán)利要求2所述的印刷電路板，其特征在于，所述表面貼裝元件與所述雙列直插封裝元件包含導(dǎo)線、0歐姆電阻器、母線或跳線。
4. 如權(quán)利要求3所述的印刷電路板，其特征在于，所述表面貼裝元件與所述雙列直插封裝元件是以串聯(lián)或并聯(lián)方式安裝。
5. 如權(quán)利要求1所述的印刷電路板，其特征在于，所述信號路徑與所述電源面均分別電性連接至半導(dǎo)體芯片封裝體，所述半導(dǎo)體芯片封裝體安裝于所述基板的所述第一表面上且設(shè)置于所述信號路徑的上方，且不與所述導(dǎo)電連接共面。
6. —種印刷電聘4反，包含基板；底層，包含位于所述基板的一側(cè)上的接地面，其中所述底層具有至少一裂縫；以及頂層，包含位于所述基板的一相對側(cè)的信號路徑與相鄰近的多個電源面，所述電源面是通過導(dǎo)電連接橫穿所述信號路徑而相耦接，所述導(dǎo)電連接不與所述信號路徑電性連接，且所述導(dǎo)電連接不與所述信號路徑共面，其中所述信號路徑不會通過所述底層的所述至少一裂縫。
7. 如權(quán)利要求6所述的印刷電路板，其特征在于，所述導(dǎo)電連接包含多個表面貼裝元件或多個雙列直插封裝元件。
8. 如權(quán)利要求7所述的印刷電路板，其特征在于，所述表面貼裝元件與所 述雙列直插封裝元件包含導(dǎo)線、0歐姆電阻器、母線或跳線。
9. 如權(quán)利要求8所述的印刷電路板，其特征在于，所述表面貼裝元件與所述雙列直插封裝元件是以串聯(lián)或并聯(lián)方式安裝。
10. 如權(quán)利要求6所述的印刷電路板，其特征在于，半導(dǎo)體芯片封裝體是設(shè) 置于所述信號路徑的上方，且不與所述導(dǎo)電連接共面。
11. 一種印刷電路板，包含 基板，具有第一表面與第二表面； 接地面，位于所述第二表面上； 第一信號路徑，沿第一方向位于所述第一表面上；第二信號路徑，位于所述第一表面上，分成兩個信號路徑片段，分別鄰近 于所述第一信號路徑的相對側(cè)；以及導(dǎo)電連接，沿第二方向耦接于所述第二信號路徑的所述信號路徑片段，橫 穿所述第一信號路徑且不與所述第一信號路徑電性連接，其中所述第一信號路 徑不通過所述"J妄地面的裂縫。
12. 如權(quán)利要求11所述的印刷電路板，其特征在于，所述導(dǎo)電連接包含多 個表面貼裝元件或多個雙列直插封裝元件。
13. 如權(quán)利要求12所述的印刷電路板，其特征在于，所述表面貼裝元件與 所述雙列直插封裝元件包含導(dǎo)線、O歐姆電阻器、母線或跳線。
14. 如權(quán)利要求13所述的印刷電路板，其特征在于，所述表面貼裝元件與 所述雙列直插封裝元件是以串聯(lián)或并聯(lián)方式安裝。
15. —種印刷電路板，包含 基板，具有第一表面與第二表面； 接地面，位于所述第二表面上； 電子元件，位于所述第一表面上；至少兩個電源面，位于所述第一表面上，分別鄰近于所述電子元件的相對 側(cè)且相互分離；以及導(dǎo)電連接，耦接所述電源面，橫穿所述電子元件且不電性連接至所述電子 元件，其中所述第一表面上的信號路徑不會通過所述接地面的裂縫。
16. 如權(quán)利要求15所述的印刷電路板，其特征在于，所述導(dǎo)電連接包含多 個表面貼裝元件或多個雙列直插封裝元件。
17. 如權(quán)利要求16所述的印刷電路板，其特征在于，所述表面貼裝元件與 所述雙列直插封裝元件包含導(dǎo)線、0歐姆電阻器、母線或跳線。
18. 如權(quán)利要求15所述的印刷電路板，其特征在于，所述導(dǎo)電連接位于所述電源面的上方。
19. 如權(quán)利要求15所述的印刷電路板，其特征在于，所述導(dǎo)電連接位于所 述4姿;也面的上方。
20. 如權(quán)利要求15所述的印刷電路板，其特征在于，還包含至少兩個穿過 所述基板的介層插孔，其中所述介層插孔的每一者是電性連接至所述電源面與 所述導(dǎo)電連接中的一者。
21. 如權(quán)利要求15所述的印刷電路板，其特征在于，所述導(dǎo)電連接不與所 述電子元件或所述電源面共面。
22. 如權(quán)利要求15所述的印刷電路板，其特征在于，還包含設(shè)置于所述第 一表面上的信號路徑，所述信號路徑位于所述電子元件的下方。
23. 如權(quán)利要求22所述的印刷電路板，其特征在于，所述電源面與所述信 號路徑均電性連接至所述電子元件。
24. 如權(quán)利要求17所述的印刷電路板，其特征在于，所述表面貼裝元件與 所述雙列直插封裝元件是以串聯(lián)或并聯(lián)方式安裝。
全文摘要
本發(fā)明涉及一種印刷電路板，包含基板，具有第一表面與第二表面；接地面，位于第二表面上；信號路徑，沿第一方向位于第一表面上；至少兩個電源面，位于第一表面上，分別鄰近于信號路徑的相對側(cè)且相互分離；以及導(dǎo)電連接，沿第二方向耦接于電源面，橫穿信號路徑，且不與信號路徑電性連接，其中信號路徑不會通過接地面的裂縫。實施本發(fā)明揭示的印刷電路板可實現(xiàn)在不具備昂貴的多層印刷電路板的情形下，在高信號頻率區(qū)域中，仍具有良好信號品質(zhì)與較少電磁干擾影響，并且制造工藝簡單，降低制造成本。
文檔編號H05K9/00GK101557676SQ20091000655
公開日2009年10月14日 申請日期2009年2月19日 優(yōu)先權(quán)日2008年4月7日
發(fā)明者陳南璋 申請人:聯(lián)發(fā)科技股份有限公司