一種支持iec61850的電力系統(tǒng)測(cè)量與通信一體化芯片的制作方法
【專利摘要】本發(fā)明公開了一種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片，包括采集模塊、存儲(chǔ)模塊、處理模塊、加密解密模塊、通信模塊、以太網(wǎng)模塊、傳輸模塊和片內(nèi)總線。采集模塊包括測(cè)量模擬信號(hào)的模數(shù)轉(zhuǎn)換器ADC、采集數(shù)字信號(hào)的通用數(shù)字輸入輸出端口GPIO；片內(nèi)總線包括AHB高速系統(tǒng)總線與APB低速外設(shè)總線，通過兩個(gè)AHB2APB橋進(jìn)行連接。該芯片實(shí)現(xiàn)了模擬信號(hào)測(cè)量、數(shù)字信號(hào)測(cè)量、IEC103數(shù)據(jù)包轉(zhuǎn)換、IEC61850數(shù)據(jù)包轉(zhuǎn)換等功能，具有體積小、成本低、功耗低、使用方便、通訊靈活、可靠性強(qiáng)、安全性高等特點(diǎn)。
【專利說(shuō)明】
一種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及電力通信的技術(shù)領(lǐng)域，特別涉及一種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片。
【背景技術(shù)】
[0002]IEC103通信協(xié)議和IEC61850通信協(xié)議是電力系統(tǒng)通信網(wǎng)絡(luò)中兩種重要的通信標(biāo)準(zhǔn)。目前，電力系統(tǒng)的很多測(cè)量、保護(hù)設(shè)備都采用IEC103通信標(biāo)準(zhǔn)，并逐步向IEC61850通信標(biāo)準(zhǔn)轉(zhuǎn)換。以數(shù)字化變電站為例，系統(tǒng)的運(yùn)行數(shù)據(jù)(三相電壓、電流、開關(guān)狀態(tài)等)數(shù)據(jù)的需要從電子互感器進(jìn)行采集，通過站內(nèi)網(wǎng)絡(luò)進(jìn)行傳輸、接收設(shè)備接收或應(yīng)用設(shè)備對(duì)數(shù)據(jù)進(jìn)行處理，實(shí)現(xiàn)監(jiān)控或發(fā)出動(dòng)作命令，整個(gè)通信過程是建立在IEC61850的通信規(guī)范上進(jìn)行的。目前的設(shè)備都是從傳感器采集數(shù)據(jù)，但不支持?jǐn)?shù)據(jù)的IEC103和IEC61850規(guī)范轉(zhuǎn)換，需要外接規(guī)約轉(zhuǎn)換器，存在硬件線路連接復(fù)雜、結(jié)構(gòu)復(fù)雜、體積大、投入成本高等問題。
[0003]隨著電力自動(dòng)化設(shè)備片上系統(tǒng)的快速發(fā)展，將電力系統(tǒng)的測(cè)量和通信功能芯片化，設(shè)計(jì)一種能夠采集模擬信號(hào)、數(shù)字信號(hào)，并將采集數(shù)據(jù)轉(zhuǎn)換為符合IEC103協(xié)議和IEC61850協(xié)議數(shù)據(jù)包的芯片，有助于降低變電站智能設(shè)備的開發(fā)成本和難度、縮短開發(fā)周期、簡(jiǎn)化硬件電路。此外，將安全模塊集成到芯片中，有助于提高電力系統(tǒng)通信數(shù)據(jù)的安全性和可靠性。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的缺點(diǎn)與不足，提供一種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片。
[0005]本發(fā)明的目的通過下述技術(shù)方案實(shí)現(xiàn):
[0006]—種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片，所述一體化芯片包括采集模塊、存儲(chǔ)模塊、處理模塊、加密解密模塊、通信模塊、以太網(wǎng)模塊、傳輸模塊和片內(nèi)總線；
[0007]所述片內(nèi)總線包括AHB高速系統(tǒng)總線與APB低速外設(shè)總線，通過兩個(gè)AHB2APB橋AHB2APB Bridege O和AHB2APB Bridege I進(jìn)行連接；
[0008]所述采集模塊包括模數(shù)轉(zhuǎn)換器ADC、通用數(shù)字輸入輸出端口GP10，分別用于測(cè)量模擬信號(hào)和采集數(shù)字信號(hào)；
[0009]所述存儲(chǔ)模塊包括嵌入式快速存儲(chǔ)器EFLASH、只讀存儲(chǔ)器ROM、靜態(tài)隨機(jī)存儲(chǔ)器SRAM，用于數(shù)據(jù)和程序的存儲(chǔ)；
[0010]所述處理模塊為高性能ARM926EJS微處理器，將采集的數(shù)據(jù)轉(zhuǎn)換為符合IEC103通信協(xié)議和IEC61850通信協(xié)議的數(shù)據(jù)包；
[0011 ]所述加密解密模塊為高級(jí)加密解密AES單元，用于實(shí)現(xiàn)通信數(shù)據(jù)的加密和解密功會(huì)K;
[0012]所述通信模塊包括通用異步收發(fā)傳輸器UART O和UART 1、串行外設(shè)接口SP1、雙向串行接口 I2C;
[0013]所述以太網(wǎng)模塊包括物理地址訪問控制器MAC與物理層收發(fā)控制器PHY;
[0014]所述傳輸模塊為直接存儲(chǔ)器訪問控制器DMA;
[0015]所述高性能ARM926EJS微處理器、嵌入式快速存儲(chǔ)器EFLASH、只讀存儲(chǔ)器R0M、靜態(tài)隨機(jī)存儲(chǔ)器SRAM、高級(jí)加密解密AES單元、物理地址訪問控制器MAC、直接存儲(chǔ)器訪問控制器DMA和所述AHB高速系統(tǒng)總線連接，所述通用異步收發(fā)傳輸器UART 0、串行外設(shè)接口 SP1、雙向串行接口 I2C、通用數(shù)字輸入輸出端口GP1和所述AI3B低速系統(tǒng)總線連接并通過AHB2AroBridege O和所述AHB高速系統(tǒng)總線連接，所述通用異步收發(fā)傳輸器UART 1、模數(shù)轉(zhuǎn)換器ADC、物理層收發(fā)控制器PHY和所述APB低速系統(tǒng)總線連接并通過AHB2APB Bridege I和所述AHB高速系統(tǒng)總線連接。
[0016]進(jìn)一步地，所述模數(shù)轉(zhuǎn)換器ADC用于測(cè)量模擬信號(hào)，為6個(gè)通道16位模數(shù)轉(zhuǎn)換器，每個(gè)通道采樣率高達(dá)16K，輸入電壓范圍設(shè)置為+/-1OV或+/-5V;
[0017]所述通用數(shù)字輸入輸出端口GP1用于采集數(shù)字信號(hào)，為32個(gè)32位的數(shù)字量輸入輸出口，輸入電壓范圍為O?3.3V。
[0018]進(jìn)一步地，所述嵌入式快速存儲(chǔ)器EFLASH為片內(nèi)集成2M EFLASH，用于存儲(chǔ)bootloader程序和規(guī)約轉(zhuǎn)換配置文件；
[0019]所述只讀存儲(chǔ)器ROM為片內(nèi)集成16KBR0M，用于存儲(chǔ)一體化芯片的控制程序；
[0020]所述靜態(tài)隨機(jī)存儲(chǔ)器SRAM為片內(nèi)集成16KBSRAM，用于規(guī)約轉(zhuǎn)換中數(shù)據(jù)的存儲(chǔ)。
[0021]進(jìn)一步地，所述高性能ARM926EJS微處理器的控制程序在Kei 14開發(fā)環(huán)境下編寫，芯片嵌入U(xiǎn)COS-1I實(shí)時(shí)操作程序，ARM處理器控制采集模塊采集數(shù)據(jù)并存儲(chǔ)在片內(nèi)存儲(chǔ)器中，然后將采集到的數(shù)據(jù)轉(zhuǎn)換為符合IEC103通信協(xié)議和IEC61850通信協(xié)議的數(shù)據(jù)包，最后控制以太網(wǎng)模塊和通信接口發(fā)出數(shù)據(jù)包。
[0022]進(jìn)一步地，所述高級(jí)加密解密AES單元采用128bits的分組長(zhǎng)度和128bits密鑰長(zhǎng)度的AES算法，加密模式采用CBC分組模式，用于實(shí)現(xiàn)通信數(shù)據(jù)的加密和解密功能，AES單元對(duì)IEC103數(shù)據(jù)包和IEC61850數(shù)據(jù)包分別加密。
[0023]進(jìn)一步地，所述通信模塊的UART O用于發(fā)送高級(jí)加密解密AES單元對(duì)IEC103數(shù)據(jù)包進(jìn)行加密后得到的數(shù)據(jù)包，所述通信模塊的UART 1、SP1、I2C為擴(kuò)展接口，用于與外設(shè)連接通信。
[0024]進(jìn)一步地，所述以太網(wǎng)模塊包括2個(gè)10/100M物理地址訪問控制器MAC和2個(gè)物理層收發(fā)控制器PHY，分別支持以太網(wǎng)口以及光纖口連接，用于發(fā)送高級(jí)加密解密AES單元對(duì)IEC61850數(shù)據(jù)包進(jìn)行加密后得到的數(shù)據(jù)包。
[0025]進(jìn)一步地，所述直接存儲(chǔ)器訪問控制器DMA包含4個(gè)通道DMA，其中，通道O將模數(shù)轉(zhuǎn)換器ADC的測(cè)量數(shù)據(jù)傳輸至靜態(tài)隨機(jī)存儲(chǔ)器SRAM中，通道I將通用數(shù)字輸入輸出端口GP10、UART 0、SP1、I2C的測(cè)量數(shù)據(jù)傳輸至靜態(tài)隨機(jī)存儲(chǔ)器SRAM中，通道3將高性能ARM926EJS微處理器轉(zhuǎn)換得到的IEC103數(shù)據(jù)包和IEC61850數(shù)據(jù)包傳輸至高級(jí)加密解密AES單元。
[0026]本發(fā)明相對(duì)于現(xiàn)有技術(shù)具有如下的優(yōu)點(diǎn)及效果:
[0027](I)本發(fā)明將采集的模擬、數(shù)字?jǐn)?shù)據(jù)直接轉(zhuǎn)換為符合IEC103協(xié)議和IEC61850協(xié)議的數(shù)據(jù)包，無(wú)需外接規(guī)約轉(zhuǎn)換器，降低了開發(fā)難度、縮短了開發(fā)周期。
[0028](2)本發(fā)明集成了PHY芯片，支持以太網(wǎng)口和光纖通信，簡(jiǎn)化了硬件電路、降低了開發(fā)成本。
[0029](3)本發(fā)明集成了高級(jí)加密解密AES單元，能夠?qū)?shù)據(jù)進(jìn)行加密處理，提高了通信的可靠性和安全性。
【附圖說(shuō)明】
[0030]圖1是本發(fā)明公開的一種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片的結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0031]為使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚、明確，以下參照附圖并舉實(shí)施例對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0032]實(shí)施例
[0033]本發(fā)明公開的一種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片的結(jié)構(gòu)圖如圖1所示，所述芯片包括采集模塊、存儲(chǔ)模塊、處理模塊、加密解密模塊、通信模塊、以太網(wǎng)模塊、傳輸模塊和片內(nèi)總線。
[0034]所述片內(nèi)總線包括AHB高速系統(tǒng)總線與APB低速外設(shè)總線，通過兩個(gè)AHB2APB橋AHB2APB Bridege O和AHB2APB Bridege I進(jìn)行連接。
[0035]所述采集模塊包括模數(shù)轉(zhuǎn)換器ADC、通用數(shù)字輸入輸出端口GP10。
[0036]所述存儲(chǔ)模塊包括嵌入式快速存儲(chǔ)器EFLASH、只讀存儲(chǔ)器R0M、靜態(tài)隨機(jī)存儲(chǔ)器SRAM，用于數(shù)據(jù)和程序的存儲(chǔ)。
[0037]所述處理模塊為高性能ARM926EJS微處理器，將采集的數(shù)據(jù)轉(zhuǎn)換為符合IEC103通信協(xié)議和IEC61850通信協(xié)議的數(shù)據(jù)包。
[0038]所述加密解密模塊為高級(jí)加密解密AES單元。
[0039]所述通信模塊包括通用異步收發(fā)傳輸器UARTO和UART 1、串行外設(shè)接口SP1、雙向串行接口 I2C。
[0040]所述以太網(wǎng)模塊包括物理地址訪問控制器MAC、物理層收發(fā)控制器PHY。
[0041 ]所述傳輸模塊為直接存儲(chǔ)器訪問控制器DMA。
[0042]所述高性能ARM926EJS微處理器、嵌入式快速存儲(chǔ)器EFLASH、只讀存儲(chǔ)器ROM、靜態(tài)隨機(jī)存儲(chǔ)器SRAM、高級(jí)加密解密AES單元、物理地址訪問控制器MAC、直接存儲(chǔ)器訪問控制器DMA和所述AHB高速系統(tǒng)總線連接，所述通用異步收發(fā)傳輸器UART 0、串行外設(shè)接口 SP1、雙向串行接口 I2C、通用數(shù)字輸入輸出端口GP1和所述AI3B低速系統(tǒng)總線連接并通過AHB2AroBridege O和所述AHB高速系統(tǒng)總線連接，所述通用異步收發(fā)傳輸器UART 1、模數(shù)轉(zhuǎn)換器ADC、物理層收發(fā)控制器PHY和所述APB低速系統(tǒng)總線連接并通過AHB2APB Bridege I和所述AHB高速系統(tǒng)總線連接。
[0043]上述采集模塊包括模數(shù)轉(zhuǎn)換器ADC和通用數(shù)字輸入輸出端口GP10，其中，所述模數(shù)轉(zhuǎn)換器ADC用于測(cè)量模擬信號(hào)，為6個(gè)通道16位模數(shù)轉(zhuǎn)換器，每個(gè)通道采樣率高達(dá)16K，輸入電壓范圍可設(shè)置為+/-1OV或+/-5V;
[0044]所述通用數(shù)字輸入輸出端口GP1用于采集數(shù)字信號(hào)，為32個(gè)32位的數(shù)字量輸入輸出口，輸入電壓范圍為O?3.3V。
[0045]所述嵌入式快速存儲(chǔ)器EFLASH為片內(nèi)集成2M EFLASH，用于存儲(chǔ)boot loader程序和規(guī)約轉(zhuǎn)換配置文件；
[0046]所述只讀存儲(chǔ)器ROM為片內(nèi)集成的16KBR0M，用于存儲(chǔ)一體化芯片的控制程序；
[0047]所述靜態(tài)隨機(jī)存儲(chǔ)器SRAM為片內(nèi)集成16KBSRAM，用于規(guī)約轉(zhuǎn)換中數(shù)據(jù)的存儲(chǔ)。
[0048]所述高性能ARM926EJS微處理器的控制程序在Kei 14開發(fā)環(huán)境下編寫，芯片嵌入U(xiǎn)COS-1I實(shí)時(shí)操作程序，ARM處理器控制采集模塊采集數(shù)據(jù)并存儲(chǔ)在片內(nèi)存儲(chǔ)器中，然后將采集到的數(shù)據(jù)轉(zhuǎn)換為符合IEC103通信協(xié)議和IEC61850通信協(xié)議的數(shù)據(jù)包，最后控制以太網(wǎng)模塊和通信接口發(fā)出數(shù)據(jù)包。
[0049]所述高級(jí)加密解密AES單元采用128bits的分組長(zhǎng)度和128bits密鑰長(zhǎng)度的AES算法，加密模式采用CBC分組模式，用于實(shí)現(xiàn)通信數(shù)據(jù)的加密和解密功能，AES單元對(duì)IEC103數(shù)據(jù)包和IEC61850數(shù)據(jù)包分別加密。
[0050]所述通信模塊的UART O用于發(fā)送AES單元對(duì)IEC103數(shù)據(jù)包進(jìn)行加密后得到的數(shù)據(jù)包，所述通信模塊的UART 1、SP1、I2C為擴(kuò)展接口，用于與外設(shè)連接通信。
[0051 ] 所述以太網(wǎng)模塊包括2個(gè)10/100M物理地址訪問控制器MAC和2個(gè)物理層收發(fā)控制器PHY，分別支持以太網(wǎng)口以及光纖口連接，用于發(fā)送高級(jí)加密解密AES單元對(duì)IEC61850數(shù)據(jù)包進(jìn)行加密后得到的數(shù)據(jù)包。
[0052]所述直接存儲(chǔ)器訪問控制器DMA包含4個(gè)通道DMA，其中，通道O將模數(shù)轉(zhuǎn)換器ADC的測(cè)量數(shù)據(jù)傳輸至靜態(tài)隨機(jī)存儲(chǔ)器SRAM中，通道I將通用數(shù)字輸入輸出端口GP10、UART 0、SP1、I2C的測(cè)量數(shù)據(jù)傳輸至靜態(tài)隨機(jī)存儲(chǔ)器SRAM中，通道3將高性能ARM926EJS微處理器轉(zhuǎn)換得到的IEC103數(shù)據(jù)包和IEC61850數(shù)據(jù)包傳輸至高級(jí)加密解密AES單元。
[0053]上述一體化芯片正常工作流程如下:
[0054](I )ARM控制ADC采集每個(gè)通道的模擬信號(hào)并通過DMA通道O傳輸至SRAM存儲(chǔ)，ARM控制GP10、UART O、SP1、I2C等接口采集數(shù)字信號(hào)并通過DMA通道I傳輸至SRAM存儲(chǔ)。
[0055](2)ARM讀取SRAM中存儲(chǔ)的數(shù)據(jù)，將采集到數(shù)據(jù)轉(zhuǎn)換為符合IEC103通信協(xié)議和IEC61850通信協(xié)議的數(shù)據(jù)包，數(shù)據(jù)保存在SRAM中。
[0056](3)ARM通過DMA通道3將存儲(chǔ)在SRAM中的IEC103數(shù)據(jù)包和IEC61850數(shù)據(jù)包傳輸至AES單元進(jìn)行加密。
[0057](4)加密后的IEC103數(shù)據(jù)包通過由ARM控制串口UART I發(fā)送，加密后的IEC61850數(shù)據(jù)包由ARM控制MAC和PHY芯片進(jìn)行發(fā)送，支持以太網(wǎng)口和光纖接口。
[0058]上述實(shí)施例為本發(fā)明較佳的實(shí)施方式，但本發(fā)明的實(shí)施方式并不受上述實(shí)施例的限制，其他的任何未背離本發(fā)明的精神實(shí)質(zhì)與原理下所作的改變、修飾、替代、組合、簡(jiǎn)化，均應(yīng)為等效的置換方式，都包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片，其特征在于，所述一體化芯片包括采集模塊、存儲(chǔ)模塊、處理模塊、加密解密模塊、通信模塊、以太網(wǎng)模塊、傳輸模塊和片內(nèi)總線； 所述片內(nèi)總線包括AHB高速系統(tǒng)總線與APB低速外設(shè)總線，通過兩個(gè)AHB2Aro橋AHB2APBBridege O和AHB2APB Bridege I進(jìn)行連接； 所述采集模塊包括模數(shù)轉(zhuǎn)換器ADC、通用數(shù)字輸入輸出端口 GP1，分別用于測(cè)量模擬信號(hào)和采集數(shù)字信號(hào)； 所述存儲(chǔ)模塊包括嵌入式快速存儲(chǔ)器EFLASH、只讀存儲(chǔ)器ROM、靜態(tài)隨機(jī)存儲(chǔ)器SRAM，用于數(shù)據(jù)和程序的存儲(chǔ)； 所述處理模塊為高性能ARM926EJS微處理器，將采集的數(shù)據(jù)轉(zhuǎn)換為符合IEC103通信協(xié)議和IEC61850通信協(xié)議的數(shù)據(jù)包； 所述加密解密模塊為高級(jí)加密解密AES單元，用于實(shí)現(xiàn)通信數(shù)據(jù)的加密和解密功能； 所述通信模塊包括通用異步收發(fā)傳輸器UART O和UART 1、串行外設(shè)接口SP1、雙向串行接口 I2C; 所述以太網(wǎng)模塊包括物理地址訪問控制器MAC與物理層收發(fā)控制器PHY; 所述傳輸模塊為直接存儲(chǔ)器訪問控制器DMA; 所述高性能ARM926EJS微處理器、嵌入式快速存儲(chǔ)器EFLASH、只讀存儲(chǔ)器ROM、靜態(tài)隨機(jī)存儲(chǔ)器SRAM、高級(jí)加密解密AES單元、物理地址訪問控制器MAC、直接存儲(chǔ)器訪問控制器DMA和所述AHB高速系統(tǒng)總線連接，所述通用異步收發(fā)傳輸器UART O、串行外設(shè)接口 SP1、雙向串行接口 I2C、通用數(shù)字輸入輸出端口GP1和所述APB低速系統(tǒng)總線連接并通過AHB2APBBridege O和所述AHB高速系統(tǒng)總線連接，所述通用異步收發(fā)傳輸器UART 1、模數(shù)轉(zhuǎn)換器ADC、物理層收發(fā)控制器PHY和所述APB低速系統(tǒng)總線連接并通過AHB2APB Bridege I和所述AHB高速系統(tǒng)總線連接。2.根據(jù)權(quán)利要求1所述的一種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片，其特征在于，所述模數(shù)轉(zhuǎn)換器ADC用于測(cè)量模擬信號(hào)，為6個(gè)通道16位模數(shù)轉(zhuǎn)換器，每個(gè)通道采樣率高達(dá)16K，輸入電壓范圍設(shè)置為+/-1OV或+/-5V; 所述通用數(shù)字輸入輸出端口GP1用于采集數(shù)字信號(hào)，為32個(gè)32位的數(shù)字量輸入輸出口，輸入電壓范圍為O?3.3V。3.根據(jù)權(quán)利要求1所述的一種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片，其特征在于， 所述嵌入式快速存儲(chǔ)器EFLASH為片內(nèi)集成2M EFLASH，用于存儲(chǔ)boot loader程序和規(guī)約轉(zhuǎn)換配置文件； 所述只讀存儲(chǔ)器ROM為片內(nèi)集成16KB R0M，用于存儲(chǔ)一體化芯片的控制程序； 所述靜態(tài)隨機(jī)存儲(chǔ)器SRAM為片內(nèi)集成16KB SRAM，用于規(guī)約轉(zhuǎn)換中數(shù)據(jù)的存儲(chǔ)。4.根據(jù)權(quán)利要求1所述的一種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片，其特征在于， 所述高性能ARM926EJS微處理器的控制程序在Kei 14開發(fā)環(huán)境下編寫，芯片嵌入U(xiǎn)COS-1I實(shí)時(shí)操作程序，ARM處理器控制采集模塊采集數(shù)據(jù)并存儲(chǔ)在片內(nèi)存儲(chǔ)器中，然后將采集到的數(shù)據(jù)轉(zhuǎn)換為符合IEC103通信協(xié)議和IEC61850通信協(xié)議的數(shù)據(jù)包，最后控制以太網(wǎng)模塊和通信接口發(fā)出數(shù)據(jù)包。5.根據(jù)權(quán)利要求1所述的一種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片，其特征在于， 所述高級(jí)加密解密AES單元采用128bits的分組長(zhǎng)度和128bits密鑰長(zhǎng)度的AES算法，加密模式采用CBC分組模式，用于實(shí)現(xiàn)通信數(shù)據(jù)的加密和解密功能，對(duì)IEC103數(shù)據(jù)包和IEC61850數(shù)據(jù)包分別加密。6.根據(jù)權(quán)利要求1所述的一種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片，其特征在于， 所述通信模塊的UART O用于發(fā)送高級(jí)加密解密AES單元對(duì)IEC103數(shù)據(jù)包進(jìn)行加密后得到的數(shù)據(jù)包，所述通信模塊的UART 1、SP1、I2C為擴(kuò)展接口，用于與外設(shè)連接通信。7.根據(jù)權(quán)利要求1所述的一種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片，其特征在于， 所述以太網(wǎng)模塊包括2個(gè)10/100M物理地址訪問控制器MAC和2個(gè)物理層收發(fā)控制器PHY，分別支持以太網(wǎng)口以及光纖口連接，用于發(fā)送高級(jí)加密解密AES單元對(duì)IEC61850數(shù)據(jù)包進(jìn)行加密后得到的數(shù)據(jù)包。8.根據(jù)權(quán)利要求1所述的一種支持IEC61850的電力系統(tǒng)測(cè)量與通信一體化芯片，其特征在于， 所述直接存儲(chǔ)器訪問控制器DMA包含4個(gè)通道DMA，其中，通道O將模數(shù)轉(zhuǎn)換器ADC的測(cè)量數(shù)據(jù)傳輸至靜態(tài)隨機(jī)存儲(chǔ)器SRAM中，通道I將通用數(shù)字輸入輸出端口GP1、UART 0、SP1、I2C的測(cè)量數(shù)據(jù)傳輸至靜態(tài)隨機(jī)存儲(chǔ)器SRAM中，通道3將高性能ARM926EJS微處理器轉(zhuǎn)換得到的IEC103數(shù)據(jù)包和IEC61850數(shù)據(jù)包傳輸至高級(jí)加密解密AES單元。
【文檔編號(hào)】H04L29/06GK105871893SQ201610326983
【公開日】2016年8月17日
【申請(qǐng)日】2016年5月17日
【發(fā)明人】吳青華, 夏候凱順, 李夢(mèng)詩(shī), 謝昭群, 王穎凱
【申請(qǐng)人】華南理工大學(xué)