一種雙線性插值放大算法的高效率fpga實(shí)現(xiàn)方法和裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種雙線性插值放大算法的高效率FPGA實(shí) 現(xiàn)方法和裝置。
【背景技術(shù)】
[0002] 雙線性插值又稱為雙線性內(nèi)插，可以采用雙線性插值來實(shí)現(xiàn)視頻的縮放。雙線性 插值是兩個(gè)變量的插值函數(shù)的線性插值擴(kuò)展，雙線性插值的核心思想是在兩個(gè)方向上分別 進(jìn)行一次線性插值。如圖1所示，假設(shè)已知函數(shù)f在Qn=(X，Q12=(Xy2)，Q21 = (x2，y2)這四個(gè)點(diǎn)的值，為了得到未知函數(shù)f在p= (x，y)的值，首先，在x方 向上進(jìn)行線性插值，得到&和R2，然后在y方向上進(jìn)行線性插值，得到P，即得到f(X，y)。如 果在X方向的放大倍數(shù)為kx，y方向的放大倍數(shù)為ky，貝1」當(dāng)輸出任意點(diǎn)（Xn,Yn)時(shí)，根據(jù)放
【主權(quán)項(xiàng)】
1. 一種雙線性插值放大算法的高效率現(xiàn)場(chǎng)可編程門陣列FPGA實(shí)現(xiàn)方法，應(yīng)用于采用 雙線性插值來實(shí)現(xiàn)視頻縮放的FPGA芯片中，其特征在于，所述方法包括以下步驟： 獲得待縮放視頻幀中當(dāng)前像素點(diǎn)的上一個(gè)已縮放像素點(diǎn)的權(quán)重系數(shù)，并利用所述上一 個(gè)已縮放像素點(diǎn)的權(quán)重系數(shù)計(jì)算得到當(dāng)前像素點(diǎn)的權(quán)重系數(shù)； 利用所述當(dāng)前像素點(diǎn)的權(quán)重系數(shù)計(jì)算得到所述當(dāng)前像素點(diǎn)的縮放函數(shù)； 利用所述縮放函數(shù)對(duì)所述當(dāng)前像素點(diǎn)的視頻數(shù)據(jù)進(jìn)行視頻縮放處理。
2. 如權(quán)利要求1所述的方法，其特征在于，各像素點(diǎn)的權(quán)重系數(shù)具體包括所述各像素 點(diǎn)周圍的四個(gè)像素點(diǎn)的權(quán)重系數(shù)，所述利用所述上一個(gè)已縮放像素點(diǎn)的權(quán)重系數(shù)計(jì)算得到 所述當(dāng)前像素點(diǎn)的權(quán)重系數(shù)，具體包括： 利用所述上一個(gè)已縮放像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（〇,〇)下的權(quán)重系數(shù)計(jì)算得到當(dāng)前 像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（〇,〇)下的權(quán)重系數(shù)，并利用所述上一個(gè)已縮放像素點(diǎn)在周圍像 素點(diǎn)坐標(biāo)（〇，1)下的權(quán)重系數(shù)計(jì)算得到當(dāng)前像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（〇，1)下的權(quán)重系 數(shù)，并利用所述上一個(gè)已縮放像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（1，〇)下的權(quán)重系數(shù)計(jì)算得到當(dāng)前 像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（1，〇)下的權(quán)重系數(shù)，并利用所述上一個(gè)已縮放像素點(diǎn)在周圍像 素點(diǎn)坐標(biāo)（1，1)下的權(quán)重系數(shù)計(jì)算得到當(dāng)前像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（1，1)下的權(quán)重系 數(shù)。
3. 如權(quán)利要求2所述的方法，其特征在于，所述方法進(jìn)一步包括： 利用如下公式計(jì)算得到當(dāng)前像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（〇,〇)下的權(quán)重系數(shù)：
利用如下公式計(jì)算得到當(dāng)前像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（〇，1)下的權(quán)重系 數(shù)：^利用如下公式計(jì)算得到當(dāng)前像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（1，〇)下的權(quán)
9 重系數(shù)：
^利用如下公式計(jì)算得到當(dāng)前像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（1，1)下的
權(quán)重系數(shù) ，其中,Ftltl為上一個(gè)已縮放像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（0,0)下的權(quán) r 重系數(shù)，F(xiàn)tll為上一個(gè)已縮放像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（0，1)下的權(quán)重系數(shù)，F(xiàn)ltl為上一個(gè)已 縮放像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（1，〇)下的權(quán)重系數(shù)，F(xiàn)11為上一個(gè)已縮放像素點(diǎn)在周圍像素 點(diǎn)坐標(biāo)（1，1)下的權(quán)重系數(shù)，k為放大倍數(shù)，V為縱坐標(biāo)小數(shù)位。
4. 如權(quán)利要求1-3任一項(xiàng)所述的方法，其特征在于，所述利用所述縮放函數(shù)對(duì)所述當(dāng) 前像素點(diǎn)的視頻數(shù)據(jù)進(jìn)行縮放處理之前，所述方法還包括： 確定像素點(diǎn)周圍的四個(gè)像素點(diǎn)的視頻數(shù)據(jù)，在隨機(jī)存取存儲(chǔ)器RAM中只寫入所述四個(gè) 像素點(diǎn)的視頻數(shù)據(jù)。
5. 如權(quán)利要求1-3任一項(xiàng)所述的方法，其特征在于，所述利用所述縮放函數(shù)對(duì)所述當(dāng) 前像素點(diǎn)的視頻數(shù)據(jù)進(jìn)行縮放處理之前，所述方法還包括： 將像素點(diǎn)的視頻數(shù)據(jù)寫入到第一 RAM中；當(dāng)?shù)谝?RAM中寫入了預(yù)設(shè)數(shù)量的視頻數(shù)據(jù)后， 停止將視頻數(shù)據(jù)寫入到第一 RAM中，并通過第二RAM的第一輸入輸出接口將像素點(diǎn)的視頻 數(shù)據(jù)寫入到第二RAM中，并利用第一 RAM中的視頻數(shù)據(jù)和第二RAM中的視頻數(shù)據(jù)獲取權(quán)重 系數(shù)，并通過第一 RAM的第一輸入輸出接口、第二輸入輸出接口、第二RAM的第二輸入輸出 接口輸出權(quán)重系數(shù)；當(dāng)?shù)诙AM中寫入了預(yù)設(shè)數(shù)量的視頻數(shù)據(jù)后，停止將視頻數(shù)據(jù)寫入到 第二RAM中，并通過第三RAM的第一輸入輸出接口將像素點(diǎn)的視頻數(shù)據(jù)寫入到第三RAM中， 并利用第二RAM中的視頻數(shù)據(jù)和第三RAM中的視頻數(shù)據(jù)獲取權(quán)重系數(shù)，并通過第二RAM的 第一輸入輸出接口、第二輸入輸出接口、第三RAM的第二輸入輸出接口輸出權(quán)重系數(shù)；當(dāng)?shù)?三RAM中寫入了預(yù)設(shè)數(shù)量的視頻數(shù)據(jù)后，停止將視頻數(shù)據(jù)寫入到第三RAM中，并通過第一 RAM的第一輸入輸出接口將像素點(diǎn)的視頻數(shù)據(jù)寫入到第一 RAM中，并利用第三RAM中的視頻 數(shù)據(jù)和第一 RAM中的視頻數(shù)據(jù)獲取權(quán)重系數(shù)，并通過第三RAM的第一輸入輸出接口、第二輸 入輸出接口、第一 RAM的第二輸入輸出接口輸出權(quán)重系數(shù)。
6. 如權(quán)利要求5所述的方法，其特征在于，在通過輸入輸出接口輸出權(quán)重系數(shù)時(shí)，將所 述權(quán)重系數(shù)輸出到RAM末端連接的緩沖器buffer中。
7. -種雙線性插值放大算法的高效率現(xiàn)場(chǎng)可編程門陣列FPGA實(shí)現(xiàn)裝置，應(yīng)用于采用 雙線性插值來實(shí)現(xiàn)視頻縮放的FPGA芯片中，其特征在于，所述裝置具體包括： 獲得模塊，用于獲得待縮放視頻幀中當(dāng)前像素點(diǎn)的上一個(gè)已縮放像素點(diǎn)的權(quán)重系數(shù)； 計(jì)算模塊，用于利用所述上一個(gè)已縮放像素點(diǎn)的權(quán)重系數(shù)計(jì)算得到當(dāng)前像素點(diǎn)的權(quán)重 系數(shù)，并利用當(dāng)前像素點(diǎn)的權(quán)重系數(shù)計(jì)算得到所述當(dāng)前像素點(diǎn)的縮放函數(shù)； 處理模塊，用于利用所述當(dāng)前像素點(diǎn)的縮放函數(shù)對(duì)所述當(dāng)前像素點(diǎn)的視頻數(shù)據(jù)進(jìn)行視 頻縮放處理。
8. 如權(quán)利要求7所述的裝置，其特征在于，各像素點(diǎn)的權(quán)重系數(shù)具體包括所述各像素 點(diǎn)周圍的四個(gè)像素點(diǎn)的權(quán)重系數(shù)； 所述計(jì)算模塊，具體用于在利用上一個(gè)已縮放像素點(diǎn)的權(quán)重系數(shù)計(jì)算得到當(dāng)前像素點(diǎn) 的權(quán)重系數(shù)時(shí)，利用上一個(gè)已縮放像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（〇,〇)下的權(quán)重系數(shù)計(jì)算得到 當(dāng)前像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（〇,〇)下的權(quán)重系數(shù)，并利用上一個(gè)已縮放像素點(diǎn)在周圍像 素點(diǎn)坐標(biāo)（〇，1)下的權(quán)重系數(shù)計(jì)算得到當(dāng)前像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（〇，1)下的權(quán)重系 數(shù)，并利用上一個(gè)已縮放像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（1，〇)下的權(quán)重系數(shù)計(jì)算得到當(dāng)前像素 點(diǎn)在周圍像素點(diǎn)坐標(biāo)（1，〇)下的權(quán)重系數(shù)，并利用上一個(gè)已縮放像素點(diǎn)在周圍像素點(diǎn)坐標(biāo) (1，1)下的權(quán)重系數(shù)計(jì)算得到當(dāng)前像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（1，1)下的權(quán)重系數(shù)； 其中，所述計(jì)算模塊，進(jìn)一步用于利用如下公式計(jì)算得到所述當(dāng)前像素點(diǎn)在周圍像素
點(diǎn)坐標(biāo)（〇,〇)下的權(quán)重系數(shù)： _并利用如下公式計(jì)算得到所述當(dāng)前像素點(diǎn) 9 在周圍像素點(diǎn)坐標(biāo)（〇, 1)下的權(quán)重系數(shù)
并利用如下公式計(jì)算得到所述
當(dāng)前像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（1，〇)下的權(quán)重系數(shù) .并利用如下公式計(jì)算 9
得到所述當(dāng)前像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（1，1)下的權(quán)重系數(shù)： .其中,Fc?為所 9 述上一個(gè)已縮放像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（0,0)下的權(quán)重系數(shù)，F(xiàn)tll為所述上一個(gè)已縮放像 素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（〇，1)下的權(quán)重系數(shù)，F(xiàn)ltl為所述上一個(gè)已縮放像素點(diǎn)在周圍像素點(diǎn) 坐標(biāo)（1，〇)下的權(quán)重系數(shù)，F(xiàn)11為所述上一個(gè)已縮放像素點(diǎn)在周圍像素點(diǎn)坐標(biāo)（1，1)下的權(quán) 重系數(shù)，k為放大倍數(shù)，V為縱坐標(biāo)小數(shù)位。
9. 如權(quán)利要求7或8所述的裝置，其特征在于， 所述處理模塊，還用于在利用所述縮放函數(shù)對(duì)所述當(dāng)前像素點(diǎn)的視頻數(shù)據(jù)進(jìn)行縮放處 理之前，確定所述像素點(diǎn)周圍的四個(gè)像素點(diǎn)的視頻數(shù)據(jù)，并在隨機(jī)存取存儲(chǔ)器RAM中只寫 入所述像素點(diǎn)周圍的四個(gè)像素點(diǎn)的視頻數(shù)據(jù)。
10. 如權(quán)利要求7或8所述的裝置，其特征在于， 所述處理模塊，還用于在利用所述縮放函數(shù)對(duì)所述當(dāng)前像素點(diǎn)的視頻數(shù)據(jù)進(jìn)行縮放處 理之前，將所述像素點(diǎn)的視頻數(shù)據(jù)寫入到第一 RAM中；當(dāng)?shù)谝?RAM中寫入了預(yù)設(shè)數(shù)量的視 頻數(shù)據(jù)后，停止將視頻數(shù)據(jù)寫入到第一 RAM中，并通過第二RAM的第一輸入輸出接口將所述 像素點(diǎn)的視頻數(shù)據(jù)寫入到第二RAM中，并利用第一 RAM中的視頻數(shù)據(jù)和第二RAM中的視頻 數(shù)據(jù)獲取權(quán)重系數(shù)，并通過第一 RAM的第一輸入輸出接口、第二輸入輸出接口、第二RAM的 第二輸入輸出接口輸出權(quán)重系數(shù)；當(dāng)?shù)诙AM中寫入了預(yù)設(shè)數(shù)量的視頻數(shù)據(jù)后，停止將視 頻數(shù)據(jù)寫入到第二RAM中，并通過第三RAM的第一輸入輸出接口將所述像素點(diǎn)的視頻數(shù)據(jù) 寫入到第三RAM中，并利用第二RAM中的視頻數(shù)據(jù)和第三RAM中的視頻數(shù)據(jù)獲取權(quán)重系數(shù)， 并通過第二RAM的第一輸入輸出接口、第二輸入輸出接口、第三RAM的第二輸入輸出接口輸 出權(quán)重系數(shù)；當(dāng)?shù)谌齊AM中寫入了預(yù)設(shè)數(shù)量的視頻數(shù)據(jù)后，停止將視頻數(shù)據(jù)寫入到第三RAM 中，并通過第一 RAM的第一輸入輸出接口將所述像素點(diǎn)的視頻數(shù)據(jù)寫入到第一 RAM中，并利 用第三RAM中的視頻數(shù)據(jù)和第一 RAM中的視頻數(shù)據(jù)獲取權(quán)重系數(shù)，并通過第三RAM的第一 輸入輸出接口、第二輸入輸出接口、第一 RAM的第二輸入輸出接口輸出權(quán)重系數(shù)；其中，在 通過輸入輸出接口輸出權(quán)重系數(shù)時(shí)，將所述權(quán)重系數(shù)輸出到RAM末端連接的緩沖器buffer 中。
【專利摘要】本發(fā)明公開了一種雙線性插值放大算法的高效率FPGA實(shí)現(xiàn)方法，該方法包括：獲得待縮放視頻幀中當(dāng)前像素點(diǎn)的上一個(gè)已縮放像素點(diǎn)的權(quán)重系數(shù)，并利用所述上一個(gè)已縮放像素點(diǎn)的權(quán)重系數(shù)計(jì)算得到當(dāng)前像素點(diǎn)的權(quán)重系數(shù)；利用所述當(dāng)前像素點(diǎn)的權(quán)重系數(shù)計(jì)算得到所述當(dāng)前像素點(diǎn)的縮放函數(shù)；利用所述縮放函數(shù)對(duì)所述當(dāng)前像素點(diǎn)的視頻數(shù)據(jù)進(jìn)行視頻縮放處理。本發(fā)明實(shí)施例中還提出了一種與上述方法對(duì)應(yīng)的雙線性插值放大算法的高效率FPGA實(shí)現(xiàn)裝置。本發(fā)明實(shí)施例中，可以減少需要使用的乘法器數(shù)量，對(duì)于乘法器數(shù)量較少的FPGA芯片，也能實(shí)現(xiàn)視頻縮放，解決乘法器數(shù)量較少的FPGA芯片無法實(shí)現(xiàn)視頻縮放的問題。
【IPC分類】G06T3-40, H04N5-14
【公開號(hào)】CN104869284
【申請(qǐng)?zhí)枴緾N201510246741
【發(fā)明人】陳天翼, 林翰, 林競(jìng)豪, 張惠迪, 郭思瀅, 顧仁濤
【申請(qǐng)人】北京郵電大學(xué)
【公開日】2015年8月26日
【申請(qǐng)日】2015年5月14日