一種基于FPGA的EtherCAT主站裝置的制造方法
【技術領域】
[0001]本發(fā)明屬于工業(yè)以太網現場總線通信領域，具體涉及一種基于FPGA的EtherCAT
主站裝置。
【背景技術】
[0002]隨著電子和通信技術的進步，工業(yè)自動化控制由傳統(tǒng)的點對點的集中控制模式逐漸轉變?yōu)榛诰W絡化的現場總線通信控制模式。現場總線控制系統(tǒng)將工業(yè)現場的控制、監(jiān)測等設備通過串行信號的方式集成在一個通信網絡中，具有全數字、雙向和串行多節(jié)點等優(yōu)點。基于工業(yè)以太網的現場總線通信系統(tǒng)可以實現百兆以太網的高速、低抖動的控制，廣泛應用于各種高速高精度的運動控制系統(tǒng)當中。
[0003]EtherCAT是一種基于工業(yè)以太網的現場總線通信協(xié)議，因其廣泛的適用性、刷新周期短和同步性能好等優(yōu)點，已在各類控制系統(tǒng)中得到了廣泛的認可和應用。
[0004]專利文獻CN201310344639.7公開了一種基于Linux的EtherCAT主/從站控制系統(tǒng)及方法，其EtherCAT主站采用帶有網卡的Intel X86硬件平臺，用于將相關控制指令發(fā)送給EtherCAT主站模塊，然后編碼為EtherCAT報文后由以太網口發(fā)送以實現數控系統(tǒng)的控制運算任務。
[0005]專利文獻201310542835.5公開了一種基于EtherCAT網絡的監(jiān)控系統(tǒng)，其采用PC機作為主站，與多個從站串聯(lián)組成一個網絡，用于實現遠距離情況下對所視環(huán)境的監(jiān)控及執(zhí)行機構的遠程控制操作。
[0006]專利文獻201310385168.4公開了一種EtherCAT現場總線的信息智能終端系統(tǒng)，包括EtherCAT主站和具有EtherCAT總線接口的信息智能終端，能直接采集、傳遞與監(jiān)控車間生產信息。
[0007]現有的EtherCAT主站的實現方案大部分是采用倍福公司在Windows操作系統(tǒng)下基于PC機的解決方案，當然也有基于Linux操作系統(tǒng)和Android操作系統(tǒng)的嵌入式解決方案。其硬件方案絕大部分采用處理器CPU外擴網卡的芯片的通用體系架構，CPU用來分別處理EtherCAT協(xié)議的數據鏈路層和應用層。但是現有的這種EtherCAT主站實現方案利用CPU和網卡配合來處理數據幀的收發(fā)操作，降低了數據幀收發(fā)的穩(wěn)定性，同時網卡單緩存的操作模式也降低了數據收發(fā)的效率，造成了應用于工業(yè)環(huán)境的穩(wěn)定性問題和效率問題；其次，這種主站方案的EtherCAT主站不能廣泛地兼容各種操作系統(tǒng)，移植難度較大，造成了平臺資源的兼容性問題；最后，對于實時性要求嚴格的控制系統(tǒng)，利用軟件中斷確保實時并不能滿足工業(yè)要求，造成了實時性的丟失，不利于高精度的實時控制系統(tǒng)。

【發(fā)明內容】

[0008]針對現有技術的以上缺陷或改進需求，本發(fā)明目的在于提出一種基于FPGA的EtherCAT主站實現裝置，其通過利用FPGA并行處理和硬件實現特性，基于硬件實現EtherCAT協(xié)議，實現了高效率和高穩(wěn)定性的EtherCAT協(xié)議處理，同時基于FPGA實現的通信裝置還分別集成了 PCI接口和ARM接口，可以方便地兼容不同的操作系統(tǒng)平臺。
[0009]為實現上述目的，本發(fā)明采用的具體技術方案如下:
[0010]一種基于FPGA的EtherCAT主站實現方法及裝置，其通過利用FPGA的硬件特性和并行處理特性處理EtherCAT協(xié)議的數據鏈路層和應用層，從而實現在FPGA上集成EtherCAT的通信功能，并靈活地接入不同種類的CPU操作系統(tǒng)中集成具有EtherCAT工業(yè)以太網現場總線通信接口的功能，其特征在于，
[0011]該裝置包括PCI/ARM擴展接口、FPGA模塊、PHY芯片、網絡隔離變壓器和EtherCAT總線接口 RJ45，其中，
[0012]所述FPGA模塊通過所述擴展接口模塊接收CPU傳送給FPGA模塊的數據，并通過其內部的EtherCAT協(xié)議驅動模塊將CPU的指令數據按照EtherCAT協(xié)議進行封裝和調度，組成EtherCAT數據幀在FPGA模塊內通過數據幀發(fā)送模塊發(fā)送給PHY芯片；所述PHY芯片將接收到的EtherCAT數據幀轉換為差分信號，通過網絡隔離變壓器后，將其發(fā)送至EtherCAT網絡之中并利用所述EtherCAT總線接口 RJ45輸入各從站；各個從站收到EtherCAT數據幀后進行相應的處理后返回主站，在經過網絡隔離變壓器和PHY芯片后，進入到FPGA模塊中，在該FPGA模塊中數據幀被解析，以供CPU進行讀取狀態(tài)和反饋數據。
[0013]作為本發(fā)明的改進，所述FPGA模塊包括CPU接口選擇操作模塊、CPU應用程序操作接口、EtherCAT協(xié)議驅動模塊、數據幀收發(fā)操作接口、數據幀收發(fā)及驗算模塊和PHY芯片收發(fā)數據接口；其中，所述CPU接口選擇操作模塊與CPU相連，為CPU操作CPU應用程序操作接口提供交互通道；所述CPU應用程序操作接口可同時供CPU和EtherCAT協(xié)議驅動模塊進行讀寫訪問，作為CPU與所述FPGA模塊交互信息的操作接口 ；所述EtherCAT協(xié)議驅動模塊為EtherCAT應用程序處理核心，用于響應CPU應用程序操作接口的指令及有效數據，完成對相應的指令數據按照EtherCAT標準協(xié)議進行調度、組幀和解幀的過程，實現數據幀與CPU應用程序操作接口的數據交互功能；所述數據幀收發(fā)操作接口用于接收來自EtherCAT協(xié)議驅動模塊的組幀數據幀，同時也可以接收來自數據幀收發(fā)及驗算模塊從網絡中接收到的數據幀；所述數據幀收發(fā)及驗算模塊將數據幀收發(fā)操作接口中的發(fā)送緩沖區(qū)有效數據按照網絡通信協(xié)議依次發(fā)送出去，并同時計算本幀數據的CRC32驗算值，接收數據幀在同時寫入數據幀收發(fā)操作接口的同時計算CRC32驗算值，并與幀尾CRC32進行比較來判定數據幀的有效性；所述PHY芯片收發(fā)數據接口與PHY芯片進行數據交互，完成數據流之間的交互。
[0014]作為本發(fā)明的改進，所述應用程序操作接口包括控制指令數據緩存區(qū)、狀態(tài)反饋數據緩存區(qū)和過程數據緩存區(qū)，其中，所述控制指令數據緩存區(qū)是CPU往應用程序接口寫入的指令配置數據，包括控制數據和中斷設置指令；所述狀態(tài)反饋數據緩存區(qū)是CPU讀取應用程序接口狀態(tài)的數據緩存區(qū)，狀態(tài)數據緩存區(qū)反映的是EtherCAT網絡對CPU寫入指令的命令狀態(tài)響應情況，包括狀態(tài)機信息、程序診斷信息和郵箱通信命令的反饋，同時所述狀態(tài)反饋數據緩存區(qū)還包括丟包數反饋、指令錯誤反饋和診斷信息反饋等總線狀態(tài)的反饋；所述過程數據緩存區(qū)包括各個從站的實時指令數據和實時反饋數據，其緩存區(qū)的更新周期由CPU設定的中斷周期來確定。
[0015]作為本發(fā)明的改進，所述控制數據用于完成非周期性的狀態(tài)機切換命令和郵箱通信服務命令的操作接口，所述中斷設置指令可以完成CPU對所述FPGA模塊2內的中斷進行設置和使能控制。
[0016]作為本發(fā)明的改進，所述數據幀收發(fā)操作接口包括配置數據幀發(fā)送緩存區(qū)、數據幀接收反饋緩存區(qū)和收發(fā)的數據幀緩存區(qū)，其中，配置數據幀發(fā)送緩存區(qū)包括發(fā)送緩沖區(qū)使能控制寄存器、第一發(fā)送緩沖區(qū)發(fā)送長度設置寄存器、第二發(fā)送緩沖區(qū)2發(fā)送長度設置寄存器、定時發(fā)送周期設置寄存器、第一頁緩沖區(qū)重發(fā)次數設置寄存器和硬件中斷控制寄存器；所述數據幀接收反饋緩存區(qū)包括接收到有效數據幀更新寄存器、一個周期內接收到的數據幀數寄存器、CRC32有效標志位寄存器、數據幀中的CRC32中的低16位寄存器、計算所得的CRC32中的低16位狀態(tài)寄存器；所述收發(fā)的數據幀緩存區(qū)包括第一發(fā)送緩存區(qū)、第二發(fā)送緩存區(qū)、第一接收緩存區(qū)和第二接收緩存區(qū)，其分別對應周期性發(fā)送緩存區(qū)、非周期性發(fā)送緩存區(qū)、周期性接收緩存區(qū)和非周期性接收緩存區(qū)。
[0017]作為本發(fā)明的改進，所述EtherCAT協(xié)議驅動模塊包括反饋數據幀處理模塊、周期性指令處理模塊、應用程序命令響應模塊、應用程序命令處理模塊、生成數據幀命令模塊和控制收發(fā)數據幀寄存器啟動數據幀發(fā)送模塊，其中，所述反饋數據幀處理模塊接收到CPU配置FPGA產生的中斷周期信號后，首先進行上一周期返回周期性反饋數據的處理，然后根據接收寄存器的接收到的幀數來判斷是否有非周期性數據幀，如果有則處理相應的非周期性反饋數據；當所述反饋數據幀