一種銥星通信信號接收裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及衛(wèi)星通信技術領域，具體而言，涉及一種銥星通信信號接收裝置。
【背景技術】
[0002]目前國內尚無對銥星通信系統(tǒng)偵察對抗的專用接收機。然而為適應我軍未來信息作戰(zhàn)和當前反恐維穩(wěn)的需求，我們需要截獲一些衛(wèi)星通信信號，以為信息作戰(zhàn)和反恐提供信息保障，現(xiàn)有技術中需要利用接收機平臺進行實現(xiàn)。

【發(fā)明內容】

[0003]本發(fā)明的目的在于提供一種銥星通信信號接收裝置，以解決上述的問題。
[0004]在本發(fā)明的實施例中提供了一種銥星通信信號接收裝置，包括:預處理器、FPGA處理器及DSP處理器；
[0005]所述預處理器，用于按預設規(guī)則對接收的銥星通信信號進行采樣量化，得到銥星數(shù)字信號；
[0006]所述FPGA處理器，用于對所述銥星數(shù)字信號進行數(shù)字下變頻及數(shù)字濾波，得到銥星信道信號；
[0007]所述DSP處理器，用于對所述銥星信道信號進行基帶解調解碼后，輸出解調銥星通信信號。
[0008]本發(fā)明上述實施例的銥星通信信號接收裝置通過FPGA處理器對銥星通信信號進行數(shù)字下變頻及數(shù)字濾波，DSP處理器對FPGA處理器輸出的銥星信道信號進行基帶解調解碼后輸出解調銥星通信信號，由此實現(xiàn)對銥星通信信號的接收。
【附圖說明】
[0009]圖1示出了本發(fā)明實施例中銥星通信信號接收裝置的一種結構示意圖；
[0010]圖2示出了本發(fā)明實施例中銥星通信信號接收裝置的另一種結構示意圖；
[0011]圖3及圖4示出了本發(fā)明實施例銥星通信信號接收裝置中第一接收器的結構示意圖；
[0012]圖5示出了本發(fā)明實施例銥星通信信號接收裝置中第二接收器的結構示意圖；
[0013]圖6及圖7示出了本發(fā)明實施例銥星通信信號接收裝置中第三接收器的結構示意圖。
【具體實施方式】
[0014]下面通過具體的實施例子并結合附圖對本發(fā)明做進一步的詳細描述。
[0015]本發(fā)明實施例中提供一種銥星通信信號接收裝置，如圖1所示，主要包括:預處理器11、FPGA處理器12及DSP處理器13 ；
[0016]預處理器11，用于按預設規(guī)則對接收的銥星通信信號進行采樣量化，得到銥星數(shù)字信號;
[0017]FPGA處理器12，用于對所述銥星數(shù)字信號進行數(shù)字下變頻及數(shù)字濾波，得到銥星信道信號；
[0018]DSP處理器13，用于對所述銥星信道信號進行基帶解調解碼后，輸出解調銥星通信信號。
[0019]本發(fā)明實施例的銥星通信信號接收裝置通過FPGA處理器12對銥星通信信號進行數(shù)字下變頻及數(shù)字濾波，DSP處理器13對FPGA處理器12輸出的銥星信道信號進行基帶解調解碼后輸出解調銥星通信信號，由此實現(xiàn)對銥星通信信號的接收。
[0020]本發(fā)明實施例中的銥星通信信號接收裝置除可以接收銥星通信信號外，還能發(fā)送用戶輸入的用戶數(shù)字消息。
[0021]具體地，銥星通信信號接收裝置中還包括:用戶消息接收器、數(shù)模轉換器及濾波器；
[0022]所述用戶消息接收器，用于接收用戶輸入的用戶數(shù)字消息，具體地，如圖2所示，通過網(wǎng)口 16或串口 15接收用戶輸入的用戶數(shù)字消息。
[0023]DSP處理器13，還用于對所述用戶數(shù)字消息進行編碼、交織及調制生成用戶數(shù)字傳輸信號；
[0024]FPGA處理器12，還用于將所述用戶數(shù)字傳輸信號進行幀映射、上變頻處理，得到用戶傳輸混頻信號；
[0025]數(shù)模轉換器(DAC) 114，用于對所述用戶傳輸混頻信號轉換為模擬傳輸信號；濾波器113，用于對所述模擬傳輸信號濾波后進行發(fā)送。
[0026]因為銥星通信信號接收裝置在接收銥星通信信號的過程中需DSP對所述銥星信道信號進行基帶解調解碼，在接收用戶輸入的用戶數(shù)字消息的過程中需DSP處理器13對所述用戶數(shù)字消息進行編碼、交織及調制生成用戶數(shù)字傳輸信號，為減輕DSP處理器13運算速度及信號數(shù)據(jù)處理壓力，DSP的處理功能由兩個DSP處理器13完成。如圖2所示，在銥星通信信號接收裝置中，DSP處理器13包括第一 DSP處理芯片及第二 DSP處理芯片；所述第一 DSP處理芯片及所述第二 DSP處理芯片均與FPGA處理器12連接，圖2中第一 DSP處理芯片記為DSPla，第二 DSP處理芯片記為DSP2b。
[0027]其中DSPla主要用于接收銥星通信信號時對所述銥星信道信號進行基帶解調解碼輸出解調銥星通信信號；為實現(xiàn)該功能，如圖2所示，DSPla主要包括解調模塊al、解交織模塊a2及譯碼模塊a3，解調模塊al、解交織模塊a2及譯碼模塊a3依次連接。具體地，解調模塊al、解交織模塊a2及譯碼模塊a3分別用于對FPGA處理器12輸出的銥星信道信號進行解調、解交織及譯碼處理，以輸出解調銥星通信信號。
[0028]如圖2所示，DSP2b主要用于發(fā)送用戶輸入的用戶數(shù)字消息時對所述用戶數(shù)字消息進行編碼、交織及調制生成用戶數(shù)字傳輸信號；為實現(xiàn)該功能，DSP2b主要包括編碼模塊b3、交織模塊b2及調制模塊bl，編碼模塊b3、交織模塊b2及調制模塊bl依次連接。
[0029]如圖2所示，銥星通信信號接收裝置中包括的預處理器11包括放大器111及模數(shù)轉換器(ADC) 112 ;放大器111與ADC112連接；放大器111，用于對接收的銥星通信信號進行放大；ADC112，用于按預設采樣速率對放大后的所述銥星通信信號進行采樣量化，得到銥星數(shù)字信號。
[0030]如圖2所示，F(xiàn)PGA處理器12包括:下變頻處理器(DDC) 121及數(shù)字濾波模塊122 ；DDC121分別與數(shù)字濾波模塊122及ADC112連接；數(shù)字濾波模塊122與解調模塊al連接。其中DDC121用于對模數(shù)轉換器輸出的銥星數(shù)字信號進行數(shù)字下變頻，數(shù)字濾波模塊122，用于對DDC121輸出的信號進行數(shù)字濾波，輸出得到銥星信道信號。
[0031]另外，如圖2所示，在FPGA處理器12中還包括:依次連接的信號形成模塊124及上變頻處理模塊(DUC123)，分別用于對用戶數(shù)字傳輸信號進行幀映射及上變頻處理。
[0032]如圖2所示，銥星通信信號接收裝置中還包括微控制器MCU14 ;MCU14與FPGA處理器12連接，通過MCU14對FPGA處理器12進行控制。
[0033]在銥星通信信號接收裝置中還包括SMA接口 ；所述SMA接口用于接收所述銥星通信信號；SMA接口還用于發(fā)送用戶的模擬傳輸信號。
[0034]進一步，在銥星通信信號接收裝置中還包括串口 15，串口 15與MCU14連接。
[0035]在銥星通信信號接收裝置中還包括網(wǎng)口 16，網(wǎng)口 16與DSP處理器13連接。
[0036]本發(fā)明實施例中，串口 15及網(wǎng)口 16均可以實現(xiàn)將接收到的且轉換輸出的解調銥星通信信號進行輸出；另外，串口 15及網(wǎng)口 16均可以用于接收用戶輸入的用戶數(shù)字消息。
[0037]本發(fā)明實施例中的銥星通信信號接收裝置，能夠解調解碼出振鈴信道信號、廣播振鈴信道信號及業(yè)務信道信號，為了實現(xiàn)上述功能，在銥星信號接收裝置中FPGA處理器12與第一 DSP處理芯片按預設規(guī)則配合形成用于解碼輸出振鈴信道信號的振鈴信道接收器；
[0038]FPGA處理器12與所述第二 DSP處理芯片按預設規(guī)則配合分別形成用于解碼輸出廣播信道信號的廣播信道接收器、用于解碼輸出申請信道信號的申請信道接收器及用于解碼輸出雙向業(yè)務信道信號的雙向業(yè)務信道接收器。
[0039]所述振鈴信道接收器與所述廣播信道接收器配合形成第一接收器；
[0040]所述振鈴信道接收器與所述申請信道接收器配合形成第二接收器；
[0041]所述振鈴信道接收器與所述雙向業(yè)務信道接收器配合形成第三接收器。
[0042]本發(fā)明實施例中，進一步給出第一接收器、第二接收器及第三接收器的具體結構。
[0043]第一接收器能夠解析解碼一路振鈴信道信號和多路廣播信道信號。
[0044]如圖3所示，第一接收器中，用于解析振鈴信道信號的結構包括:FPGA處理器12中包括用于解析解碼振鈴信道信號的下變頻處理器(DDC)121及數(shù)字濾波模塊122，在FPGA處理器12中還包括:多普勒測量模塊125、信號判斷模塊126及FIFO模塊127 ；
[0045]具體地，DDC121包括正弦變頻輸出端及余弦變頻輸出端；
[0046]所述正弦變頻輸出端及所述余弦變頻輸出端分別與一路數(shù)字濾波模塊122連接；
[0047]兩路數(shù)字濾波模塊122的輸出端均與多普勒測量模塊125連接；
[0048]多普勒測量模塊125、信號判斷模塊126及FIFO模塊127依次連接。
[0049]如圖3所示，數(shù)字濾波模塊122包括:CIC抽取濾波器、HR抽取濾波器及FIR整形濾波器；所述CIC抽取濾波器、HR抽取濾波器及FIR整形濾波器依次連接。
[0050]FIFO模塊127的輸出端與DSPla的輸入端連接，如圖4所示，DSPla中的解調模塊al包括采樣點選擇器、頻偏校正器、相偏校正器及信號解調器；
[0051]如圖4所示，譯碼模塊a3包括維特比譯碼器、CRC校驗器及信息解析器；
[0052]所述