專利名稱：用于合成多脈沖編碼調(diào)制數(shù)據(jù)的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在通信系統(tǒng)中合成多脈沖編碼調(diào)制(PCM)數(shù)據(jù)的電路。
現(xiàn)代的通信系統(tǒng)通常包括交換系統(tǒng)和無線尋呼機(jī)系統(tǒng)，以便通過具有調(diào)制解調(diào)器的計(jì)算機(jī)提供包括話音通信的通信服務(wù)。包括全電子交換系統(tǒng)的這種傳統(tǒng)的通信系統(tǒng)無法根據(jù)信道合成PCM數(shù)據(jù)。
本發(fā)明的目的是提供一種根據(jù)信道合成多PCM數(shù)據(jù)從而合成以幀單位輸出的電路。
根據(jù)本發(fā)明，用于合成全電子交換系統(tǒng)中的多脈沖編碼調(diào)制(PCM)數(shù)據(jù)的電路包括上處理器，用于產(chǎn)生請(qǐng)求PCM信道分配和PCM數(shù)據(jù)的傳輸?shù)拿?；一組下處理器，用于通過根據(jù)上處理器的命令分配給它們的各個(gè)信道產(chǎn)生PCM數(shù)據(jù)；數(shù)據(jù)組合電路，用于將下處理器的PCM數(shù)據(jù)組合成與各個(gè)信道對(duì)應(yīng)的PCM信道數(shù)據(jù)中；和連接電路，用于發(fā)送PCM信道數(shù)據(jù)。
現(xiàn)在參閱僅為舉例的附圖更具體地描述本發(fā)明，其中同樣的標(biāo)號(hào)表示相同功能的元件。此外，這里省去了那些對(duì)于理解發(fā)明構(gòu)思不必要的傳統(tǒng)的元件的描述。


圖1是表示根據(jù)本發(fā)明的用于合成多PCM數(shù)據(jù)的電路的框圖；圖2是表示本發(fā)明電路操作的定時(shí)圖；圖3是表示根據(jù)本發(fā)明組合的圖2的數(shù)據(jù)的定時(shí)圖。
參閱圖1，比如為時(shí)分接線電路或數(shù)字連接電路等的連接電路10，將幀同步信號(hào)FS、PCM時(shí)鐘脈沖PCM_CLK和接收到的PCM數(shù)據(jù)DRX送給一組下處理器12，14，16，18，并處理由數(shù)據(jù)組合電路20所組合的多PCM數(shù)據(jù)。下處理器12，14，16，18根據(jù)FS和PCM_CLK處理相應(yīng)的PCM數(shù)據(jù)，將結(jié)果的數(shù)據(jù)傳送到上處理器22。此外，它們還產(chǎn)生寄存器信號(hào)R1，R2，雙音多頻(DTMF)信號(hào)，調(diào)制解調(diào)器數(shù)據(jù)信號(hào)和話音編碼信號(hào)，以便根據(jù)上處理器22的命令將它們轉(zhuǎn)換成發(fā)送的PCM數(shù)據(jù)DTX1，DTX2，DTX3，DTX4。
所述發(fā)送PCM數(shù)據(jù)DTX1，DTX2，DTX1，DTX4具有由32個(gè)信道組成的幀單元，通過數(shù)據(jù)組合電路20組合并傳送到連接電路10。根據(jù)實(shí)際處理的數(shù)字信號(hào)的數(shù)量，比如8，10，12，……，N，可確定下處理器的數(shù)目。下處理器12，14，16，18可以被下裝入在外存中存儲(chǔ)的操作程序。
圖2的定時(shí)圖表示從下處理器加到多PCM數(shù)據(jù)組合電路20的PCM數(shù)據(jù)，這里FS是用于同步由32個(gè)信道組成的幀的始端和末端的信號(hào)，PCM_CLK由32×8個(gè)時(shí)鐘脈組成，以便同步32個(gè)信道。即，單個(gè)的信道由通過8個(gè)PCM_CLK脈沖確定的8比特組成，PCM_CLK脈沖具有2.048MHz的頻率。在這些下處理器中，處理器12和14用于檢測(cè)和傳送寄存器信號(hào)R1，R2，DTMF信號(hào)，和其它音調(diào)信號(hào)。處理器16用于對(duì)聲音信號(hào)編碼和譯碼。處理器18用于對(duì)調(diào)制解調(diào)數(shù)據(jù)通信的信號(hào)進(jìn)行編碼和譯碼。圖3是表示根據(jù)它們各自的功能從處理器12，14，16和18給出的實(shí)際PCM數(shù)據(jù)和從數(shù)據(jù)組合電路20產(chǎn)生的PCM信道數(shù)據(jù)。
現(xiàn)在參閱圖1和2描述本電路的操作，將下處理器12，14，16，18與構(gòu)成單幀的32個(gè)信道的PCM_CLK脈沖同步，以便處理接收的與每個(gè)信道對(duì)應(yīng)的PCM數(shù)據(jù)DRX，并且當(dāng)連接電路10提供表示幀的開始的FS時(shí)將它們傳送給上處理器22。然后，當(dāng)接收第1-第5PCM數(shù)據(jù)時(shí)，處理器12檢測(cè)作為寄存器信號(hào)R1，R2傳送給上處理器22的接收PCM數(shù)據(jù)DRX。處理器12的第1、第2和第5信道的發(fā)送PCM數(shù)據(jù)DTX1是作為寄存器信號(hào)R1，R2(在圖2中表示為“R”)的PCM數(shù)據(jù)。標(biāo)號(hào)R表示在處理器上的寄存信號(hào)。同時(shí)，第3和第4信道的發(fā)送PCM數(shù)據(jù)DTX1是按照DTMF傳輸?shù)腜CM數(shù)據(jù)(在圖2中表示為“D”)。標(biāo)號(hào)D表示在處理器上的DTMF。
下處理器18處理傳送給上處理器22的第6和第7信道的接收PCM數(shù)據(jù)DRX。根據(jù)通過調(diào)制解調(diào)器的數(shù)據(jù)通信將第6和第7信道的發(fā)送PCM數(shù)據(jù)DTX4(在圖2中表示為“M”)通過處理器18的輸出DTX送出。標(biāo)號(hào)M表示在處理器上的調(diào)制解調(diào)數(shù)據(jù)信號(hào)。
當(dāng)它(DSP14)通過第16、第23PCM信道發(fā)送DTMF作為發(fā)送PCM數(shù)據(jù)DTX2(圖2中表示為“D”)時(shí)，處理器14檢測(cè)通過第16到第23PCM信道的DTMF作為接收PCM數(shù)據(jù)DTX，而當(dāng)它(DSP14)發(fā)送寄存器信號(hào)R1，R2作為發(fā)送PCM數(shù)據(jù)DTX2時(shí)，通過第24和第28到第32PCM數(shù)據(jù)檢測(cè)寄存器信號(hào)R1，R2(在圖2中表示為“R”)作為接收PCM數(shù)據(jù)DRX。與PCM_CLK脈沖同步，處理器16編碼和譯碼來自連接電路10的第25-第27PCM數(shù)據(jù)，作為發(fā)送PCM數(shù)據(jù)DTX3(在圖2中表示為“V”)。標(biāo)號(hào)V表示在處理器上的話音信號(hào)。
如上所述，當(dāng)每個(gè)下處理器處理送給上處理器22的32個(gè)信道的接收PCM數(shù)據(jù)DRX，并根據(jù)上處理器22的命令產(chǎn)生發(fā)送PCM數(shù)據(jù)時(shí)，其它的處理器產(chǎn)生通過PCM信道的特定值，這些值不影響來自處理器的發(fā)送PCM數(shù)據(jù)。例如，當(dāng)其它的處理器14，16和18通過相同信道傳送特定值的PCM數(shù)據(jù)DTX2，DTX3，DTX4(在圖2中表示為“U”)時(shí)，處理器12檢測(cè)寄存器信號(hào)R1，R2，并傳送PCM數(shù)據(jù)DTX1。標(biāo)號(hào)“U”表示在處理器上未用的PCM信道。根據(jù)上處理器22的命令隨機(jī)地進(jìn)行PCM信道分配，并且在按照應(yīng)用的許多變化中可獲得下處理器12，14，16和18的裝入程序。
通過數(shù)據(jù)組合電路20組合來自下處理器12，14，16和18的發(fā)送PCM數(shù)據(jù)DTX1，DTX2，DTX3和DTX4，以便將具有32個(gè)信道的PCM數(shù)據(jù)的幀給予連接電路10。即，數(shù)據(jù)組合電路20可包括“或”門，以便將4個(gè)數(shù)據(jù)DTX1，DTX2，DTX3和DTX4邏輯相加。從處理器12，14，16和18產(chǎn)生的PCM數(shù)據(jù)U，R，D，V和M分別由8位組成。圖2表示根據(jù)PCM信道定時(shí)從處理器12，14，16和18送給數(shù)據(jù)組合電路20的PCM數(shù)據(jù)結(jié)構(gòu)的例子，而圖3表示通過數(shù)據(jù)組合電路20將圖2的PCM數(shù)據(jù)組合為發(fā)送PCM信道數(shù)據(jù)。于是，通過一組處理器，將從連接電路給出的PCM數(shù)據(jù)進(jìn)行正確地功能上的處理。
權(quán)利要求
1.一種用于合成在全電子交換系統(tǒng)中的多脈沖編碼調(diào)制(CPM)數(shù)據(jù)的電路，包括上處理器，用于產(chǎn)生請(qǐng)求PCM信道分配和PCM數(shù)據(jù)傳輸?shù)拿?；一組下處理器，用于產(chǎn)生通過根據(jù)所述上處理器的命令分配的它們的各個(gè)信道的所述PCM數(shù)據(jù)；數(shù)據(jù)組合電路，用于將所述下處理器的PCM數(shù)據(jù)組合成對(duì)應(yīng)于所述各個(gè)信道的PCM信道數(shù)據(jù)；連接電路，用于發(fā)送所述PCM信道數(shù)據(jù)。
2.根據(jù)權(quán)利要求1的電路，其特征在于根據(jù)由所述全電子交換系統(tǒng)提供的功能的種類來確定所述下處理器，以便處理每個(gè)具有固有功能的所述各個(gè)PCM信道的PCM數(shù)據(jù)。
3.根據(jù)權(quán)利要求2的電路，其特征在于每個(gè)所述的下處理器產(chǎn)生特定值的PCM數(shù)據(jù)，這些特定值不影響通過不屬于自己固有功能的信道的其它處理器的PCM數(shù)據(jù)。
4.根據(jù)權(quán)利要求1或3的電路，其特征在于所述的組合電路包括一邏輯門，用于將所述下處理器的所有信道數(shù)據(jù)進(jìn)行邏輯相加，將加得的信道數(shù)據(jù)傳送給所述連接電路。
全文摘要
一種用于合成在全電子交換系統(tǒng)中多脈沖編碼調(diào)制(PCM)數(shù)據(jù)的電路,包括:上處理器,用于產(chǎn)生請(qǐng)求PCM信道分配和PCM數(shù)據(jù)傳輸?shù)拿?一組下處理器,通過根據(jù)上處理器的命令分配的它們的各個(gè)信道產(chǎn)生PCM數(shù)據(jù);數(shù)據(jù)組合電路,將下處理器的PCM數(shù)據(jù)組合成對(duì)應(yīng)各個(gè)信道的PCM信道數(shù)據(jù);連接電路,發(fā)射PCM信道數(shù)據(jù)。
文檔編號(hào)H04B14/04GK1194516SQ9810561
公開日1998年9月30日 申請(qǐng)日期1998年3月14日 優(yōu)先權(quán)日1997年3月14日
發(fā)明者裵一煥 申請(qǐng)人:三星電子株式會(huì)社