專利名稱：數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明從總體上涉及采用碼分多址方式(以后稱為CD-MA)的數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)，具體地涉及能提供良好通話服務(wù)的，可在基站和終端設(shè)備之間同時(shí)進(jìn)行語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)發(fā)送和接收的數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)(也譯為專用小交換機(jī)，以后稱為PBX)。
參考

圖1，其中顯示了常規(guī)無(wú)線PBX系統(tǒng)的框圖。如此圖所示，常規(guī)無(wú)線PBX系統(tǒng)包括一個(gè)系統(tǒng)主體100，一個(gè)基站200和終端設(shè)備120。系統(tǒng)主體100采用脈沖碼調(diào)制(以后稱為PCM)，通過(guò)2B+D信道向/從基站200發(fā)送/接收數(shù)據(jù)，其中2B表示兩個(gè)B信道，D表示一個(gè)D信道。語(yǔ)音數(shù)據(jù)通過(guò)2B信道發(fā)送和接收，控制數(shù)據(jù)通過(guò)D信道發(fā)送和接收?；?00從系統(tǒng)主體接收語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)，將接收到的語(yǔ)音和控制數(shù)據(jù)通過(guò)同一無(wú)線頻道分別發(fā)送給終端設(shè)備120。同樣，基站200通過(guò)同一無(wú)線頻道分別接收的語(yǔ)音和控制數(shù)據(jù)，并將所接收的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)發(fā)送到系統(tǒng)主體100。因此，基站包括一個(gè)基站控制器220，一組基站發(fā)送/接收單元230a-230d和射頻(以后稱為RF)合成器240?；究刂破?20包括一個(gè)中央處理單元(以后稱為CPU)221，一個(gè)隨機(jī)存取存儲(chǔ)器(以后稱為RAM)222，一個(gè)數(shù)字網(wǎng)絡(luò)接口電路(以后稱為DNIC)223，一組編碼/解碼電路224a-224d，一個(gè)高級(jí)數(shù)據(jù)鏈路控制(以后稱為HDLC)單元225和一組串行輸入/輸出口(以后稱為SIO)單元226a-226d。每個(gè)基站發(fā)送/接收單元230a-230d包括一個(gè)RF控制器231和一個(gè)RF單元235。RF控制器231包括一個(gè)CPU232，一個(gè)SIO單元233和一個(gè)調(diào)制解調(diào)器234。
在基站控制器220中，DNIC223通過(guò)2B+D信道向/從系統(tǒng)主體100發(fā)送/接收語(yǔ)音和控制數(shù)據(jù)。也就是說(shuō)，DNIC223接收來(lái)自系統(tǒng)主體100的語(yǔ)音數(shù)據(jù)，并將接收到的語(yǔ)音數(shù)據(jù)傳送給編碼譯碼電路224a-224d。同樣，DNIC223接收來(lái)自系統(tǒng)主體100的控制數(shù)據(jù)，并將接收到的控制數(shù)據(jù)傳送給HDLC單元225。DNIC223也接收來(lái)自編碼/解碼電路224a-224d的語(yǔ)音數(shù)據(jù)，并將接收到的語(yǔ)音數(shù)據(jù)傳送給系統(tǒng)主體100。DNIC223也接收來(lái)自HDLC單元225的控制數(shù)據(jù)，并將接收到的控制數(shù)據(jù)傳送給系統(tǒng)主體100。HDLC單元225處理來(lái)自DNIC223的控制數(shù)據(jù)并將處理過(guò)的控制數(shù)據(jù)輸出到CPU221。HDLC單元225也處理來(lái)自CPU221的控制數(shù)據(jù)并將處理過(guò)的控制數(shù)據(jù)輸出到DNIC223。CPU221順序地將來(lái)自HDLC單元225的控制數(shù)據(jù)存入RAM222，然后將存入的數(shù)據(jù)輸出到SIO單元226a-226d。同樣，CPU221順序地將來(lái)自SIO單元226a-226d的控制數(shù)據(jù)存入RAM222，然后將存入的數(shù)據(jù)輸出到HDLC225。每個(gè)編碼/解碼電路224a-224d將來(lái)自DNIC223的語(yǔ)音數(shù)據(jù)轉(zhuǎn)換為模擬語(yǔ)音信號(hào)，然后通過(guò)相應(yīng)的一個(gè)基站發(fā)送/接收單元230a-230d中的RF控制器231將結(jié)果信號(hào)傳送給其中的RF單元235。同樣，每個(gè)編碼/解碼電路224a-224d通過(guò)RF控制器231接收來(lái)自RF單元235的模擬語(yǔ)音信號(hào)。每個(gè)編碼/解碼電路224a-224d將接收到的模擬語(yǔ)音信號(hào)轉(zhuǎn)換為數(shù)字語(yǔ)音數(shù)據(jù)，并將結(jié)果語(yǔ)音數(shù)據(jù)輸出到DNIC223。每個(gè)SIO單元226a-226d接收來(lái)自CPU221的控制數(shù)據(jù)，并將接收到的控制數(shù)據(jù)傳送給一個(gè)相應(yīng)基站發(fā)送/接收單元230a-230d的RF控制器231中的SIO單元233。同樣。每個(gè)SIO單元226a-226d接收來(lái)自RF控制器231中SIO單元233的控制數(shù)據(jù)，并將接收到的控制數(shù)據(jù)傳送給CPU221。
在基站發(fā)送/接收單元230a-230d中的每個(gè)RF控制器231中，SIO單元233接收來(lái)自基站控制器220中一個(gè)相應(yīng)SIO單元226a-226d的的控制數(shù)據(jù)，并將接收到的控制數(shù)據(jù)傳送給CPU232。同樣SIO單元233接收來(lái)自CPU232的控制數(shù)據(jù)，將接收到的控制數(shù)據(jù)傳送給相應(yīng)一個(gè)SIO單元226a-226d。CPU232從SIO單元233中讀取控制數(shù)據(jù)，將讀取的控制數(shù)據(jù)傳送給調(diào)制解調(diào)器234。同樣CPU232從調(diào)制解調(diào)器234中讀取控制數(shù)據(jù)，將讀取的控制數(shù)據(jù)傳送給SIO單元233。調(diào)制解調(diào)器234對(duì)來(lái)自CPU232的控制數(shù)據(jù)進(jìn)行最小移位鍵控調(diào)制操作(以后稱為MSK)。然后調(diào)制解調(diào)器234將MSK調(diào)制后的信號(hào)傳送給RF單元235。同樣，調(diào)制解調(diào)器234對(duì)RF單元235的輸出信號(hào)進(jìn)行MSK解調(diào)制，以從中分離控制數(shù)據(jù)。調(diào)制解調(diào)器234將分離得到的控制數(shù)據(jù)傳送給CPU232。RF單元235接收來(lái)自基站控制器220中相應(yīng)一個(gè)編碼譯碼電路224a-224d模擬語(yǔ)音信號(hào)和接收來(lái)自調(diào)制解調(diào)器234的MSK調(diào)制后的信號(hào)。然后RF單元235將接收到的信號(hào)轉(zhuǎn)換為RF信號(hào)，將結(jié)果RF信號(hào)傳送給RF合成器240。RF單元235也將來(lái)自RF合成器240的RF信號(hào)中分離模擬語(yǔ)音信號(hào)機(jī)MSK調(diào)制的信號(hào)。然后，RF單元235將分離得到的模擬語(yǔ)音信號(hào)通過(guò)RF控制器231傳送給相應(yīng)一個(gè)編碼譯碼電路224a-224d。RF單元235也將分離得到的MSK調(diào)制信號(hào)傳送給調(diào)制解調(diào)器234。RF合成器240收集來(lái)自基站發(fā)送/接收單元230a-230d中RF單元235的RF信號(hào)，并通過(guò)無(wú)線頻道將結(jié)果RF信號(hào)發(fā)送給終端設(shè)備120。RF合成器240也通過(guò)無(wú)線頻道接收來(lái)自終端設(shè)備120的RF信號(hào)，并將接收到的RF信號(hào)傳送給基站發(fā)送/接收單元230a-230d中相應(yīng)一個(gè)RF單元235。
然而，上述常規(guī)無(wú)線PBX系統(tǒng)有一個(gè)缺點(diǎn)，即語(yǔ)音信號(hào)和MSK調(diào)制的控制數(shù)據(jù)通過(guò)無(wú)線頻道不能在RF單元235和終端設(shè)備120之間被同時(shí)發(fā)送和接收。也就是說(shuō)，語(yǔ)音信號(hào)和MSK調(diào)制的控制數(shù)據(jù)只能通過(guò)無(wú)線頻道在RF單元235和終端設(shè)備120之間分別被發(fā)送和接收。由于這個(gè)原因，為了在RF單元235和終端設(shè)備120之間發(fā)送和接收通話的語(yǔ)音信號(hào)之中進(jìn)行控制數(shù)據(jù)的發(fā)送和接收，語(yǔ)音信號(hào)的發(fā)送和接收必須暫停。當(dāng)語(yǔ)音信號(hào)發(fā)送和接收為進(jìn)行控制數(shù)據(jù)的發(fā)送和接收而暫停時(shí)，用戶將會(huì)接收到終端設(shè)備120的噪音，因而降低了通話質(zhì)量。另外，當(dāng)RF單元235通過(guò)無(wú)線頻道與終端設(shè)備120通信時(shí)，必須檢查接收到的是語(yǔ)音信號(hào)還是控制數(shù)據(jù)。因此，發(fā)送和接收不能快速進(jìn)行。
所以，本發(fā)明考慮了上述問(wèn)題，旨在提供一個(gè)數(shù)字無(wú)線PBX系統(tǒng)用于同時(shí)進(jìn)行基站和終端設(shè)備之間語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)的發(fā)送和接收，從而改善通話質(zhì)量，提高發(fā)送和接收的速度。
根據(jù)本發(fā)明，上述以及其它目標(biāo)能由這樣一種數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)實(shí)現(xiàn)，該系統(tǒng)包括一個(gè)以脈沖碼調(diào)制數(shù)據(jù)格式發(fā)送和接收語(yǔ)音數(shù)據(jù)及控制數(shù)據(jù)的系統(tǒng)主體；一個(gè)通過(guò)無(wú)線頻道發(fā)送和接收射頻信號(hào)的終端及一個(gè)基站，該基站可用于把來(lái)自系統(tǒng)主體的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)轉(zhuǎn)化成射頻信號(hào)，通過(guò)無(wú)線頻道把所得射頻信號(hào)發(fā)送給終端設(shè)備，通過(guò)無(wú)線頻道接收來(lái)自終端的射頻信號(hào)，從接收到的射頻信號(hào)中分離出語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)，及發(fā)送被分離出的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)到系統(tǒng)主體，該基站包括射頻發(fā)送/接收設(shè)備，可把模擬中頻信號(hào)調(diào)制轉(zhuǎn)化成射頻信號(hào)，并把得到的射頻信號(hào)通過(guò)無(wú)線頻道發(fā)送給終端裝置，通過(guò)無(wú)線頻道接收來(lái)自終端設(shè)備的射頻信號(hào)，把接收到的射頻信號(hào)解調(diào)成模擬中頻信號(hào)并傳送得到的模擬中頻信號(hào)；中頻處理設(shè)備，可把一組帶有語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)的首幀轉(zhuǎn)化成模擬中頻信號(hào)，把得到的模擬中頻信號(hào)傳送給射頻發(fā)送/接收設(shè)備，并分配來(lái)自射頻發(fā)送/接收設(shè)備的模擬中頻射頻信號(hào)；基站控制設(shè)備，用于發(fā)送和接收來(lái)自或到系統(tǒng)主體的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)；以及一組信道控制設(shè)備，每一個(gè)信道控制設(shè)備可把來(lái)基站控制設(shè)備的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)形成首幀，發(fā)送形成的首幀到中頻處理設(shè)備，從來(lái)自中頻處理設(shè)備的模擬中頻信號(hào)中分離出一個(gè)第二幀，把分離得到的第二幀分解成語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)，并把分解得到的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)發(fā)送給基站控制設(shè)備。
基站控制設(shè)備包括一個(gè)數(shù)字網(wǎng)絡(luò)接口電路，用于接收來(lái)自系統(tǒng)主體的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)，分別輸出接收到的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)，并同時(shí)發(fā)送來(lái)自基站控制設(shè)備的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)給系統(tǒng)主體；一個(gè)CPU，用于順序地把來(lái)自數(shù)字網(wǎng)絡(luò)接口電路的控制數(shù)據(jù)存儲(chǔ)到一個(gè)先進(jìn)先出存儲(chǔ)器，然后輸出存儲(chǔ)的控制數(shù)據(jù)；一個(gè)高級(jí)數(shù)據(jù)鏈路控制單元，可用于處理來(lái)自數(shù)字網(wǎng)絡(luò)接口電路的控制數(shù)據(jù)，輸出被處理的控制數(shù)據(jù)到CPU，處理來(lái)自CPU的控制數(shù)據(jù)及輸出處理過(guò)的控制數(shù)據(jù)到的數(shù)字網(wǎng)絡(luò)接口電路；一組自適應(yīng)微分脈沖碼調(diào)制電路，每一個(gè)自適應(yīng)微分脈沖碼調(diào)制電路可對(duì)來(lái)自的數(shù)字網(wǎng)絡(luò)接口電路的語(yǔ)音數(shù)據(jù)進(jìn)行一個(gè)自適應(yīng)微分脈沖碼調(diào)制操作，發(fā)送得到的語(yǔ)音數(shù)據(jù)到一個(gè)相應(yīng)的信道控制設(shè)備，對(duì)來(lái)自相應(yīng)信道控制設(shè)備的語(yǔ)音數(shù)據(jù)進(jìn)行一個(gè)自適應(yīng)微分脈沖碼解調(diào)操作，輸出得到的語(yǔ)音數(shù)據(jù)到數(shù)字網(wǎng)絡(luò)接口電路；一組串行的輸入/輸出單元，每一個(gè)串行輸入/輸出單元可用于把來(lái)自CPU的控制數(shù)據(jù)發(fā)送到對(duì)應(yīng)的信道控制設(shè)備，把來(lái)自對(duì)應(yīng)的信道控制設(shè)備的控制數(shù)據(jù)發(fā)送到CPU；一個(gè)時(shí)鐘發(fā)生器，用于產(chǎn)生一個(gè)時(shí)鐘信號(hào)，并提供所生成的時(shí)鐘信號(hào)到CPU、自適應(yīng)微分脈沖碼調(diào)制電路、串行的輸入/輸出單元、信道控制設(shè)備和中頻處理設(shè)備。
每個(gè)信道控制設(shè)備包括一個(gè)CPU，用于順序地把來(lái)自基站控制設(shè)備的控制數(shù)據(jù)存儲(chǔ)到一個(gè)先進(jìn)先出的存儲(chǔ)器，然后輸出存儲(chǔ)的控制數(shù)據(jù)，并控制一個(gè)同步信號(hào)檢測(cè)操作；一個(gè)串行的輸入/輸出單元，用于把來(lái)自基站控制設(shè)備的控制數(shù)據(jù)發(fā)送到CPU，并把來(lái)自CPU的控制數(shù)據(jù)發(fā)送到基站控制設(shè)備；一個(gè)數(shù)據(jù)處理單元，可把來(lái)自基站控制設(shè)備的語(yǔ)音數(shù)據(jù)和來(lái)自CPU的控制數(shù)據(jù)形成首幀，把第二幀分解成語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)，并分別把分解得到的語(yǔ)音數(shù)據(jù)發(fā)送給基站控制設(shè)備，分解得到的控制數(shù)據(jù)發(fā)送給CPU；一個(gè)同步檢測(cè)器，用于檢測(cè)來(lái)自第二幀的第一和第二同步信號(hào)，把檢測(cè)的第一和第二同步信號(hào)輸出到數(shù)據(jù)處理單元，在CPU控制下重置同步信號(hào)檢測(cè)操作；一個(gè)編碼/解碼電路，用于對(duì)來(lái)自數(shù)據(jù)處理單元的第一幀中的數(shù)據(jù)編碼，以用于錯(cuò)誤校正，輸出得到的第一幀，對(duì)第二幀中的數(shù)據(jù)解碼，把得到的第二幀輸出到同步檢測(cè)器和數(shù)據(jù)處理單元；一個(gè)基頻調(diào)制解調(diào)器，用于用碼多分址偽噪聲碼對(duì)來(lái)自編碼/解碼電路的第一幀中的數(shù)據(jù)進(jìn)行擴(kuò)展，把得到的第一幀發(fā)送給中頻處理設(shè)備，對(duì)數(shù)字中頻信號(hào)進(jìn)行一個(gè)正交相移鍵控解調(diào)操作以從中分離得到第二幀，去擴(kuò)展被分離出來(lái)的第二幀的碼分多址偽噪聲碼，把得到的第二幀輸出到編碼/解碼電路；一個(gè)放大/相移電路，用于放大來(lái)自中頻處理設(shè)備的模擬中頻信號(hào)，將放大信號(hào)移相角度1和角度2；一組模擬/數(shù)字轉(zhuǎn)換器，用于將來(lái)自放大/相移電路的相移后的模擬中頻信號(hào)轉(zhuǎn)換為數(shù)字中頻信號(hào)，并把得到的數(shù)字中頻信號(hào)提供給基頻調(diào)制解調(diào)器。
數(shù)據(jù)處理單元包括一個(gè)傳送語(yǔ)音數(shù)據(jù)處理器，用于接收來(lái)自基站控制設(shè)備的語(yǔ)音數(shù)據(jù)和擴(kuò)展接收到的語(yǔ)音數(shù)據(jù)的長(zhǎng)度；一個(gè)傳送控制數(shù)據(jù)處理器，用于把第一個(gè)中斷信號(hào)輸出到CPU，并處理來(lái)自CPU的控制數(shù)據(jù)以響應(yīng)來(lái)自CPU的一個(gè)傳送前同步碼信號(hào)和第一中斷應(yīng)答信號(hào)以改變數(shù)據(jù)的位數(shù)；一個(gè)數(shù)據(jù)合成器， 用于將來(lái)自傳送語(yǔ)音數(shù)據(jù)處理器的語(yǔ)音數(shù)據(jù)和來(lái)自傳送控制數(shù)據(jù)處理器的控制數(shù)據(jù)變成首幀，并將形成的首幀提供給編碼/解碼電路；一個(gè)數(shù)據(jù)分離器，用于接收來(lái)自同步檢測(cè)器的第二同步信號(hào)及來(lái)自編碼/解碼電路的第二幀和一個(gè)接收時(shí)鐘信號(hào)，將接收到的第二幀分離成控制數(shù)據(jù)和語(yǔ)音數(shù)據(jù)，并產(chǎn)生一個(gè)接收數(shù)據(jù)選擇信號(hào)、一個(gè)控制數(shù)據(jù)時(shí)鐘信號(hào)和一個(gè)語(yǔ)音數(shù)據(jù)時(shí)鐘信號(hào)；一個(gè)接收語(yǔ)音數(shù)據(jù)處理器，用于處理來(lái)自數(shù)據(jù)分離器的語(yǔ)音數(shù)據(jù)以響應(yīng)來(lái)自數(shù)據(jù)分離器的語(yǔ)音數(shù)據(jù)時(shí)鐘信號(hào)和來(lái)自同步檢測(cè)器的第一同步信號(hào)以改變數(shù)據(jù)位數(shù)，并將得到的語(yǔ)音數(shù)據(jù)發(fā)送給基站控制設(shè)備；一個(gè)接收控制數(shù)據(jù)處理器，用于接收來(lái)自數(shù)據(jù)分離器的控制數(shù)據(jù)、控制數(shù)據(jù)時(shí)鐘信號(hào)和接收數(shù)據(jù)選擇信號(hào)及來(lái)自CPU的第二中斷應(yīng)答信號(hào)，并將第二中斷信號(hào)輸出給CPU，改變接收到的數(shù)據(jù)的位數(shù)，并將得到的控制數(shù)據(jù)提供給CPU。
傳送控制數(shù)據(jù)控制器包括一個(gè)緩沖區(qū)，用于存儲(chǔ)來(lái)自CPU的控制數(shù)據(jù)；一個(gè)寄存器，用于以并行方式存儲(chǔ)來(lái)自緩沖區(qū)的控制數(shù)據(jù)以響應(yīng)一個(gè)來(lái)自CPU的寫控制信號(hào)，并將所存儲(chǔ)的控制數(shù)據(jù)以串行方式輸出到編碼/解碼電路以響應(yīng)一個(gè)傳送時(shí)鐘信號(hào)；一個(gè)與門，用于將一個(gè)傳送數(shù)據(jù)選擇信號(hào)和一個(gè)傳送前同步碼選擇信號(hào)作與操作；一個(gè)計(jì)數(shù)器，用于進(jìn)行一個(gè)計(jì)數(shù)操作以響應(yīng)來(lái)自CPU的第一中斷應(yīng)答信號(hào)和傳送時(shí)鐘信號(hào)以將第一中斷信號(hào)在所需的時(shí)間輸出到CPU；一個(gè)多路復(fù)用器，用于從傳送數(shù)據(jù)選擇信號(hào)和一個(gè)來(lái)自與門的輸出信號(hào)兩者中選擇一個(gè)以響應(yīng)傳送前同步碼信號(hào)，并將選擇到的信號(hào)作為傳送時(shí)鐘信號(hào)提供給寄存器和計(jì)數(shù)器。
數(shù)據(jù)分離器包括一個(gè)計(jì)數(shù)器，用于進(jìn)行一個(gè)計(jì)數(shù)操作以響應(yīng)來(lái)自編碼/解碼電路接收時(shí)鐘信號(hào)以產(chǎn)生一組時(shí)鐘；一個(gè)反相器，用于將來(lái)自編碼/解碼電路的接收時(shí)鐘信號(hào)反相；一個(gè)D觸發(fā)器，用于產(chǎn)生接收數(shù)據(jù)選擇信號(hào)以響應(yīng)來(lái)自同步檢測(cè)器的第二同步信號(hào)，一個(gè)來(lái)自計(jì)數(shù)器的所需時(shí)鐘和來(lái)自反相器的反相的接收時(shí)鐘信號(hào)；第一去多路復(fù)用器，用于將來(lái)自編碼/解碼電路的第二幀分解成控制數(shù)據(jù)和語(yǔ)音數(shù)據(jù)以響應(yīng)來(lái)自D觸發(fā)器的接收數(shù)據(jù)選擇信號(hào)；第二去多路復(fù)用器，用于將來(lái)自編碼/解碼電路的接收時(shí)鐘信號(hào)分解成語(yǔ)音數(shù)據(jù)時(shí)鐘信號(hào)和控制數(shù)據(jù)時(shí)鐘信號(hào)以響應(yīng)來(lái)自D觸發(fā)器的接收數(shù)據(jù)選擇信號(hào)。
接收控制數(shù)據(jù)處理器包括一個(gè)寄存器，用于傳送來(lái)自數(shù)據(jù)分離器的控制數(shù)據(jù)以響應(yīng)來(lái)自數(shù)據(jù)分離器的控制數(shù)據(jù)時(shí)鐘信號(hào)；一個(gè)邏輯電路，包括一組與門和一個(gè)或門，邏輯電路可對(duì)來(lái)自寄存器的控制數(shù)據(jù)進(jìn)行邏輯操作；一個(gè)反相器，用于將來(lái)自數(shù)據(jù)分離器的接收數(shù)據(jù)選擇信號(hào)反相；一個(gè)移位寄存器，用于以串行方式接收來(lái)自邏輯電路的控制數(shù)據(jù)和以并行方式輸出接收到的控制數(shù)據(jù)，以響應(yīng)來(lái)自反相器的反相的接收數(shù)據(jù)選擇信號(hào)；一個(gè)緩沖區(qū)，用于將來(lái)自移位寄存器的控制數(shù)據(jù)提供給CPU；一個(gè)計(jì)數(shù)器，用于進(jìn)行一個(gè)計(jì)數(shù)操作以響應(yīng)來(lái)自數(shù)據(jù)分離器的接收數(shù)據(jù)選擇信號(hào)，從而產(chǎn)生一組時(shí)鐘；一個(gè)D觸發(fā)器，用于產(chǎn)生第二中斷信號(hào)以響應(yīng)來(lái)自CPU的第二中斷應(yīng)答信號(hào)和一個(gè)來(lái)自計(jì)數(shù)器的所需時(shí)鐘，將產(chǎn)生的第二中斷信號(hào)輸出給CPU。
當(dāng)來(lái)自寄存器的控制數(shù)據(jù)中的邏輯1比特?cái)?shù)大于其邏輯0的比特?cái)?shù)時(shí)邏輯電路輸出邏輯值1，而當(dāng)邏輯0的比特?cái)?shù)大于1的時(shí)邏輯電路輸出邏輯值0。
同步檢測(cè)器包括一個(gè)寄存器，用于存儲(chǔ)一個(gè)預(yù)置的前同步碼；一個(gè)移位寄存器，用于接收一個(gè)根據(jù)到來(lái)自編碼/解碼電路的控制數(shù)據(jù)所施加的前同步碼，并存儲(chǔ)接收到的前同步碼，以響應(yīng)來(lái)自編碼/解碼電路的接收時(shí)鐘信號(hào)；第一D觸發(fā)器，用于在時(shí)鐘端接收一個(gè)同步檢測(cè)信號(hào)，在數(shù)據(jù)輸入端接供電電壓和在清零端接收的來(lái)自CPU的同步起始信號(hào)，并將第一同步信號(hào)輸出到數(shù)據(jù)處理單元；第二D觸發(fā)器，用于在時(shí)鐘端接收一個(gè)同步檢測(cè)信號(hào)，在數(shù)據(jù)輸入端接供電電壓，并將第二同步信號(hào)輸出到數(shù)據(jù)處理單元；一個(gè)比較器，用于將來(lái)自移位寄存器的前同步碼與來(lái)自寄存器的前同步碼比較，并在它們相等時(shí)將同步檢測(cè)信號(hào)輸出到第一、第二觸發(fā)器的時(shí)鐘端；一個(gè)與門，用于將一個(gè)來(lái)自CPU的數(shù)據(jù)起始信號(hào)和一個(gè)同步起始信號(hào)作與操作，并將與操作后的結(jié)果輸出到第二觸發(fā)器的清零端。
中頻處理設(shè)備包括一個(gè)加法器，用于將來(lái)自信道控制設(shè)備的首幀中的數(shù)據(jù)求和；一個(gè)正交調(diào)制放大電路，用于進(jìn)行一個(gè)對(duì)來(lái)自加法器傳送幀的正交調(diào)制放大操作，以產(chǎn)生一個(gè)數(shù)字中頻信號(hào)；一個(gè)數(shù)字/模擬轉(zhuǎn)換器，用于將來(lái)自正交調(diào)制放大電路的數(shù)字中頻信號(hào)轉(zhuǎn)換成模擬中頻信號(hào)，并將得到的模擬中頻信號(hào)發(fā)送到射頻傳送/接收設(shè)備；一個(gè)中頻分配器，用于接收來(lái)自射頻傳送/接收設(shè)備的模擬中頻信號(hào)，并將接收到的模擬中頻信號(hào)分配給信道控制設(shè)備中對(duì)應(yīng)的一個(gè)。
語(yǔ)音數(shù)據(jù)和前同步碼在幀單元中交替地反復(fù)地被傳送，然后控制數(shù)據(jù)和語(yǔ)音數(shù)據(jù)也在幀單元中交替地反復(fù)地被傳送。
本發(fā)明的各種目的和優(yōu)點(diǎn)將在下文結(jié)合附圖加以詳細(xì)說(shuō)明，圖1為常規(guī)無(wú)線PBX系統(tǒng)的框圖；圖2為本發(fā)明數(shù)字無(wú)線PBX系統(tǒng)的框圖；圖3A-3G說(shuō)明本發(fā)明數(shù)字無(wú)線PBX系統(tǒng)發(fā)送和接收運(yùn)行的時(shí)序圖；圖4為圖2所示信道控制器中數(shù)據(jù)處理單元的詳細(xì)框圖；圖5A為圖4所示數(shù)據(jù)處理單元中發(fā)送控制數(shù)據(jù)處理器的詳細(xì)框圖；圖5B為圖4所示數(shù)據(jù)處理單元中數(shù)據(jù)分離器的詳細(xì)框圖；圖5C為圖4所示數(shù)據(jù)處理單元中接收控制數(shù)據(jù)處理器的詳細(xì)框圖；圖6A說(shuō)明圖5A中發(fā)送控制數(shù)據(jù)處理器運(yùn)行的時(shí)序圖6B說(shuō)明圖5B，5C中數(shù)據(jù)分離器，接收控制數(shù)據(jù)處理器運(yùn)行的時(shí)序圖；圖7為圖2所示信道控制器中同步檢測(cè)器的詳細(xì)框圖。
參考圖2，其中顯示了本發(fā)明數(shù)字無(wú)線PBX系統(tǒng)的框圖。如圖所示，數(shù)字無(wú)線PBX系統(tǒng)包括一個(gè)系統(tǒng)主體100，一個(gè)基站300和終端設(shè)備120。系統(tǒng)主體100采用PCM數(shù)據(jù)格式，通過(guò)2B+D(兩個(gè)B信道，一個(gè)D信道)信道向/從基站300發(fā)送/接收語(yǔ)音和控制數(shù)據(jù)。語(yǔ)音數(shù)據(jù)通過(guò)2B信道發(fā)送和接收，控制數(shù)據(jù)通過(guò)D信道發(fā)送和接收?；?00從系統(tǒng)主體接收語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)，并將接收到的語(yǔ)音和控制數(shù)據(jù)通過(guò)無(wú)線頻道同時(shí)發(fā)送給終端設(shè)備120。同樣，基站300通過(guò)無(wú)線頻道同時(shí)接收從終端設(shè)備120的語(yǔ)音和控制數(shù)據(jù)，并將接收的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)發(fā)送到系統(tǒng)主體100。因此，基站包括一基站控制器320，一組信道控制器330a-330d，一個(gè)中頻處理器(以后稱為IF)340和RF單元235?；究刂破?20包括一個(gè)CPU321，一個(gè)先進(jìn)先出(以后稱為FIFO)存儲(chǔ)器322，一個(gè)DNI-C323，一組自適應(yīng)微分脈沖碼調(diào)制(以后稱為ADPCM)電路324a-324d，一個(gè)HDLC325，一組SIO單元326a-326d和一個(gè)時(shí)鐘發(fā)生器327。每個(gè)信道控制器330a-330d包括一個(gè)CPU331，一個(gè)FIFO存儲(chǔ)器332，一個(gè)數(shù)據(jù)處理單元333，一個(gè)同步檢測(cè)器334，一個(gè)SIO單元335，一個(gè)編碼/解碼電路336，一個(gè)基頻調(diào)制解調(diào)器337，模/數(shù)轉(zhuǎn)換器(以后稱為A/D)338a和338b以及一個(gè)放大/相移電路339。IF處理器340包括一個(gè)加法器341，一個(gè)正交幅值調(diào)制(以后稱為QAM)電路342，一個(gè)數(shù)/模轉(zhuǎn)換器(以后稱為D/A)343和IF分配器344。
在基站控制器320中，DNIC323通過(guò)2B+D信道向/從系統(tǒng)主體100發(fā)送/接收具有PCM數(shù)據(jù)格式的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)。也就是說(shuō)，DNIC323通過(guò)2B+D信道接收來(lái)自系統(tǒng)主體100的語(yǔ)音數(shù)據(jù)，并將接收到的語(yǔ)音數(shù)據(jù)傳送給ADPCM電路324a-324d。同樣，DNIC323通過(guò)2B+D信道接收來(lái)自系統(tǒng)主體100的控制數(shù)據(jù)，并將接收到的控制數(shù)據(jù)傳送給HDLC單元325。DNIC323進(jìn)一步接收來(lái)自ADPCM電路324a-324d的語(yǔ)音數(shù)據(jù)，并將接收到的語(yǔ)音數(shù)據(jù)通過(guò)2B+D信道傳送給系統(tǒng)主體100。DNIC323進(jìn)一步接收來(lái)自HDLC單元325的控制數(shù)據(jù)，并將接收到的控制數(shù)據(jù)通過(guò)2B+D信道傳送給系統(tǒng)主體100。HDLC單元325處理來(lái)自DNIC323的控制數(shù)據(jù)，并將處理過(guò)的控制數(shù)據(jù)輸出到CPU321。HDLC單元325也處理來(lái)自CPU321的控制數(shù)據(jù)，并將處理過(guò)的控制數(shù)據(jù)輸出到DNIC323。每個(gè)ADPCM電路324a-324d對(duì)來(lái)自DNIC323的語(yǔ)音數(shù)據(jù)進(jìn)行自適應(yīng)微分脈沖碼調(diào)制操作，并將結(jié)果語(yǔ)音數(shù)據(jù)傳送給信道控制器330a-330d相應(yīng)一個(gè)的數(shù)據(jù)處理單元333。同樣，每個(gè)ADPCM電路324a-324d對(duì)來(lái)自信道控制器330a-330d相應(yīng)一個(gè)的數(shù)據(jù)處理單元333的語(yǔ)音數(shù)據(jù)進(jìn)行自適應(yīng)微分脈沖碼解調(diào)操作，并將結(jié)果語(yǔ)音數(shù)據(jù)傳送給DNIC323。CPU321順序地將來(lái)自HDLC單元325的控制數(shù)據(jù)存入FIFO存儲(chǔ)器322，然后將存入的數(shù)據(jù)輸出到SIO單元326a-326d。同樣，CPU321順序地將來(lái)自SIO單元326a-326d的控制數(shù)據(jù)存入FIFO322，然后將存入的數(shù)據(jù)輸出到HDLC325。每個(gè)SIO單元326a-326d接收來(lái)自CPU321的控制數(shù)據(jù)，將接收到的控制數(shù)據(jù)傳送給相應(yīng)的一個(gè)信道控制器330a-330d中的SIO單元335。同樣，每個(gè)SIO單元326a-326d接收來(lái)自相應(yīng)的一個(gè)信道控制器330a-330d的SIO單元335的控制數(shù)據(jù)，并將接收到的控制數(shù)據(jù)傳送給信道控制器CPU321。時(shí)鐘發(fā)生器337產(chǎn)生時(shí)鐘信號(hào)并提供給CPU、AD-PCM電路、SIO單元326a-326d、信道控制器330a-330d和IF處理器340。
在每個(gè)信道控制器330a-330d中，SIO單元335接收來(lái)來(lái)自基站控制器320中相應(yīng)一個(gè)SIO單元326a-326d的控制數(shù)據(jù)，并將接收到的控制數(shù)據(jù)傳送給CPU331。同樣，SIO單元335接收來(lái)自CPU331的控制數(shù)據(jù)，并將接收到的控制數(shù)據(jù)傳送給相應(yīng)一個(gè)SIO單元326a-326d。CPU331順序地將來(lái)自SIO單元335的控制數(shù)據(jù)存入FIFO存儲(chǔ)器332，然后將存入的控制數(shù)據(jù)輸出到數(shù)據(jù)處理單元333。同樣，CPU331順序地將來(lái)自數(shù)據(jù)處理單元333的控制數(shù)據(jù)存入FIFO存儲(chǔ)器332，然后將存入的控制數(shù)據(jù)輸出到SIO單元335。此時(shí)，CPU331響應(yīng)來(lái)自數(shù)據(jù)處理單元333的中斷信號(hào)進(jìn)行控制數(shù)據(jù)的輸入和輸出操作。當(dāng)來(lái)自數(shù)據(jù)處理單元333的控制信號(hào)不正常時(shí)，CPU331將同步檢測(cè)器334的同步信號(hào)輸出復(fù)位，從而控制同步信號(hào)檢測(cè)操作。數(shù)據(jù)處理單元333接收來(lái)自基站控制器320中相應(yīng)一個(gè)ADPCM電路324a-324d中的語(yǔ)音數(shù)據(jù)和來(lái)自CPU331的控制信號(hào)，將接收到的數(shù)據(jù)形成一幀。然后數(shù)據(jù)處理單元333將形成的幀提供給編碼/解碼電路336。同樣，數(shù)據(jù)處理單元333接收來(lái)自編碼/解碼電路336的幀，并將幀分解為語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)。數(shù)據(jù)處理單元333將分離的語(yǔ)音數(shù)據(jù)傳送到相應(yīng)一個(gè)ADPCM電路324a-324d。同樣，數(shù)據(jù)處理單元333將分離的控制數(shù)據(jù)傳送到CPU331。編碼/解碼電路336為校正錯(cuò)誤，對(duì)來(lái)自數(shù)據(jù)處理單元333的數(shù)據(jù)編碼，并將結(jié)果幀輸出到基頻調(diào)制解調(diào)器337。同樣，編碼/解碼電路336對(duì)來(lái)自基頻調(diào)制解調(diào)器337數(shù)據(jù)解碼，并將結(jié)果信號(hào)輸出到同步檢測(cè)器334和數(shù)據(jù)處理單元333。同步檢測(cè)器334從來(lái)自編碼/解碼電路336的幀中檢測(cè)一個(gè)語(yǔ)音數(shù)據(jù)同步信號(hào)和一個(gè)控制數(shù)據(jù)同步信號(hào)并將檢測(cè)到的同步信號(hào)輸出到數(shù)據(jù)處理單元333。同樣，同步檢測(cè)器334在CPU331的控制下將其同步信號(hào)輸出復(fù)位。在CPU331的控制下，基頻調(diào)制解調(diào)器337用碼分多址偽噪聲碼(以后稱為CDMA PN)擴(kuò)展來(lái)自編碼/解碼電路336的數(shù)據(jù)，將結(jié)果數(shù)據(jù)傳送給IF處理器340的加法器341。同樣，基頻調(diào)制解調(diào)器337對(duì)來(lái)自A/D轉(zhuǎn)換器338a和338b的數(shù)字IF信號(hào)進(jìn)行正交相移鍵控(以后稱為QSPK)解調(diào)操作，以從中分離得到一個(gè)幀。然后基頻調(diào)制解調(diào)器337去擴(kuò)展分離得到的幀的編碼，將結(jié)果數(shù)據(jù)傳送給編碼/解碼電路336。放大/相移電路339放大來(lái)自IF處理器340中IF分配器344的模擬IF信號(hào)，并對(duì)放大后的信號(hào)移相0°和90°。然后，放大/相移電路339分別將結(jié)果模擬IF信號(hào)分配給A/D轉(zhuǎn)換器338a和338b。A/D轉(zhuǎn)換器338a和338b將來(lái)自放大/相移電路339的模擬IF信號(hào)分別轉(zhuǎn)換為數(shù)字IF信號(hào)，并將結(jié)果信號(hào)傳送給基頻調(diào)制解調(diào)器337。
在IF處理器340中，加法器341將來(lái)自信道控制器330a-330d中的基頻調(diào)制解調(diào)器337的幀的數(shù)據(jù)加和，并將結(jié)果信號(hào)輸出到QAM電路342。QAM電路342對(duì)來(lái)自加法器341的幀的數(shù)據(jù)進(jìn)行正交調(diào)幅操作，并將結(jié)果數(shù)字IF信號(hào)輸出到D/A轉(zhuǎn)換器343。D/A轉(zhuǎn)換器343將來(lái)QAM電路342的數(shù)字IF信號(hào)轉(zhuǎn)換為模擬IF信號(hào)，并將結(jié)果模擬IF信號(hào)輸出到RF單元235。IF分配器344從RF單元235接收模擬IF信號(hào)，并將接收到的模擬IF信號(hào)分配到信道控制器330a-330d中的放大/相移電路339。
RF單元235調(diào)制來(lái)自IF處理器340中D/A轉(zhuǎn)換器343的的模擬IF信號(hào)，將其轉(zhuǎn)換為RF信號(hào)，并將RF信號(hào)通過(guò)無(wú)線頻道發(fā)送給終端設(shè)備120。RF單元235也通過(guò)無(wú)線頻道接收終端設(shè)備120發(fā)送的RF信號(hào)，并將接收到的RF信號(hào)解調(diào)為模擬IF信號(hào)。然后，RF單元235將結(jié)果模擬IF信號(hào)傳送到IF處理器340中的IF分配器344。
參考圖4，其顯示了圖2的信道控制器330a-330d中每個(gè)數(shù)據(jù)處理器333的詳細(xì)框圖。如此圖所示，數(shù)據(jù)處理器333包括一個(gè)發(fā)送控制數(shù)據(jù)處理器333A，一個(gè)發(fā)送語(yǔ)音數(shù)據(jù)處理器333B，一個(gè)數(shù)據(jù)合成器333C，一個(gè)數(shù)據(jù)分離器333D，一個(gè)接收控制數(shù)據(jù)處理器333E和一個(gè)接收語(yǔ)音數(shù)據(jù)處理器333F。發(fā)送語(yǔ)音數(shù)據(jù)處理器333B接收來(lái)自一個(gè)基站控制器320中一個(gè)相應(yīng)的ADPCM電路324a-324d的4比特語(yǔ)音數(shù)據(jù)。發(fā)送語(yǔ)音數(shù)據(jù)處理器333B擴(kuò)展接收到的4比特語(yǔ)音信號(hào)，并將得到的語(yǔ)音信號(hào)傳送給數(shù)據(jù)合成器333C。發(fā)送控制數(shù)據(jù)處理器333A將一個(gè)中斷信號(hào)INT1傳送給CPU331，并接收來(lái)自CPU331的中斷應(yīng)答信號(hào)ACK1和寫控制信號(hào)/WR。然后，發(fā)送控制數(shù)據(jù)處理器333A接收來(lái)自CPU331的8比特控制信號(hào)，并響應(yīng)發(fā)送前同步碼信號(hào)TxPREAMBLE處理接收到的8比特控制數(shù)據(jù)，以產(chǎn)生施加于數(shù)據(jù)合成器333C的4比特控制數(shù)據(jù)。數(shù)據(jù)合成器333C將來(lái)自發(fā)送語(yǔ)音數(shù)據(jù)處理器333B的4比特語(yǔ)音數(shù)據(jù)和來(lái)自發(fā)送控制數(shù)據(jù)處理單元333A的4比特控制數(shù)據(jù)形成一個(gè)發(fā)送幀，將形成的發(fā)送幀傳送給編碼/解碼電路336。數(shù)據(jù)分離器333D接收來(lái)自同步檢測(cè)器334的控制數(shù)據(jù)同步信號(hào)SYNC-D，一個(gè)接收時(shí)鐘信號(hào)RxCLK以及來(lái)自編碼/解碼電路336的一個(gè)接收幀。數(shù)據(jù)分離器333D然后將來(lái)自編碼/解碼電路336的幀分離為4比特控制信號(hào)RxDA-TA和4比特語(yǔ)音信號(hào)RxVOICE。同樣，數(shù)據(jù)分離器333D產(chǎn)生一個(gè)接收數(shù)據(jù)選擇信號(hào)RxDATASEL一個(gè)控制數(shù)據(jù)時(shí)鐘信號(hào)DATACLK和一個(gè)語(yǔ)音數(shù)據(jù)時(shí)鐘信號(hào)VOICECLK。接收語(yǔ)音數(shù)據(jù)處理器333F根據(jù)來(lái)自數(shù)據(jù)分離器333D的語(yǔ)音數(shù)據(jù)時(shí)鐘信號(hào)VOICECLK和來(lái)自同步檢測(cè)器334的一個(gè)語(yǔ)音數(shù)據(jù)同步信號(hào)SYNC-B處理來(lái)自數(shù)據(jù)分離器333D的4比特語(yǔ)音數(shù)據(jù)，產(chǎn)生8比特語(yǔ)音數(shù)據(jù)。然后，接收語(yǔ)音數(shù)據(jù)處理器333F將生成的8比特語(yǔ)音數(shù)據(jù)傳送給基站控制器320中相應(yīng)一個(gè)AD-PCM電路324a-324d。接收控制數(shù)據(jù)處理器333E接收4比特控制數(shù)據(jù)RxDATA，控制數(shù)據(jù)時(shí)鐘信號(hào)DATACLK、來(lái)自數(shù)據(jù)分離器333D的接收數(shù)據(jù)選擇信號(hào)RxDATASEL和來(lái)自CPU331的應(yīng)答信號(hào)ACK2。接收控制數(shù)據(jù)處理器333E然后向CPU331輸出一個(gè)中斷信號(hào)INT2。同樣，接收控?cái)?shù)據(jù)處理器333E將來(lái)自數(shù)據(jù)分離器333D的4比特控制數(shù)據(jù)RxDATA轉(zhuǎn)換為8比特控制數(shù)據(jù)，并將所得8比特控制數(shù)據(jù)提供給CPU331。
參考圖5A，其顯示了圖4數(shù)據(jù)處理器333中發(fā)送控制數(shù)據(jù)處理器333A的詳細(xì)框圖。如此圖所示，發(fā)送控制數(shù)據(jù)處理器333A包括一個(gè)緩沖器400，一個(gè)寄存器401，一個(gè)多路復(fù)用器402，一個(gè)計(jì)數(shù)器403和一個(gè)與門404。緩沖器400在其輸入端D0-D7接收來(lái)自CPU331的8比特控制信號(hào)，并在其中存儲(chǔ)接收到的8比特控制信號(hào)。然后緩沖器400將存放的8比特控制信號(hào)輸送給寄存器401。寄存器401根據(jù)來(lái)自CPU331的寫控制信號(hào)/WR將所述控制信號(hào)存儲(chǔ)緩沖器400中，并根據(jù)來(lái)自多路復(fù)用器402的發(fā)送時(shí)鐘信號(hào)TxCLK將存放的控制信號(hào)一位接一位地以串行方式傳送給編碼/解碼電路336。與門404對(duì)發(fā)送數(shù)據(jù)選擇信號(hào)TxDATASEL和發(fā)送前同步碼數(shù)據(jù)選擇信號(hào)TxPREAMSEL進(jìn)行與操作，將結(jié)果送給多路復(fù)用器402。計(jì)數(shù)器403根據(jù)來(lái)自CPU331的中斷應(yīng)答信號(hào)ACK1和來(lái)自多路復(fù)用器402的發(fā)送時(shí)鐘信號(hào)TxCLK計(jì)數(shù)。作為計(jì)數(shù)操作的結(jié)果，在一所希望的時(shí)間計(jì)數(shù)器403向CPU331發(fā)出一個(gè)中斷信號(hào)INT1。CPU331響應(yīng)來(lái)自計(jì)數(shù)器403的中斷信號(hào)INT1，向緩沖器400發(fā)送控制數(shù)據(jù)。多路復(fù)用器402根據(jù)發(fā)送前同步碼數(shù)據(jù)選擇信號(hào)TxPREAMBLE從發(fā)送數(shù)據(jù)選擇信號(hào)TxDATASEL和與門404的輸出信號(hào)中選擇一個(gè)信號(hào)，并將所選擇的信號(hào)做為發(fā)送時(shí)鐘信號(hào)TxCLK傳送給寄存器401和計(jì)數(shù)器403。上述發(fā)送控制數(shù)據(jù)處理單元333A的操作按圖6A所示的時(shí)序進(jìn)行。
參考圖5B，其顯示了圖4數(shù)據(jù)處理器333中數(shù)據(jù)分離器333D的詳細(xì)框圖。如此圖所示，數(shù)據(jù)分離器333D包括一組去多路復(fù)用器411和412，一個(gè)4比特計(jì)數(shù)器413，一個(gè)反相器414和一個(gè)D觸發(fā)器415。4比特計(jì)數(shù)器413根據(jù)來(lái)自編碼/解碼電路336的接收時(shí)鐘信號(hào)RxCLK計(jì)數(shù)。作為計(jì)數(shù)的結(jié)果，4比特計(jì)數(shù)器413產(chǎn)生一組時(shí)鐘QA-QD，其中QC與D觸發(fā)器415的輸入端相連。反相器414使來(lái)自編碼/解碼電路336的接收時(shí)鐘信號(hào)RxCLK反相，反相后的信號(hào)加到于D觸發(fā)器的CLK端。D觸發(fā)器415的CLR端接收來(lái)自同步檢測(cè)器334的控制數(shù)據(jù)同步信號(hào)SYNC-D，在其數(shù)據(jù)輸入端D接收來(lái)自4比特計(jì)數(shù)器413的時(shí)鐘QC，并在其時(shí)鐘端CLK接收來(lái)自反相器414的反相的接收時(shí)鐘信號(hào)。D觸發(fā)器415然后在輸出端Q產(chǎn)生接收數(shù)據(jù)選擇信號(hào)RxDATASEL，Q端與支多路復(fù)用器411和412和接收控?cái)?shù)據(jù)處理器333E相連。信號(hào)分離器411在其輸入端RxIN接收來(lái)編碼/解碼電路336的接收幀，并根據(jù)接收來(lái)自D觸發(fā)器415的接收數(shù)據(jù)選擇信號(hào)RxDATASEL將接收到的幀分離為控制數(shù)據(jù)RxDATA和語(yǔ)音數(shù)據(jù)RxVOICE。然后，去多路復(fù)用器411將分離的語(yǔ)音數(shù)據(jù)RxVOICE提供給接收語(yǔ)音數(shù)據(jù)處理器333F，將分離的控制數(shù)據(jù)RxDATA提供給接收控制數(shù)據(jù)處理器333E。去多路復(fù)用器412接收來(lái)自編碼/解碼電路336的接收時(shí)鐘信號(hào)RxLCK，并根據(jù)來(lái)自D觸發(fā)器415的接收數(shù)據(jù)選擇信號(hào)RxDATASEL將接收到的時(shí)鐘信號(hào)分解為語(yǔ)音數(shù)據(jù)時(shí)鐘信號(hào)VOICECLK和控制數(shù)據(jù)時(shí)鐘信號(hào)DATACLK。于是，去多路復(fù)用器412將分離的語(yǔ)音數(shù)據(jù)時(shí)鐘信號(hào)VOICECLK提供給接收語(yǔ)音數(shù)據(jù)處理器333F，將分離的控制數(shù)據(jù)DATACLK提供給接收控制數(shù)據(jù)處理器333E。關(guān)于數(shù)據(jù)分離器的上述操作的時(shí)序如圖6B所示。
參考圖5C，顯示了圖4中數(shù)據(jù)處理單元333中接收控制數(shù)據(jù)處理器333E的詳細(xì)框圖。如該圖所示，接收控制數(shù)據(jù)處理器333E包括一個(gè)寄存器416，一個(gè)移位寄存器421，一個(gè)邏輯電路419，一個(gè)反相器420，一個(gè)緩沖區(qū)422，一個(gè)4比特計(jì)數(shù)器423和D觸發(fā)器424。寄存器416將來(lái)自在數(shù)據(jù)分離器333D中的去多路復(fù)用器411的4比特控制數(shù)據(jù)RxDATA傳送到邏輯電路419，以響應(yīng)來(lái)自去多路復(fù)用器412的控制數(shù)據(jù)時(shí)鐘信號(hào)DATACLK。邏輯電路419對(duì)4比特來(lái)自寄存器416的控制數(shù)據(jù)進(jìn)行一個(gè)邏輯操作并輸出一比特的0或1。也就是說(shuō)當(dāng)來(lái)自寄存器416的4比特控制數(shù)據(jù)中的邏輯1的比特?cái)?shù)大于邏輯0的比特?cái)?shù)，邏輯電路419輸出邏輯值1。相反，當(dāng)來(lái)自寄存器416的4比特控制數(shù)據(jù)中的邏輯0的比特?cái)?shù)大于邏輯1的比特?cái)?shù)，邏輯電路419輸出邏輯值0。在這種方式下，邏輯電路419將來(lái)自寄存器416的并行的控制數(shù)據(jù)轉(zhuǎn)換成串行控制數(shù)據(jù)，并將得到的串行控制數(shù)據(jù)輸出到移位寄存器421。所以，邏輯電路419包括一組與門417a-417d和一個(gè)或門418。反相器420將來(lái)自在數(shù)據(jù)分離器333D中的D觸發(fā)器415的接收數(shù)據(jù)選擇信號(hào)RxDATASEL反相，并將得到的信號(hào)作用于移位寄存器421的一個(gè)時(shí)鐘端。移位寄存器421將來(lái)自邏輯電路419的串行控制數(shù)據(jù)以并行方式傳送到緩沖區(qū)422以響應(yīng)來(lái)自反相器420的反相的接收數(shù)據(jù)選擇信號(hào)。緩沖區(qū)422將來(lái)自移位寄存器421的控制數(shù)據(jù)傳送給CPU331。4比特計(jì)數(shù)器423進(jìn)行一個(gè)計(jì)數(shù)操作以響應(yīng)來(lái)自在數(shù)據(jù)分離器333D中的D觸發(fā)器415的接收數(shù)據(jù)選擇信號(hào)RxDATASEL。作為計(jì)數(shù)操作的結(jié)果，4比特計(jì)數(shù)器423產(chǎn)生一組時(shí)鐘QA-QD，這里時(shí)鐘QD被發(fā)送到D觸發(fā)器424的一個(gè)時(shí)鐘端CLK。D觸發(fā)器424在數(shù)據(jù)輸入端D接電源電壓VCC，在時(shí)鐘端CLK接收來(lái)自4比特計(jì)數(shù)器423時(shí)鐘QD和在清零端CLR接收來(lái)自CPU331的中斷應(yīng)答信號(hào)ACK2。于是D觸發(fā)器424在輸出端Q產(chǎn)生中斷信號(hào)INT2，該信號(hào)作用到CPU331。當(dāng)接收到來(lái)自D觸發(fā)器424的中斷信號(hào)INT2，CPU331讀取來(lái)自緩沖區(qū)422的控制數(shù)據(jù)。圖6B顯示了上述關(guān)于接收控制數(shù)據(jù)控制器333E的操作時(shí)序。
參考圖7，顯示了圖2所示的信道控制器330a-330d中每個(gè)同步檢測(cè)器334的詳細(xì)框圖。如該圖所示，同步檢測(cè)器334包括一個(gè)移位寄存器500，一個(gè)比較器501，一個(gè)寄存器502，一組D觸發(fā)器503和504，一個(gè)與門505。寄存器502存儲(chǔ)一個(gè)預(yù)置的5字節(jié)前同步碼并輸出存儲(chǔ)的5位前同步碼到比較器501。移位寄存器500根據(jù)來(lái)自編碼/解碼電路336的控制數(shù)據(jù)的傳送，接收一個(gè)10字節(jié)的前同步碼，移位寄存器500存儲(chǔ)接收到的10字節(jié)前同步碼以響應(yīng)來(lái)自編碼/解碼電路336的接收時(shí)鐘信號(hào)RxCLK，并將存儲(chǔ)接收到的10字節(jié)前同步碼分兩個(gè)5字節(jié)前同步碼存儲(chǔ)到比較器501。比較器501將來(lái)自移位寄存器500的5字節(jié)前同步碼和來(lái)自檢測(cè)器502的5字節(jié)前同步碼比較。當(dāng)兩者相等時(shí)，比較器501輸出一個(gè)同步檢測(cè)信號(hào)到D觸發(fā)器503和504的時(shí)鐘端CLK。D觸發(fā)器503在其時(shí)鐘端CLK接收來(lái)自比較器501的同步檢測(cè)信號(hào)，在其數(shù)據(jù)輸入端D接電源VCC，在其清零端CLR接收來(lái)自CPU331的同步起始信號(hào)/SYNCINIT。于是D觸發(fā)器503在其輸出端Q產(chǎn)生語(yǔ)音數(shù)據(jù)同步信號(hào)SYNC-B，并將其提供給在數(shù)據(jù)操作單元333中的接收語(yǔ)音數(shù)據(jù)控制器333F。與門505將來(lái)自CPU331的數(shù)據(jù)起始信號(hào)/DATAINIT和同步起始信號(hào)/SYNCINIT作與操作，將結(jié)果輸出到D觸發(fā)器504的清零端CLR。D觸發(fā)器504在其時(shí)鐘端CLK接收來(lái)自比較器501的同步檢測(cè)信號(hào)，在其數(shù)據(jù)輸入端D接電源VCC，在其清零端CLR接收來(lái)自與門505的輸出信號(hào)。于是D觸發(fā)器503在其輸出端Q產(chǎn)生控制數(shù)據(jù)同步信號(hào)SYNC-D，并將其提供給在數(shù)據(jù)處理單元333中的數(shù)據(jù)分離器333D。
與本發(fā)明相一致的有上述結(jié)構(gòu)的數(shù)字無(wú)線PBX系統(tǒng)的操作將在后面有更詳細(xì)的說(shuō)明。
首先，當(dāng)系統(tǒng)主體100以PCM數(shù)據(jù)格式通過(guò)2B+D信道發(fā)送語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)到基站控制器320時(shí)，基站控制器320中的DNIC323將2B信道的語(yǔ)音數(shù)據(jù)傳遞到ADPCM電路324a-324d(傳送速度為64K/S)，而且將D信道的控制數(shù)據(jù)傳遞到HDLC單元325。然后在基站控制器320中，每個(gè)AD-PCM電路324a-324d對(duì)來(lái)自DNIC323的8比特語(yǔ)音數(shù)據(jù)進(jìn)行一個(gè)自適應(yīng)微分脈沖碼調(diào)制操作以將其轉(zhuǎn)換為4比特語(yǔ)音數(shù)據(jù)，如圖3A所示。然后ADPCM電路324a-324d的每一個(gè)電路將4比特語(yǔ)音數(shù)據(jù)由相應(yīng)的330a-330b信道控制器到數(shù)據(jù)處理單元333。當(dāng)接收到來(lái)自相應(yīng)的ADPCM電路324a-324d中的4比特語(yǔ)音數(shù)據(jù)，數(shù)據(jù)處理單元333中的傳送語(yǔ)音數(shù)據(jù)處理器333B將接收到的4比特語(yǔ)音數(shù)據(jù)長(zhǎng)極加以擴(kuò)展，如圖3B所示。也就是說(shuō)，1位的長(zhǎng)度從488ns擴(kuò)展到15。625μs。傳送語(yǔ)音數(shù)據(jù)處理器333B將擴(kuò)展后的4比特語(yǔ)音數(shù)據(jù)傳送到編碼/解碼電路336。另一方面，HDLC單元325處理來(lái)自DNIC323的D信道的控制數(shù)據(jù)，然后將處理后的控制數(shù)據(jù)傳送到CPU321。CPU321將來(lái)自HDLC單元325的控制數(shù)據(jù)順序地存儲(chǔ)到FIFO存儲(chǔ)器322，然后將存儲(chǔ)的數(shù)據(jù)一個(gè)字節(jié)一個(gè)字節(jié)地輸出到SIO單元326a-326d。SIO單元326a-326d的每一個(gè)單元將來(lái)自CPU321的控制數(shù)據(jù)通過(guò)相應(yīng)的信道控制器330a-330d傳送到SIO單元335。然后在信道控制器330a-330d的每一個(gè)控制器中，SIO單元335將來(lái)自在基站控制器320中的相應(yīng)的SIO單元326a-326d中的控制數(shù)據(jù)傳送到CPU331。CPU331將來(lái)自SIO單元335的控制數(shù)據(jù)順序地存儲(chǔ)到FIFO存儲(chǔ)器332，然后將存儲(chǔ)的數(shù)據(jù)輸出到數(shù)據(jù)處理單元333。然后在數(shù)據(jù)處理單元333中，傳送控制數(shù)據(jù)處理器333A接收來(lái)自CPU331的控制數(shù)據(jù)。在傳送控制數(shù)據(jù)處理器333A中，緩沖區(qū)400存儲(chǔ)來(lái)自CPU331的控制數(shù)據(jù)然后將存儲(chǔ)的控制數(shù)據(jù)輸出到寄存器401。寄存器401將來(lái)自緩沖區(qū)400的控制數(shù)據(jù)以串行發(fā)式傳送給數(shù)據(jù)合成器333C。當(dāng)來(lái)自寄存器401的控制數(shù)據(jù)的傳送完成時(shí)，計(jì)數(shù)器403將中斷信號(hào)INT1輸出到CPU331，因此允許CPU331將新的控制數(shù)據(jù)傳到緩沖區(qū)400。特別地，寄存器401將來(lái)自緩沖區(qū)400的控制數(shù)據(jù)逐字節(jié)地傳送到數(shù)據(jù)合成器333C以響應(yīng)來(lái)自多路復(fù)用器402的傳送時(shí)鐘信號(hào)TxCLK。結(jié)果，寄存器401傳送4比特?cái)?shù)據(jù)，每一比特長(zhǎng)度為15.625μs，如圖3C所示。此時(shí)，寄存器401將來(lái)自控制數(shù)據(jù)的一個(gè)前同步碼傳送到數(shù)據(jù)合成器333C，如圖3D所示。也就是說(shuō)，當(dāng)接收到一個(gè)來(lái)自CPU331的8比特前同步碼，傳送控制數(shù)據(jù)處理器333A將接收到的8比特前同步碼的4比特?cái)U(kuò)展，然后將得到的如圖3D所示的4比特前同步碼輸出到數(shù)據(jù)合成器333C。然后，傳送控制數(shù)據(jù)處理器333A將余下的4比特在下一幀中以相同方式輸出到數(shù)據(jù)合成器333C。當(dāng)接收到一個(gè)來(lái)自CPU331的8比特控制數(shù)據(jù)時(shí)，傳送控制數(shù)據(jù)處理器333A將接收到的8比特控制數(shù)據(jù)的比特長(zhǎng)度擴(kuò)展，并將得到的如圖3D所示的控制數(shù)據(jù)輸出到數(shù)據(jù)合成器333C。傳送控制數(shù)據(jù)處理器333A分別以32Kb/s的傳送速度輸出前同步碼和8Kb/s的傳送速度輸出控制數(shù)據(jù)。數(shù)據(jù)合成器333C將來(lái)自傳送語(yǔ)音數(shù)據(jù)處理器333B的語(yǔ)言數(shù)據(jù)和來(lái)自傳送控制數(shù)據(jù)處理器333A的控制數(shù)據(jù)及前同步碼形成一個(gè)如圖3E所示的傳送幀，并將形成的傳送幀提供給編碼/解碼電路336。也就是說(shuō)，數(shù)據(jù)合成器333C反復(fù)地將如圖3E所示長(zhǎng)度為125μs的8比特?cái)?shù)據(jù)幀輸出到編碼/解碼電路336以響應(yīng)一個(gè)同步信號(hào)。因此，數(shù)據(jù)合成器333C將如圖3F所示的幀輸出到編碼/解碼電路336。以這種方式，語(yǔ)音數(shù)據(jù)B和前同步碼P以幀為單元交替地、反復(fù)地被傳送，然后語(yǔ)音數(shù)據(jù)B和控制數(shù)據(jù)D也以幀為單元交替地、反復(fù)地被傳送。在滿幀時(shí)，前同步碼P是5位字節(jié)，控制數(shù)據(jù)D字節(jié)數(shù)可變化，最大可達(dá)254字節(jié)。
編碼/解碼電路336將來(lái)自在數(shù)據(jù)處理單元333中的數(shù)據(jù)合成器333C幀中的數(shù)據(jù)編碼，并將得到的幀輸出到基頻調(diào)制解調(diào)器337。在CPU的控制下，基頻調(diào)制解調(diào)器337將來(lái)自編碼/解碼電路336幀中的數(shù)據(jù)用CDMAPN碼擴(kuò)展，并將得到的幀傳送到在IF處理器340中的加法器341。在IF處理器340中，加法器341將來(lái)自在信道控制器330a-330d中的基頻調(diào)制解調(diào)器337的幀中的數(shù)據(jù)求和，并將得到的幀輸出到QAM電路342。QAM電路342將來(lái)自加法器341的數(shù)據(jù)進(jìn)行正交調(diào)幅操作將其轉(zhuǎn)換為數(shù)字IF信號(hào)。然后QAM電路342將得到的數(shù)字IF信號(hào)輸出到D/A轉(zhuǎn)換器343。D/A轉(zhuǎn)換器343將來(lái)自QAM電路342數(shù)字IF信號(hào)轉(zhuǎn)換成模擬IF信號(hào)，并將得到的模擬IF信號(hào)傳送到RF單元235。RF單元235將來(lái)自D/A轉(zhuǎn)換器343的模擬IF信號(hào)在IF處理器340中轉(zhuǎn)換為RF信號(hào)。然后RF單元235將得到的RE信號(hào)通過(guò)無(wú)線頻道傳送到終端設(shè)備120。
另一方面，當(dāng)通過(guò)無(wú)線頻道接收到來(lái)自終端設(shè)備120的RF信號(hào)，RF單元235將接收到的RF信號(hào)解調(diào)轉(zhuǎn)換成模擬IF信號(hào)。然后RF單元235將得到的模擬IF傳送到在IF處理器340中的IF分配器344。IF分配器344接收來(lái)自RF單元235的模擬IF信號(hào)并將得到的模擬IF信號(hào)分配到在信道控制器330a-330d中的放大/相移電路339。然后在每個(gè)信道控制器330a-330d中，放大/相移電路339將來(lái)自IF處理器340中的IF分配器344的模擬IF信號(hào)放大，并將放大后的信號(hào)進(jìn)行0°和90°的相移。然后放大/相移電路339將得到的兩個(gè)模擬IF信號(hào)分別提供給A/D轉(zhuǎn)換器338a和338b。A/D轉(zhuǎn)換器338a和338b將來(lái)自放大/相移電路339的模擬IF信號(hào)轉(zhuǎn)換成數(shù)字IF信號(hào)，并將得到的數(shù)字IF信號(hào)分別提供給基頻調(diào)制解調(diào)器337?；l調(diào)制解調(diào)器337對(duì)來(lái)自A/D轉(zhuǎn)換器338a和338b數(shù)字IF信號(hào)進(jìn)行QPSK解調(diào)操作，由此分離得到一個(gè)幀。然后基頻調(diào)制解調(diào)器337將來(lái)自分離得到的幀的CDMAPN碼去擴(kuò)展，并將得到的幀輸出到編碼/解碼電路336。編碼/解碼電路336對(duì)來(lái)自基頻調(diào)制解調(diào)器337的幀中的數(shù)據(jù)解碼，并將得到的如圖3F所示的幀輸出到數(shù)據(jù)處理單元333和同步檢測(cè)器334。在同步檢測(cè)器334中，移位寄存器500接收一個(gè)來(lái)自編碼/解碼電路336的10字節(jié)前同步碼并將存儲(chǔ)的10字節(jié)前同步碼5字節(jié)地5字節(jié)地輸出到比較器501，該比較器501也接收來(lái)自寄存器502的5字節(jié)前同步碼。比較器501將來(lái)自移位寄存器500的5字節(jié)前同步碼同來(lái)自寄存器502的5字節(jié)前同步碼作比較。當(dāng)兩者相同時(shí)，比較器501將同步檢測(cè)信號(hào)輸出到D觸發(fā)器503和504。響應(yīng)來(lái)自比較器501的同步檢測(cè)信號(hào)，D觸發(fā)器503將語(yǔ)音數(shù)據(jù)同步信號(hào)SYNC-B輸出到在數(shù)據(jù)處理單元333中的接收語(yǔ)音數(shù)據(jù)處理器333F，而D觸發(fā)器504將控制數(shù)據(jù)同步信號(hào)SYNC-D輸出到在數(shù)據(jù)處理單元333中的數(shù)據(jù)分離器333D。當(dāng)CPU331已經(jīng)或正在接收每一幀的控制數(shù)據(jù)時(shí)，CPU331檢查其中存在的錯(cuò)誤。當(dāng)控制數(shù)據(jù)中存在錯(cuò)誤時(shí)，CPU331將同步起始信號(hào)/SYNCINIT輸出到D觸發(fā)器503。同樣地，CPU331將同步起始信號(hào)/SYNCINIT和數(shù)據(jù)起始信號(hào)/DATAINIT輸出到與門505。于是，D觸發(fā)器503和504被復(fù)位，將下一幀的前同步碼中檢測(cè)到的語(yǔ)音數(shù)據(jù)同步信號(hào)SYNC-B和控制數(shù)據(jù)同步信號(hào)SYNC-D輸出。
當(dāng)接收到來(lái)自同步檢測(cè)器334的語(yǔ)音數(shù)據(jù)同步信號(hào)SYNC-B和控制數(shù)據(jù)同步信號(hào)SYNC-D及來(lái)自編碼/解碼電路336的接收幀時(shí)，數(shù)據(jù)處理單元333處理接收到的幀中的數(shù)據(jù)。在數(shù)據(jù)處理單元333中，數(shù)據(jù)分離器333D將來(lái)自編碼/解碼電路336的每一個(gè)接收幀分解為語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)。然后數(shù)據(jù)分離器333D將分離后的語(yǔ)音數(shù)據(jù)輸出到接收語(yǔ)音數(shù)據(jù)處理器333F，將分離后的控制數(shù)據(jù)輸出到接收控制數(shù)據(jù)處理器333E。接收語(yǔ)音數(shù)據(jù)處理器333F處理來(lái)自數(shù)據(jù)分離器333D的語(yǔ)音數(shù)據(jù)以恢復(fù)它，如圖3G所示。然后接收語(yǔ)音數(shù)據(jù)處理器333F將恢復(fù)的語(yǔ)音數(shù)據(jù)傳送到基站控制器320中的ADPCM電路324a-324d中對(duì)應(yīng)的一個(gè)電路。接收控制數(shù)據(jù)處理器333E將來(lái)自數(shù)據(jù)分離器333D的控制數(shù)據(jù)轉(zhuǎn)換為8比特控制數(shù)據(jù)并將得到的8比特控制數(shù)據(jù)提供給CPU331。更詳細(xì)地，數(shù)據(jù)分離器333D中，去多路復(fù)用器411將來(lái)自編碼/解碼電路336的接收幀分解成語(yǔ)音數(shù)據(jù)RxVOICE和控制數(shù)據(jù)RxDATA。然后信號(hào)分離器411分別將語(yǔ)音數(shù)據(jù)RxVOICE和控制數(shù)據(jù)RxDATA輸出到接收語(yǔ)音數(shù)據(jù)處理器333F和接收控制數(shù)據(jù)處理器333E。在接收控制數(shù)據(jù)處理器333E中，寄存器416將來(lái)自在數(shù)據(jù)分離器333D中的信號(hào)分離器411的控制數(shù)據(jù)RxDATA傳送給邏輯電路419。邏輯電路419對(duì)來(lái)自寄存器416的控制數(shù)據(jù)進(jìn)行一個(gè)邏輯操作并輸出1比特邏輯值0或1。也就是說(shuō)當(dāng)來(lái)自寄存器416的4比特控制數(shù)據(jù)中的邏輯1的比特?cái)?shù)大于邏輯0的比特?cái)?shù)時(shí)，邏輯電路419輸出邏輯值1。相反，邏輯電路419輸出邏輯值0。在這種方式下，邏輯電路419將來(lái)自寄存器416的并行的控制數(shù)據(jù)轉(zhuǎn)換成串行控制數(shù)據(jù)，并將得到的串行控制數(shù)據(jù)送給移位寄存器421。結(jié)果，8比特控制數(shù)據(jù)被移位寄存器421和緩沖區(qū)422傳送到CPU331。CPU331接收來(lái)自緩沖區(qū)422的控制數(shù)據(jù)以響應(yīng)來(lái)自D觸發(fā)器424的中斷信號(hào)INT2。
CPU331順序地將來(lái)自數(shù)據(jù)處理器333的控制數(shù)據(jù)存儲(chǔ)到FIFO存儲(chǔ)器332，然后將存儲(chǔ)的控制數(shù)據(jù)通過(guò)SIO單元335輸出到基站控制器320中的SIO單元326a-326d中對(duì)應(yīng)的一個(gè)單元。CPU321順序地將來(lái)自SIO單元326a-326d的控制數(shù)據(jù)存儲(chǔ)到FIFO存儲(chǔ)器332，然后將存儲(chǔ)的控制數(shù)據(jù)輸出到HDLC單元325。HDLC單元325處理來(lái)自CPU321的控制數(shù)據(jù)并將處理后的控制數(shù)據(jù)輸出到DNIC323。另一方面，ADPCM電路324a-324d中的每一個(gè)電路對(duì)來(lái)自在相應(yīng)信道控制器330a-330d中的數(shù)據(jù)處理器333的語(yǔ)音數(shù)據(jù)進(jìn)行一個(gè)自適應(yīng)微分脈沖碼解調(diào)操作，并將得到的語(yǔ)音數(shù)據(jù)輸出到DNIC323。于是，DNIC323將來(lái)自ADPCM電路324a-324d的語(yǔ)音數(shù)據(jù)和來(lái)自HDLC單元325的控制數(shù)據(jù)通過(guò)2B+D信道傳送到系統(tǒng)主體100。
從以上描述清楚可見(jiàn)，根據(jù)本專利，語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)被形成一個(gè)幀以便它們能在基站和終端設(shè)備之間同時(shí)被傳送和接收。因此，當(dāng)象handover這樣的控制數(shù)據(jù)產(chǎn)生以改變電話通話中的通話區(qū)時(shí)，它能與語(yǔ)音數(shù)據(jù)同時(shí)被傳送和接收以避免通話的中斷。同樣，RF單元不需要檢查被傳送和接收的是語(yǔ)音數(shù)據(jù)還是控制數(shù)據(jù)。因此，通過(guò)無(wú)線頻道的傳送和接收可以快速進(jìn)行，而且被傳送和接收的控制數(shù)據(jù)有4比特內(nèi)容是相同的。所以，盡管由于無(wú)線頻道的錯(cuò)誤控制數(shù)據(jù)的任一比特都易被損壞，但是控制數(shù)據(jù)也能夠被正確地恢復(fù)，因此提高了數(shù)據(jù)傳送和接收的可靠性。而且，語(yǔ)音數(shù)據(jù)的同步化和控制數(shù)據(jù)的同步化是被分別監(jiān)控的，使同步的保持和恢復(fù)變得容易。這些有助于提高通訊的效率。
雖然本發(fā)明的最優(yōu)實(shí)施方案的提出是為了便于說(shuō)明，但是只要不偏離在權(quán)利要求聲明中所公開的本發(fā)明的范圍和精神，技術(shù)上成熟部分的修改、增加和替代也是可能的。
權(quán)利要求
1.一個(gè)數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)，包括一個(gè)以脈沖碼調(diào)制數(shù)據(jù)格式發(fā)送和接收語(yǔ)音數(shù)據(jù)及控制數(shù)據(jù)的系統(tǒng)主體；一個(gè)通過(guò)無(wú)線頻道發(fā)送和接收射頻信號(hào)的終端設(shè)備及一個(gè)基站，該基站可用于把來(lái)自上述系統(tǒng)主體的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)轉(zhuǎn)化成射頻信號(hào)，通過(guò)上述無(wú)線頻道把所得的射頻信號(hào)發(fā)送給上述終端設(shè)備，通過(guò)上述無(wú)線頻道接收來(lái)自上述終端的射頻信號(hào)，從接收到的射頻信號(hào)中分離出語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)及發(fā)送被分離出的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)到上述的系統(tǒng)主體，上述的基站包括射頻發(fā)送/接收設(shè)備，可把模擬中頻信號(hào)調(diào)制轉(zhuǎn)化成射頻信號(hào)，把得到的射頻信號(hào)通過(guò)上述的無(wú)線頻率發(fā)送給上述的終端設(shè)備，通過(guò)上述的無(wú)線頻道接收來(lái)自上述終端設(shè)備的射頻信號(hào)，把接收到的射頻信號(hào)解調(diào)成模擬中頻信號(hào)并傳送得到的模擬中頻信號(hào)；中頻處理設(shè)備，可把一組有語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)的首幀轉(zhuǎn)化成模擬中頻信號(hào)，把得到的模擬中頻信號(hào)傳送給上述的射頻發(fā)送/接收設(shè)備并分配來(lái)自上述的射頻發(fā)送/接收設(shè)備的模擬中頻信號(hào)；基站控制設(shè)備，用于發(fā)送和接收來(lái)自或到上述系統(tǒng)主體的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)；一組信道控制設(shè)備，每一個(gè)上述信道控制設(shè)備可把來(lái)自上述基站控制設(shè)備的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)形成首幀，發(fā)送形成的首幀到上述中頻處理設(shè)備，從模擬中頻信號(hào)中分離出另一個(gè)幀，該模擬中頻信號(hào)來(lái)自上述的中頻處理設(shè)備，把分離得到的另一個(gè)幀分解成語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)，把分解的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)發(fā)送給上述基站控制設(shè)備。
2.根據(jù)權(quán)利要求1所述的數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)，上述的基站控制設(shè)備包括一個(gè)數(shù)字網(wǎng)絡(luò)接口電路，用于接收來(lái)自系統(tǒng)主體的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)，分別輸出接收到的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)并同時(shí)發(fā)送來(lái)自基站控制設(shè)備的語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)給系統(tǒng)主體；一個(gè)CPU，用于順序地把來(lái)自上述數(shù)字網(wǎng)絡(luò)接口電路的控制數(shù)據(jù)存儲(chǔ)到一個(gè)先進(jìn)先出存儲(chǔ)器，然后輸出存儲(chǔ)的控制數(shù)據(jù)；一個(gè)高級(jí)數(shù)據(jù)鏈路控制單元，可用于處理來(lái)自上述數(shù)字網(wǎng)絡(luò)接口電路的控制數(shù)據(jù)，輸出被處理的控制數(shù)據(jù)到上述的CPU，處理來(lái)自上述CPU的控制數(shù)據(jù)及輸出被處理的控制數(shù)據(jù)到上述的數(shù)字網(wǎng)絡(luò)接口電路；一組自適應(yīng)微分脈沖碼調(diào)制電路，每一個(gè)自適應(yīng)微分脈沖碼調(diào)制電路可對(duì)來(lái)自上述的數(shù)字網(wǎng)絡(luò)接口電路的語(yǔ)音數(shù)據(jù)進(jìn)行一個(gè)自適應(yīng)微分脈沖碼調(diào)制操作，發(fā)送該語(yǔ)音數(shù)據(jù)到相應(yīng)的上述信道控制設(shè)備中的一個(gè)，對(duì)來(lái)自上述對(duì)應(yīng)信道控制設(shè)備的語(yǔ)音數(shù)據(jù)進(jìn)行一個(gè)自適應(yīng)微分脈沖碼解調(diào)操作，輸出得到的語(yǔ)音數(shù)據(jù)到上述的數(shù)字網(wǎng)絡(luò)接口電路；一組串行的輸入/輸出單元，每一個(gè)上述的串行輸入/輸出單元可用于把來(lái)自上述CPU的控制數(shù)據(jù)發(fā)送到對(duì)應(yīng)的信道控制設(shè)備，把來(lái)自對(duì)應(yīng)的信道控制設(shè)備的控制數(shù)據(jù)發(fā)送到CPU；一個(gè)時(shí)鐘發(fā)生器，用于產(chǎn)生一個(gè)時(shí)鐘信號(hào)，為上述CPU、上述的自適應(yīng)微分脈沖碼調(diào)制電路、上述的串行的輸入/輸出單元、上述的信道控制設(shè)備和上述的中頻處理設(shè)備提供產(chǎn)生的時(shí)鐘信號(hào)。
3.根據(jù)權(quán)利要求1所述的數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)，每一個(gè)上述的信道控制設(shè)備包括一個(gè)CPU，用于順序地把來(lái)自上述基站控制設(shè)備的控制數(shù)據(jù)存儲(chǔ)到一個(gè)先進(jìn)先出存儲(chǔ)器，然后輸出存儲(chǔ)的控制數(shù)據(jù)，并控制一個(gè)同步信號(hào)檢測(cè)操作；一個(gè)串行的輸入/輸出單元，可用于把來(lái)自上述CPU的控制數(shù)據(jù)發(fā)送到基站控制設(shè)備，把來(lái)自基站控制設(shè)備的控制數(shù)據(jù)發(fā)送到CPU；一個(gè)數(shù)據(jù)處理單元，可把來(lái)自上述基站控制設(shè)備的語(yǔ)音數(shù)據(jù)和來(lái)自上述CPU的控制數(shù)據(jù)形成首幀，分離得到的第二幀分解成語(yǔ)音數(shù)據(jù)和控制數(shù)據(jù)，把分解得到的語(yǔ)音數(shù)據(jù)發(fā)送給上述基站控制設(shè)備，分解得到的控制數(shù)據(jù)發(fā)送給上述的CPU；一個(gè)同步檢測(cè)器，用于檢測(cè)來(lái)自第二幀的第一和第二同步信號(hào)，把檢測(cè)的第一和第二同步信號(hào)輸出到上述的數(shù)據(jù)處理單元，在上述的CPU控制下重置同步信號(hào)檢測(cè)操作；一個(gè)編碼/解碼電路，用于對(duì)來(lái)自數(shù)據(jù)處理單元用于錯(cuò)誤校正的第一幀中的數(shù)據(jù)編碼，輸出得到的第一幀，對(duì)第二幀中的數(shù)據(jù)解碼，把得到的第二幀輸出到上述的同步檢測(cè)器和上述的數(shù)據(jù)處理單元；一個(gè)基頻調(diào)制解調(diào)器，用于用碼分多址偽噪聲碼擴(kuò)展來(lái)自上述編碼/解碼電路幀中的數(shù)據(jù)，把得到的第一幀發(fā)送給上述的中頻處理設(shè)備，對(duì)數(shù)字中頻信號(hào)進(jìn)行一個(gè)正交相移鍵控解調(diào)操作以分離第二幀，去擴(kuò)展被分離的第二幀的碼分多址偽噪聲碼，把得到的第二幀輸出到上述的編碼/解碼電路；一個(gè)放大/相移電路，用于放大來(lái)自中頻處理設(shè)備的模擬中頻信號(hào)，將放大信號(hào)移相角度1和角度2；一組模擬/數(shù)字轉(zhuǎn)換器，用于將來(lái)自上述放大/相移電路的相移的模擬中頻信號(hào)轉(zhuǎn)換為數(shù)字中頻信號(hào)，把得到的數(shù)字中頻信號(hào)提供給上述的基頻調(diào)制解調(diào)器。
4.根據(jù)權(quán)利要求3所述的數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)，上述的數(shù)據(jù)處理單元包括一個(gè)傳送語(yǔ)音數(shù)據(jù)處理器，用于接收來(lái)自上述基站控制設(shè)備的語(yǔ)音數(shù)據(jù)和擴(kuò)展接收到的語(yǔ)音數(shù)據(jù)的比較長(zhǎng)度；一個(gè)傳送控制數(shù)據(jù)處理器，用于把第一個(gè)中斷信號(hào)輸出到上述的CPU，處理來(lái)自上述CPU的控制數(shù)據(jù)以響應(yīng)來(lái)自上述CPU的一個(gè)傳送前同步碼信號(hào)和第一中斷應(yīng)答信號(hào)以改變數(shù)據(jù)的比特?cái)?shù)；一個(gè)數(shù)據(jù)合成器，用于將來(lái)自上述傳送語(yǔ)音數(shù)據(jù)處理器的語(yǔ)音數(shù)據(jù)和來(lái)自上述傳送控制數(shù)據(jù)處理器的控制數(shù)據(jù)變成首幀，并將形成的首幀提供給上述的編碼/解碼電路；一個(gè)數(shù)據(jù)分離器，用于接收來(lái)自上述同步檢測(cè)器的第二同步信號(hào)及來(lái)自上述編碼/解碼電路的第二幀和一個(gè)接收時(shí)鐘信號(hào)，將接收到的第二幀分離成控制數(shù)據(jù)和語(yǔ)音數(shù)據(jù)，并產(chǎn)生一個(gè)接收數(shù)據(jù)選擇信號(hào)、一個(gè)控制時(shí)鐘信號(hào)和一個(gè)語(yǔ)音數(shù)據(jù)時(shí)鐘信號(hào)；一個(gè)接收語(yǔ)音數(shù)據(jù)處理器，用于處理來(lái)自上述數(shù)據(jù)分離器的語(yǔ)音數(shù)據(jù)以響應(yīng)來(lái)自上述數(shù)據(jù)分離器的語(yǔ)音數(shù)據(jù)時(shí)鐘信號(hào)和來(lái)自上述同步檢測(cè)器的第一同步信號(hào)以改變數(shù)據(jù)比特?cái)?shù)，并將得到的語(yǔ)音數(shù)據(jù)發(fā)送給上述基站控制設(shè)備；一個(gè)接收控制數(shù)據(jù)處理器，用于接收來(lái)自上述數(shù)據(jù)分離器的控制數(shù)據(jù)、控制數(shù)據(jù)時(shí)鐘信號(hào)和接收數(shù)據(jù)選擇信號(hào)及來(lái)自上述CPU的第二中斷應(yīng)答信號(hào)，將第二中斷信號(hào)輸出給上述的CPU，以改變接收到的數(shù)據(jù)的比特?cái)?shù)，并將得到的控制數(shù)據(jù)提供給上述的CPU。
5.根據(jù)權(quán)利要求3或權(quán)利要求4所述的數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)，上述的傳送控制數(shù)據(jù)控制器包括一個(gè)緩沖區(qū)，用于存儲(chǔ)來(lái)自上述CPU的控制數(shù)據(jù)；一個(gè)寄存器，用于并行方式存儲(chǔ)來(lái)自上述緩沖區(qū)的控制數(shù)據(jù)以響應(yīng)一個(gè)來(lái)自上述CPU的寫控制信號(hào)，將存儲(chǔ)的控制數(shù)據(jù)以串行方式輸出到上述的編碼/解碼電路以響應(yīng)一個(gè)傳送時(shí)鐘信號(hào)；一個(gè)與門，用于將一個(gè)傳送數(shù)據(jù)選擇信號(hào)和一個(gè)傳送前同步碼選擇信號(hào)作與操作；一個(gè)計(jì)數(shù)器，用于進(jìn)行一個(gè)計(jì)數(shù)操作以響應(yīng)來(lái)自上述CPU的第一中斷應(yīng)答信號(hào)和傳送時(shí)鐘信號(hào)以將第一中斷信號(hào)在所需的時(shí)間輸出到上述CPU；一個(gè)多路復(fù)用器，用于從傳送時(shí)間選擇信號(hào)和一個(gè)來(lái)自上述與門的輸出信號(hào)兩者中選擇一個(gè)以響應(yīng)傳送前同步碼信號(hào)，并將選擇到的信號(hào)作為傳送時(shí)鐘信號(hào)提供給上述的寄存器和上述的計(jì)數(shù)器。
6.根據(jù)權(quán)利要求3或權(quán)利要求4所述的數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)，上述的數(shù)據(jù)分離器包括一個(gè)計(jì)數(shù)器，用于進(jìn)行一個(gè)計(jì)數(shù)操作以響應(yīng)來(lái)自上述編碼/解碼電路接收時(shí)鐘信號(hào)，以產(chǎn)生一組時(shí)鐘；一個(gè)反相器，用于將來(lái)自上述編碼/解碼電路的接收時(shí)鐘信號(hào)反相；一個(gè)D觸發(fā)器，用于產(chǎn)生接收數(shù)據(jù)選擇信號(hào)以響應(yīng)來(lái)自上述同步檢測(cè)器的第二同步信號(hào)，一個(gè)來(lái)自上述計(jì)數(shù)器的所需時(shí)鐘和來(lái)自上述反相器的已反相的接收時(shí)鐘信號(hào)第一去多路復(fù)用器，用于將來(lái)自上述編碼/解碼電路的第二幀分解成控制數(shù)據(jù)和語(yǔ)音數(shù)據(jù)以響應(yīng)來(lái)自上述D觸發(fā)器的接收數(shù)據(jù)選擇信號(hào)；第二去多路復(fù)用器，用于將來(lái)自上述編碼/解碼電路的接收時(shí)鐘信號(hào)分解成語(yǔ)音數(shù)據(jù)時(shí)鐘信號(hào)和控制數(shù)據(jù)時(shí)鐘信號(hào)以響應(yīng)來(lái)自上述D觸發(fā)器的接收數(shù)據(jù)選擇信號(hào)。
7.根據(jù)權(quán)利要求3或權(quán)利要求4所述的數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)，上述的控制數(shù)據(jù)處理器包括一個(gè)寄存器，用于傳送來(lái)自上述數(shù)據(jù)分離器的控制數(shù)據(jù)以響應(yīng)來(lái)自上述數(shù)據(jù)分離器的控制數(shù)據(jù)時(shí)鐘信號(hào)；一個(gè)邏輯電路，包括一組與門和一個(gè)或門，上述邏輯電路可對(duì)來(lái)自上述寄存器的控制數(shù)據(jù)進(jìn)行一個(gè)邏輯操作；一個(gè)反相器，用于將來(lái)自上述數(shù)據(jù)分離器的接收數(shù)據(jù)選擇信號(hào)反相；一個(gè)移位寄存器，用于以串行方式接收來(lái)自上述邏輯電路的控制數(shù)據(jù)和以并行方式輸出接收到的控制數(shù)據(jù)，以響應(yīng)來(lái)自上述反相器的反相的接收數(shù)據(jù)選擇信號(hào)；一個(gè)緩沖區(qū)，用于將來(lái)自上述移位寄存器的控制數(shù)據(jù)提供給上述的CPU；一個(gè)計(jì)數(shù)器，用于進(jìn)行一個(gè)計(jì)數(shù)操作以響應(yīng)來(lái)自上述數(shù)據(jù)分離器接收數(shù)據(jù)選擇信號(hào)信號(hào)以產(chǎn)生一組時(shí)鐘；一個(gè)D觸發(fā)器，用于產(chǎn)生第二中斷信號(hào)以響應(yīng)來(lái)自上述CPU的第二中斷應(yīng)答信號(hào)和一個(gè)來(lái)自上述計(jì)數(shù)器的所需時(shí)鐘和來(lái)自上述非門的已求反的接收時(shí)鐘信號(hào)，將產(chǎn)生的第二中斷信號(hào)輸出給上述的CPU。
8.根據(jù)權(quán)利要求7所述的數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)，當(dāng)來(lái)自上述寄存器的控制數(shù)據(jù)中的邏輯1的比特?cái)?shù)大于邏輯0的比特?cái)?shù)時(shí)上述邏輯電路輸出邏輯值1，反之，上述邏輯電路輸出邏輯值0。
9.根據(jù)權(quán)利要求3所述的數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)，上述的同步檢測(cè)器包括一個(gè)寄存器，用于存儲(chǔ)一個(gè)預(yù)置的前同步碼；一個(gè)移位寄存器，用于接收來(lái)自一個(gè)被作用到來(lái)自上述編碼/解碼電路的控制數(shù)據(jù)的傳送的前同步碼并存儲(chǔ)接收到的前同步碼，以響應(yīng)來(lái)自上述編碼/解碼電路的接收時(shí)鐘信號(hào)；第一D觸發(fā)器，用于在時(shí)鐘端接收一個(gè)同步檢測(cè)信號(hào)，在數(shù)據(jù)輸入端接電源和在清零端接收的來(lái)自CPU的同步起始信號(hào)，并將第一同步信號(hào)輸出到上述的數(shù)據(jù)處理單元；第二D觸發(fā)器，用于在時(shí)鐘端接收一個(gè)同步檢測(cè)信號(hào)。在數(shù)據(jù)輸入端接電源，并將第二同步信號(hào)輸出到上述的數(shù)據(jù)處理單元；一個(gè)比較器，用于將來(lái)自上述移位寄存器的前同步碼與來(lái)自上述寄存器的前同步碼比較，并在它們相等時(shí)將同步檢測(cè)信號(hào)輸出到上述第一、第二觸發(fā)器的時(shí)鐘端；一個(gè)與門，用于將一個(gè)來(lái)自上述CPU的數(shù)據(jù)起始信號(hào)和一個(gè)同步起始信號(hào)作與操作，并將與操作后的結(jié)果輸出到上述第二觸發(fā)器的清零端。
10.根據(jù)權(quán)利要求1所述的數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)。上述的中頻處理設(shè)備包括一個(gè)加法器，用于將來(lái)自信道控制設(shè)備的首幀中的數(shù)據(jù)求和；一個(gè)正交調(diào)幅電路，用于對(duì)來(lái)自上述加法器的傳送幀進(jìn)行正交調(diào)幅操作，以產(chǎn)生一個(gè)數(shù)字中頻信號(hào)；一個(gè)數(shù)字/模擬轉(zhuǎn)換器，用于將來(lái)自上述正交調(diào)幅電路的數(shù)字中頻信號(hào)轉(zhuǎn)換成模擬中頻信號(hào)，并將得到的模擬中頻信號(hào)發(fā)送到上述射頻傳送/接收設(shè)備；一個(gè)中頻分配器，用于接收來(lái)自上述射頻傳送/接收設(shè)備的模擬中頻信號(hào)，并將接收到的模擬中頻信號(hào)分配給上述信道控制設(shè)備中對(duì)應(yīng)的一個(gè)。
11.根據(jù)權(quán)利要求3所述的數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)，語(yǔ)音數(shù)據(jù)和前同步碼以幀為單元交替地反復(fù)地被傳送，然后控制數(shù)據(jù)和語(yǔ)音數(shù)據(jù)也以幀為單元交替地反復(fù)地被傳送。
全文摘要
一個(gè)數(shù)字無(wú)線個(gè)人分支交換系統(tǒng)，包括一個(gè)系統(tǒng)主體，一個(gè)終端設(shè)備和一個(gè)基站控制器，基站包括一個(gè)RF單元，一個(gè)IF處理器，一個(gè)基站控制器，以及一組信道控制器。
文檔編號(hào)H04W84/16GK1138809SQ9512118
公開日1996年12月25日 申請(qǐng)日期1995年12月29日 優(yōu)先權(quán)日1994年12月30日
發(fā)明者崔相準(zhǔn), 崔成泰 申請(qǐng)人:Lg情報(bào)通信株式會(huì)社