本實(shí)用新型涉及地球物理勘探的地震數(shù)據(jù)傳輸領(lǐng)域，尤其涉及測井電纜高速數(shù)據(jù)傳輸領(lǐng)域。

背景技術(shù)：

七芯鎧裝測井電纜是目前測井裝置中最常用的數(shù)據(jù)傳輸通道，一般長達(dá)數(shù)千米甚至上萬米，隨著測井電纜長度的增加，電纜的信道特性急劇惡化，在相同長度的傳輸電纜中，信道的衰減和相移隨著頻率的增加而急劇增加。對(duì)于7km長的測井電纜，當(dāng)信號(hào)的頻率高于250kHz時(shí)，信號(hào)會(huì)發(fā)生嚴(yán)重畸變，在接收端將無法解調(diào)。因此，需要采用均衡裝置根據(jù)信道特性調(diào)整數(shù)據(jù)，實(shí)現(xiàn)有限信道帶寬下的高速數(shù)據(jù)傳輸。

相較于曼徹斯特編碼技術(shù)、PCM編碼技術(shù)以及AMI曼徹斯特編碼技術(shù)，正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing，OFDM)技術(shù)雖然可以在有限的帶寬內(nèi)實(shí)現(xiàn)更高速率數(shù)據(jù)傳輸，但是由于長距離電纜傳輸過程中電纜相當(dāng)于低通濾波裝置，對(duì)高頻部分信號(hào)的衰減較大，同時(shí)數(shù)據(jù)的相位發(fā)生較大偏轉(zhuǎn)，致使接收端的數(shù)據(jù)畸變嚴(yán)重，高頻部分信噪比很小，因而限制了傳輸速率的提高。

CN203492047U授權(quán)了《一種用于正交頻分復(fù)用信道估計(jì)的接收機(jī)》，在數(shù)據(jù)的接收端含有均衡器，對(duì)接收信號(hào)的相位進(jìn)行調(diào)整，可減少信道估計(jì)過程中由于相位差過大造成的內(nèi)插值幅度的失真。CN205039844U授權(quán)了《一種OFDM接收器》，其接收機(jī)部分的信道壓縮模塊可根據(jù)塊浮點(diǎn)運(yùn)算將快速傅里葉變換模塊輸出的頻率響應(yīng)進(jìn)行調(diào)整，使其平坦化,并輸出至所述星座解映射模塊。

以上專利對(duì)信道的補(bǔ)償糾正均停留在接收機(jī)部分，雖然對(duì)信道的補(bǔ)償有一定效果，但是經(jīng)過長電纜傳輸后的高頻數(shù)據(jù)仍然很難恢復(fù)，因此本專利提出，在發(fā)射機(jī)部分加入信道均衡模塊，最大限度的抵消信道衰減，通過提高單位時(shí)間內(nèi)傳輸?shù)挠行?shù)據(jù)量來提升傳輸速率。

技術(shù)實(shí)現(xiàn)要素：
：

本實(shí)用新型的目的就在于針對(duì)上述現(xiàn)有地震數(shù)據(jù)傳輸裝置存在的問題，提出的一種能夠?qū)崿F(xiàn)高速數(shù)據(jù)傳輸?shù)拈L距離數(shù)據(jù)傳輸裝置，以減少信道特性對(duì)信號(hào)的影響，在減小誤碼率的同時(shí)提升傳輸速率，通過預(yù)均衡器對(duì)待發(fā)送數(shù)據(jù)幅值和相位進(jìn)行調(diào)整的基于信道預(yù)均衡技術(shù)的測井電纜傳輸裝置。

本實(shí)用新型的目的是通過以下技術(shù)方案實(shí)現(xiàn)的：

基于信道預(yù)均衡的測井電纜傳輸裝置，是由訓(xùn)練序列發(fā)生器1經(jīng)DA轉(zhuǎn)換器I4和預(yù)均衡器3與OFDM調(diào)制器2連接，預(yù)均衡器3經(jīng)AD轉(zhuǎn)換器10、DA轉(zhuǎn)換器Ⅱ9、信道系數(shù)發(fā)射器8和信道檢測模塊6與OFDM解調(diào)器7連接構(gòu)成。

訓(xùn)練序列發(fā)生器1是由序列發(fā)生器模塊使能分別連接計(jì)數(shù)器a和存儲(chǔ)器，存儲(chǔ)器經(jīng)計(jì)數(shù)器b連接輸出標(biāo)號(hào)，存儲(chǔ)器分別連接序列輸出和使能輸出，時(shí)鐘輸入分別連接計(jì)數(shù)器a、存儲(chǔ)器和計(jì)數(shù)器b構(gòu)成。

信道檢測模塊6是由信道檢測使能煩惱別連接計(jì)數(shù)器c、信道估計(jì)模塊、存儲(chǔ)器和信道系數(shù)發(fā)射器，計(jì)數(shù)器經(jīng)訓(xùn)練序列和信道估計(jì)模塊與信道系數(shù)發(fā)射器連接，時(shí)鐘分別連接計(jì)數(shù)器c、信道估計(jì)模塊和信道系數(shù)發(fā)射器構(gòu)成。

預(yù)均衡器3是由發(fā)射端使能分別連接存儲(chǔ)器、編碼調(diào)制和信號(hào)預(yù)均衡，編碼調(diào)制經(jīng)信號(hào)預(yù)均衡和DA轉(zhuǎn)換與數(shù)據(jù)輸出連接，信道參數(shù)經(jīng)存儲(chǔ)器與信號(hào)預(yù)均衡連接，時(shí)鐘分別連接存儲(chǔ)器、編碼調(diào)制、和信號(hào)預(yù)均衡構(gòu)成。

有益效果：本實(shí)用新新是針對(duì)測井電纜信道的頻率特性，在發(fā)送端引入一個(gè)預(yù)均衡器，調(diào)整發(fā)射端的數(shù)據(jù)的相位及幅值，提高接收端的信噪比的同時(shí)減小誤碼率。有效的解決了長電纜傳輸裝置中高頻衰減嚴(yán)重、傳輸速率有限、帶載能力不足等問題。7000米長的電纜傳輸速率可達(dá)2.5Mbps，誤碼率低至5E-9。

附圖說明：

圖1為基于信道預(yù)均衡的測井電纜傳輸裝置結(jié)構(gòu)框圖；

圖2為附圖1中訓(xùn)練序列發(fā)生器結(jié)構(gòu)框圖①；

圖3為附圖1中信道檢測模塊⑥結(jié)構(gòu)框圖；

圖4為附圖1中預(yù)均衡器③結(jié)構(gòu)框圖。

具體實(shí)施方式：

下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步詳細(xì)的說明：

基于信道預(yù)均衡的測井電纜傳輸裝置，是由訓(xùn)練序列發(fā)生器1經(jīng)DA轉(zhuǎn)換器I4和預(yù)均衡器3與OFDM調(diào)制器2連接，預(yù)均衡器3經(jīng)AD轉(zhuǎn)換器10、DA轉(zhuǎn)換器Ⅱ9、信道系數(shù)發(fā)射器8和信道檢測模塊6與OFDM解調(diào)器7連接構(gòu)成。

訓(xùn)練序列發(fā)生器1是由序列發(fā)生器模塊使能分別連接計(jì)數(shù)器a和存儲(chǔ)器，存儲(chǔ)器經(jīng)計(jì)數(shù)器b連接輸出標(biāo)號(hào)，存儲(chǔ)器分別連接序列輸出和使能輸出，時(shí)鐘輸入分別連接計(jì)數(shù)器a、存儲(chǔ)器和計(jì)數(shù)器b構(gòu)成。

信道檢測模塊6是由信道檢測使能煩惱別連接計(jì)數(shù)器c、信道估計(jì)模塊、存儲(chǔ)器和信道系數(shù)發(fā)射器，計(jì)數(shù)器經(jīng)訓(xùn)練序列和信道估計(jì)模塊與信道系數(shù)發(fā)射器連接，時(shí)鐘分別連接計(jì)數(shù)器c、信道估計(jì)模塊和信道系數(shù)發(fā)射器構(gòu)成。

預(yù)均衡器3是由發(fā)射端使能分別連接存儲(chǔ)器、編碼調(diào)制和信號(hào)預(yù)均衡，編碼調(diào)制經(jīng)信號(hào)預(yù)均衡和DA轉(zhuǎn)換與數(shù)據(jù)輸出連接，信道參數(shù)經(jīng)存儲(chǔ)器與信號(hào)預(yù)均衡連接，時(shí)鐘分別連接存儲(chǔ)器、編碼調(diào)制、和信號(hào)預(yù)均衡構(gòu)成。

本裝置硬件采用Xilinx公司生產(chǎn)的xc6slx25型號(hào)的FPGA芯片，調(diào)制基礎(chǔ)技術(shù)采用正交頻分復(fù)用技術(shù)(OFDM)，OFDM技術(shù)將信道分成若干正交子信道，將高速數(shù)據(jù)信號(hào)轉(zhuǎn)換成并行的低速子數(shù)據(jù)流，調(diào)制到在每個(gè)子信道上進(jìn)行傳輸。具體的信道參數(shù)估計(jì)實(shí)現(xiàn)方式如下:

(1)、訓(xùn)練序列生成器。訓(xùn)練序列的數(shù)據(jù)均為協(xié)議規(guī)定的已知數(shù)據(jù)，其長度等于OFDM長度，當(dāng)OFDM數(shù)據(jù)長度為64時(shí)，訓(xùn)練序列長度也為64。訓(xùn)練序列生成器如圖2所示，包含計(jì)數(shù)器、存儲(chǔ)模塊、使能模塊和時(shí)鐘模塊。訓(xùn)練序列預(yù)先存入存儲(chǔ)模塊，使能信號(hào)到來后模為64的計(jì)數(shù)器a開始計(jì)數(shù)，同時(shí)訓(xùn)練序列開始輸出，訓(xùn)練序列連續(xù)輸出兩次，每輸出一組訓(xùn)練序列，計(jì)數(shù)器②計(jì)數(shù)加1，同時(shí)計(jì)數(shù)器①技術(shù)清零，重新計(jì)數(shù)。計(jì)數(shù)器b計(jì)數(shù)到2后，訓(xùn)練序列生成完成。

(2)、將訓(xùn)練序列送入DA器，將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，通過電纜傳輸至接收端，訓(xùn)練序列在數(shù)據(jù)之前送至接收端。

(3)、在接收端，首先進(jìn)入AD轉(zhuǎn)換，將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，送入FPGA內(nèi)的信道檢測模塊。信道檢測模塊結(jié)構(gòu)圖如圖3所示，包含信號(hào)分離模塊、能量計(jì)算模塊和信道估計(jì)等模塊。信號(hào)分離模塊負(fù)責(zé)將訓(xùn)練序列和數(shù)據(jù)分開，通過計(jì)數(shù)器c實(shí)現(xiàn)，通過和數(shù)據(jù)同步的使能信號(hào)初始計(jì)數(shù)器c，當(dāng)計(jì)數(shù)器c數(shù)值為0、1時(shí)，輸入信號(hào)為訓(xùn)練序列，送入信道估計(jì)模塊。

(4)、信道估計(jì)模塊。訓(xùn)練序列連續(xù)重復(fù)發(fā)送兩次，因此，可以取兩者平均以改進(jìn)信道估計(jì)的質(zhì)量，因?yàn)閮蓚€(gè)獨(dú)立噪聲之和除2后，其變化量相當(dāng)于單個(gè)噪聲變化量的一半?；谟?xùn)練序列的信道估計(jì)方式如下：

R_RLTS＝(R_0LTS+R_1LTS)/2 (1)

其中R_0LTS和R_1LTS為接收到的第一個(gè)和第二個(gè)訓(xùn)練序列；L_LTS為標(biāo)準(zhǔn)訓(xùn)練序列，存儲(chǔ)在存儲(chǔ)器中。R_LTS為兩個(gè)訓(xùn)練序列的平均值；為信道頻率響應(yīng)估計(jì)矩陣。通過信道系數(shù)發(fā)射器，將信道參數(shù)矩陣反饋給發(fā)射端的預(yù)均衡器。

(5)、信道參數(shù)經(jīng)過DA轉(zhuǎn)換后送入下行鏈路，傳輸至發(fā)送端。在發(fā)送端進(jìn)行AD轉(zhuǎn)換后送入預(yù)均衡器。根據(jù)信道檢測模塊計(jì)算出的信道參數(shù)矩陣設(shè)置預(yù)均衡器內(nèi)的信道參數(shù)矩陣。其中n為OFDM包中數(shù)據(jù)個(gè)數(shù)。

具體的數(shù)據(jù)傳輸實(shí)現(xiàn)方式如下：

(1)、采集到的數(shù)據(jù)進(jìn)入FPGA后，需要進(jìn)行擾碼、卷積編碼、交織、QAM映射、共軛對(duì)稱、IFFT變換等操作，數(shù)據(jù)完成OFDM打包后，送至預(yù)均衡器。

(2)、根據(jù)預(yù)均衡器內(nèi)的信道參數(shù)對(duì)數(shù)據(jù)進(jìn)行調(diào)整。在預(yù)均衡器中采用乘法器將數(shù)據(jù)和信道矩陣相乘，如式(3)：

其中R＝[r₁,r₂,r₃...r_n]為待發(fā)數(shù)據(jù)，為信道參數(shù)矩陣，其中n為數(shù)據(jù)個(gè)數(shù)。通過信道矩陣調(diào)整待發(fā)送信號(hào)，以抵消信道特性對(duì)信號(hào)的不利影響。

(3)、調(diào)整后的數(shù)據(jù)經(jīng)過DA轉(zhuǎn)換后送入電纜傳輸至接收端，在接收端進(jìn)行AD轉(zhuǎn)換后送入FPGA。數(shù)據(jù)在傳輸前，為了提高抗干擾能力及傳輸速率，進(jìn)行一系列的編碼操作，相應(yīng)的，在接收端，數(shù)據(jù)需要經(jīng)過解擾碼、解卷積編碼、解交織、解映射、傅里葉變換等一系列解碼操作，得到原始采集數(shù)據(jù)。

本裝置在正交頻分復(fù)用調(diào)制技術(shù)基礎(chǔ)上，采用雙向鏈路進(jìn)行數(shù)據(jù)傳輸，數(shù)據(jù)傳輸總體框圖如圖1所示。上行鏈路負(fù)責(zé)傳輸采集數(shù)據(jù)和訓(xùn)練序列。下行鏈路負(fù)責(zé)傳輸信道參數(shù)，通過計(jì)算訓(xùn)練序列得到信道參數(shù)，并將參數(shù)反饋到發(fā)送端的預(yù)均衡調(diào)節(jié)器，對(duì)待發(fā)送數(shù)據(jù)的幅值和相位進(jìn)行調(diào)整，從而抵消信道對(duì)信號(hào)的衰減作用。

本裝置硬件采用FPGA芯片，其內(nèi)部含有豐富的可編程資源，在接收端和發(fā)送端分別采用一塊芯片進(jìn)行數(shù)據(jù)的調(diào)制和解調(diào)。數(shù)據(jù)經(jīng)過發(fā)送端的FPGA調(diào)制和預(yù)均衡后，通過電纜傳輸?shù)浇邮斩?，在接收端再次進(jìn)入FPGA，進(jìn)行解調(diào)處理，最終得到采集數(shù)據(jù)。本裝置是通過以下方式實(shí)現(xiàn)的：

a、通過訓(xùn)練序列生成器產(chǎn)生和OFDM符號(hào)長度相等的訓(xùn)練序列，連續(xù)重復(fù)發(fā)送兩次。

b、采集到的數(shù)據(jù)進(jìn)入FPGA后進(jìn)行OFDM調(diào)制，以提高其抗干擾能力。

c、調(diào)制后的數(shù)據(jù)送入預(yù)均衡器，根據(jù)信道參數(shù)調(diào)整數(shù)據(jù)相位及幅值以抵消信道特性對(duì)數(shù)據(jù)的影響。

d、將調(diào)整后的數(shù)據(jù)在訓(xùn)練序列之后送入DA轉(zhuǎn)換器，將數(shù)字量轉(zhuǎn)換為模擬量送入電纜，傳輸至接收端。

e、在接收端，數(shù)據(jù)進(jìn)行AD轉(zhuǎn)換后進(jìn)入FPFA。

f、在FPGA內(nèi)，首先將數(shù)據(jù)和訓(xùn)練序列分離，將訓(xùn)練序列送入信道檢測模塊，將數(shù)據(jù)進(jìn)行OFDM解碼。

g、在信道檢測模塊中通過訓(xùn)練序列計(jì)算信道參數(shù)。

h、信道參數(shù)經(jīng)過信道參數(shù)發(fā)射器發(fā)送至DA轉(zhuǎn)換單元，將信道參數(shù)轉(zhuǎn)換為模擬量，通過電纜傳至發(fā)送端。

i、在發(fā)送端，信道參數(shù)經(jīng)過AD轉(zhuǎn)換后送入預(yù)均衡器的存儲(chǔ)單元，根據(jù)預(yù)均衡器內(nèi)的信道參數(shù)對(duì)每一組待發(fā)送數(shù)據(jù)進(jìn)行調(diào)整，使其盡可能抵消信道特性對(duì)數(shù)據(jù)的不利影響。