本實用新型屬于信號處理技術(shù)領(lǐng)域，具體涉及一種基于FPGA的便攜式HDMI視頻采集設(shè)備。

背景技術(shù)：

隨著科技的發(fā)展，HDMI接口技術(shù)在高清多媒體領(lǐng)域中已經(jīng)得到了越來越廣泛的應(yīng)用?，F(xiàn)有HDMI視頻采集技術(shù)一般采用如圖1所示的硬件架構(gòu)，采用HDMI RX芯片對輸入的HDMI芯片進(jìn)行解碼，解碼后的視頻數(shù)據(jù)通過并行的總線傳輸至FPGA，音頻數(shù)據(jù)通過I2S總線傳輸至FPGA；采用HDMI TX芯片對HDMI信號進(jìn)行編碼，F(xiàn)PGA將HDMI RX芯片發(fā)送的視頻數(shù)據(jù)和音頻數(shù)據(jù)傳輸至TX對應(yīng)接口。采用這樣的硬件架構(gòu)存在很多的缺陷，1.HDMI RX/TX芯片功耗較大；2.RX/TX芯片和FPGA間物理連線很多，對于12bit色彩深度的HDMI信號，發(fā)送和接收各需要36根視頻數(shù)據(jù)線，且另需時鐘線、同步線，并且視頻總線工作在較高的頻率，導(dǎo)致功耗大，板上串?dāng)_大，信號完整性較差；3.FPGA I/O資源有限，過多的I/O占用將需要使用較大封裝的FPGA芯片，導(dǎo)致產(chǎn)品體積加大，無法順應(yīng)目前電子設(shè)備小型化、便攜化的發(fā)展路徑；4.如果減少視頻數(shù)據(jù)線位寬，將導(dǎo)致畫面像素精度降低，畫面可能出現(xiàn)過渡色失真問題。

另外，對于游戲用戶，在使用HDMI視頻采集設(shè)備時，需要通過耳機聽到游戲聲音，同時還要對音頻進(jìn)行錄制和直播，如圖2所示，對于現(xiàn)有技術(shù)的HDMI視頻采集設(shè)備，還需另外連接音頻分離器對HDMI中的音頻進(jìn)行分離，又增加了整體系統(tǒng)設(shè)備的成本，且不易攜帶。

技術(shù)實現(xiàn)要素：

為克服現(xiàn)有技術(shù)的缺陷，本實用新型提供了一種基于FPGA的便攜式HDMI視頻采集設(shè)備，可實現(xiàn)HDMI視頻采集核心功能的單芯片化，降低系統(tǒng)整體成本及功耗。

為實現(xiàn)上述技術(shù)目的，本實用新型采用如下技術(shù)方案：

一種基于FPGA的便攜式HDMI視頻采集設(shè)備，包括HDMI輸入接口連接器、HDMI輸出接口連接器、FPGA芯片、USB/PCIe2Thunderbolt接口芯片和音頻解編碼器；

HDMI輸入接口連接器、HDMI輸出接口連接器、USB/PCIe2Thunderbolt接口芯片和音頻解編碼器分別與FPGA芯片連接；

FPGA芯片接收HDMI輸入接口連接器發(fā)送的HDMI TMDS信號，進(jìn)行信號分配和信號分離：接收的HDMI TMDS信號經(jīng)HDMI解碼分離后，復(fù)制分配為兩路進(jìn)行處理，第一路HDMI數(shù)據(jù)包括音頻數(shù)據(jù)、視頻數(shù)據(jù)和輔助數(shù)據(jù)，經(jīng)HDMI編碼后作為環(huán)路輸出數(shù)據(jù)輸出至HDMI輸出接口連接器；第二路HDMI數(shù)據(jù)中包括視頻數(shù)據(jù)和兩路音頻數(shù)據(jù)，分別輸出至USB/PCIe2Thunderbolt接口芯片和音頻解編碼器；

所述USB/PCIe2Thunderbolt接口芯片通過USB/PCIe2Thunderbolt接口連接器連接至采集計算機，所述音頻解編碼器通過耳機接口連接器連接至耳機。

作為本實用新型的進(jìn)一步優(yōu)選，所述FPGA芯片包括HDMI RX IP核模塊、HDMI TX IP核模塊、USB/PCIe接口模塊、音頻接口模塊、視頻處理模塊、第一音頻處理模塊和第二音頻處理莫快；

所述HDMI RX IP核模塊連接HDMI輸入接口連接器，接收HDMI輸入接口連接器發(fā)送的HDMI TMDS信號，對信號解碼分離出音頻數(shù)據(jù)、視頻數(shù)據(jù)和輔助數(shù)據(jù)，復(fù)制分配為兩路進(jìn)行處理；

第一路HDMI數(shù)據(jù)包括音頻數(shù)據(jù)、視頻數(shù)據(jù)和輔助數(shù)據(jù)；HDMI TX IP核模塊接收第一路HDMI數(shù)據(jù)，進(jìn)行HDMI發(fā)送編碼，產(chǎn)生HDMI環(huán)路輸出數(shù)據(jù)，輸出至HDMI輸出接口連接器；

第二路HDMI數(shù)據(jù)包括視頻數(shù)據(jù)、以及由音頻數(shù)據(jù)復(fù)制分配的第一音頻數(shù)據(jù)和第二音頻數(shù)據(jù)；視頻數(shù)據(jù)和第一音頻數(shù)據(jù)分別經(jīng)過視頻處理模塊和第一音頻處理模塊處理后，發(fā)送至USB/PCIe接口模塊；第二音頻數(shù)據(jù)經(jīng)第二音頻處理模塊處理后，發(fā)送至音頻接口模塊；

所述USB/PCIe接口模塊將處理后的視頻數(shù)據(jù)和第一音頻數(shù)據(jù)封裝后，將發(fā)送至USB/PCIe2Thunderbolt接口芯片；

所述音頻接口模塊將處理后的第二音頻數(shù)據(jù)轉(zhuǎn)換為IIS或PCM格式，發(fā)送至音頻解編碼器。

作為本實用新型的進(jìn)一步優(yōu)選，所述HDMI RX IP核模塊包括串并轉(zhuǎn)換器、字對齊單元、Deskew通道單元、HDMI解碼協(xié)議單元、HDMI輔助數(shù)據(jù)分離單元、HDMI視頻數(shù)據(jù)編制單元、HDMI音頻數(shù)據(jù)編制單元和HDMI輔助數(shù)據(jù)存儲單元；

串并轉(zhuǎn)換器接收輸入接口連接器發(fā)送的HDMI TMDS信號，經(jīng)串并轉(zhuǎn)換處理后依次發(fā)送至字對齊單元、Deskew通道單元進(jìn)行處理，經(jīng)Deskew通道單元校正后的信號發(fā)送至HDMI解碼協(xié)議單元，分離出視頻數(shù)據(jù)；HDMI解碼協(xié)議單元分離出的視頻數(shù)據(jù)發(fā)送至HDMI視頻數(shù)據(jù)編制單元處理后，輸出視頻數(shù)據(jù)；其余數(shù)據(jù)發(fā)送至HDMI輔助數(shù)據(jù)分離單元，分離出輔助數(shù)據(jù)和音頻數(shù)據(jù)；所述音頻數(shù)據(jù)發(fā)送至HDMI音頻數(shù)據(jù)編制單元處理后，輸出音頻數(shù)據(jù)；所述輔助數(shù)據(jù)發(fā)送至HDMI輔助數(shù)據(jù)存儲單元存儲，輸出輔助數(shù)據(jù)；

所述HDMI TX IP核模塊包括HDMI視頻數(shù)據(jù)轉(zhuǎn)換單元、HDMI音頻數(shù)據(jù)轉(zhuǎn)換單元、HDMI輔助數(shù)據(jù)存儲單元、HDMI輔助數(shù)據(jù)混合單元、HDMI編碼協(xié)議單元和串并轉(zhuǎn)換器；

HDMI視頻數(shù)據(jù)轉(zhuǎn)換單元、HDMI音頻數(shù)據(jù)轉(zhuǎn)換單元、HDMI輔助數(shù)據(jù)存儲單元分別接收HDMI RX IP核模塊輸出的視頻數(shù)據(jù)、音頻數(shù)據(jù)和輔助數(shù)據(jù)，HDMI音頻數(shù)據(jù)轉(zhuǎn)換單元、HDMI輔助數(shù)據(jù)存儲單元輸出的數(shù)據(jù)經(jīng)HDMI輔助數(shù)據(jù)混合單元混合后，與HDMI視頻數(shù)據(jù)轉(zhuǎn)換單元輸出的數(shù)據(jù)一并發(fā)送至HDMI編碼協(xié)議單元進(jìn)行編碼，編碼后的數(shù)據(jù)經(jīng)串并轉(zhuǎn)換器串并轉(zhuǎn)換后，輸出HDMI TMDS信號至HDMI輸出接口連接器。

作為本實用新型的進(jìn)一步優(yōu)選，所述HDMI視頻采集設(shè)備還包括HDMI信號均衡芯片或Reclocker芯片；HDMI輸入接口連接器的HDMI TMDS信號經(jīng)HDMI信號均衡芯片或Reclocker芯片處理后發(fā)送至FPGA芯片；FPGA芯片輸出的環(huán)路輸出數(shù)據(jù)經(jīng)HDMI信號均衡芯片或Reclocker芯片處理后輸出至HDMI輸出接口連接器。根據(jù)HDMI輸入接口支持線纜長度的要求不同，可以采用HDMI均衡芯片或Reclocker芯片，不采用HDMI均衡芯片或Reclocker，支持約0-10米的HDMI線纜長度；采用HDMI均衡芯片，支持約0-20米左右的線纜長度；采用Reclocker芯片，支持約0-30米左右的HDMI線纜長度。

作為本實用新型的進(jìn)一步優(yōu)選，所述HDMI視頻采集設(shè)備還包括外部視頻幀緩沖RAM模塊，所述外部視頻幀緩沖RAM模塊通過RAM接口連接至視頻處理模塊。增加外部視頻幀緩沖RAM模塊可拓展視頻處理模塊的功能，包括幀率轉(zhuǎn)化、去隔行功能等。

以上各功能限定的模塊，本領(lǐng)域技術(shù)人員可通過閱讀各模塊的功能限定內(nèi)容，即可采用現(xiàn)有技術(shù)實現(xiàn)該功能模塊，本實用新型中不再贅述。

對于現(xiàn)有HDMI視頻采集技術(shù)，要同時實現(xiàn)包括視頻采集、HDMI信號分配、HDMI音頻分離等功能，需采用多個設(shè)備連接實現(xiàn)，或?qū)⑦@些功能通過多顆芯片通過物理連線組合實現(xiàn)，內(nèi)部仍是分立的三個模塊。而本實用新型的設(shè)備集成了HDMI采集、環(huán)回輸出、視頻及音頻處理、音頻輸出、USB/PCIe接口功能，全部核心功能均通過FPGA實現(xiàn)，實現(xiàn)HDMI視頻采集核心功能的單芯片化，系統(tǒng)整合程度高、功耗低、成本低。

附圖說明

圖1是現(xiàn)有HDMI采集設(shè)備硬件結(jié)構(gòu)框架圖。

圖2是現(xiàn)有HDMI采集設(shè)備應(yīng)用連接架構(gòu)圖。

圖3是本實用新型HDMI采集設(shè)備硬件結(jié)構(gòu)框架圖。

圖4是本實用新型HDMI采集設(shè)備應(yīng)用連接架構(gòu)圖。

圖5是實施例1設(shè)備硬件FPGA內(nèi)部邏輯模塊架構(gòu)圖。

圖6是實施例1設(shè)備硬件FPGA內(nèi)部HDMI RX IP核內(nèi)部邏輯模塊結(jié)構(gòu)圖。

圖7是實施例1設(shè)備硬件FPGA內(nèi)部HDMI TX IP核內(nèi)部邏輯模塊結(jié)構(gòu)圖。

具體實施方式

下面結(jié)合附圖說明和具體實施方式，對本實用新型的技術(shù)方案做進(jìn)一步描述。

實施例1

本實施例對本實用新型的HDMI視頻采集設(shè)備的技術(shù)方案做具體說明。

如圖3所示的HDMI視頻采集設(shè)備，包括HDMI輸入接口連接器、HDMI輸出接口連接器、FPGA芯片、USB/PCIe2Thunderbolt接口芯片和音頻解編碼器；

HDMI輸入接口連接器、HDMI輸出接口連接器、USB/PCIe2Thunderbolt接口芯片和音頻解編碼器分別與FPGA芯片連接；

FPGA芯片接收HDMI輸入接口連接器發(fā)送的HDMI TMDS信號，進(jìn)行信號分配和信號分離：接收的HDMI TMDS信號經(jīng)HDMI解碼分離后，復(fù)制分配為兩路進(jìn)行處理，第一路HDMI數(shù)據(jù)包括音頻數(shù)據(jù)、視頻數(shù)據(jù)和輔助數(shù)據(jù)，經(jīng)HDMI編碼后作為環(huán)路輸出數(shù)據(jù)輸出至HDMI輸出接口連接器；第二路HDMI數(shù)據(jù)中包括視頻數(shù)據(jù)和兩路音頻數(shù)據(jù)，分別輸出至USB/PCIe2Thunderbolt接口芯片和音頻解編碼器；

所述USB/PCIe2Thunderbolt接口芯片通過USB/PCIe2Thunderbolt接口連接器連接至采集計算機，所述音頻解編碼器通過耳機接口連接器連接至耳機。

如圖5所示，所述FPGA芯片包括HDMI RX IP核模塊、HDMI TX IP核模塊、USB/PCIe接口模塊、音頻接口模塊、視頻處理模塊、第一音頻處理模塊和第二音頻處理莫快；

所述HDMI RX IP核模塊連接HDMI輸入接口連接器，接收HDMI輸入接口連接器發(fā)送的HDMI TMDS信號，對信號解碼分離出音頻數(shù)據(jù)、視頻數(shù)據(jù)和輔助數(shù)據(jù)，復(fù)制分配為兩路進(jìn)行處理；

第一路HDMI數(shù)據(jù)包括音頻數(shù)據(jù)、視頻數(shù)據(jù)和輔助數(shù)據(jù)；HDMI TX IP核模塊接收第一路HDMI數(shù)據(jù)，進(jìn)行HDMI發(fā)送編碼，產(chǎn)生HDMI環(huán)路輸出數(shù)據(jù)，輸出至HDMI輸出接口連接器；

第二路HDMI數(shù)據(jù)包括視頻數(shù)據(jù)、以及由音頻數(shù)據(jù)復(fù)制分配的第一音頻數(shù)據(jù)和第二音頻數(shù)據(jù)；視頻數(shù)據(jù)和第一音頻數(shù)據(jù)分別經(jīng)過視頻處理模塊和第一音頻處理模塊處理后，發(fā)送至USB/PCIe接口模塊；第二音頻數(shù)據(jù)經(jīng)第二音頻處理模塊處理后，發(fā)送至音頻接口模塊；

所述USB/PCIe接口模塊將處理后的視頻數(shù)據(jù)和第一音頻數(shù)據(jù)封裝后，發(fā)送至USB/PCIe2Thunderbolt接口芯片；

采用USB接口模塊時，USB接口模塊將經(jīng)視頻處理模塊處理后的視頻按USB UVC進(jìn)行封裝，形成UVC數(shù)據(jù)包；并將經(jīng)第一音頻處理模塊處理后的音頻數(shù)據(jù)封裝，形成UAC數(shù)據(jù)包，傳輸至USB接口芯片；

對于Thunderbolt采集設(shè)備，采用PCIe接口模塊，將經(jīng)視頻處理模塊和第一音頻處理模塊處理后的數(shù)據(jù)進(jìn)行封裝，形成PCIe Memory Write TLP，通過PCIe接口傳輸至Thunderbolt接口芯片；

所述音頻接口模塊將處理后的第二音頻數(shù)據(jù)轉(zhuǎn)換為IIS或PCM格式，發(fā)送至音頻解編碼器。

本實施例中，根據(jù)HDMI輸入接口支持線纜長度的要求不同，所述HDMI視頻采集設(shè)備還包括HDMI信號均衡芯片或Reclocker芯片；HDMI輸入接口連接器的HDMI TMDS信號經(jīng)HDMI信號均衡芯片或Reclocker芯片處理后發(fā)送至FPGA芯片；FPGA芯片輸出的環(huán)路輸出數(shù)據(jù)經(jīng)HDMI信號均衡芯片或Reclocker芯片處理后輸出至HDMI輸出接口連接器。

根據(jù)視頻處理模塊功能需求，所述HDMI視頻采集設(shè)備還包括外部視頻幀緩沖RAM模塊，所述外部視頻幀緩沖RAM模塊通過RAM接口連接至視頻處理模塊。增加外部視頻幀緩沖RAM模塊可拓展視頻處理模塊的功能，包括幀率轉(zhuǎn)化、去隔行功能等。

本實施例設(shè)備的一種應(yīng)用方式如圖4所示，HDMI視頻采集設(shè)備從游戲計算機采集HDMI信號，分別通過HDMI接口、音頻接口和USB/thunderbolt接口輸出至顯示器、耳機和采集計算機，僅通過單FPGA即可實現(xiàn)，不需要再連接音頻分離器。