本發(fā)明涉及信號處理技術(shù)領(lǐng)域，具體涉及一種信號傳輸?shù)姆椒跋到y(tǒng)。

背景技術(shù)：

隨著電子科技的不斷發(fā)展，觀眾對畫質(zhì)的要求也越來越高，更多人開始選擇高清電視甚至是超高清電視(如，4k電視)。如今4k超高分辨率已經(jīng)成為了業(yè)內(nèi)的趨勢，很多顯示設(shè)備和視頻捕獲設(shè)備都開始加入對4k分辨率的支持。

hdmi(high-definitionmediainterface，高清晰度多媒體接口)可以傳輸超高清信號，如4k信號、8k信號，這種超高清信號具有無壓縮、無損的高分辨率以及實時的特性，能夠為用戶帶來高品質(zhì)的聽、視覺感受。比如，在hdmi1.4b版本中已經(jīng)支持4k30hz，hdmi2.0將幀數(shù)據(jù)提高到了4k60hz，其讓畫面更加流暢，這也是傳輸速率增加的結(jié)果。

當通過hdmi2.0傳輸超高清信號時，由于帶寬過高，因此，隨著傳輸距離的增加，會出現(xiàn)信號不同步和質(zhì)量變差的問題。由于hdmi2.0要求數(shù)字電路運行在600hz，為達到這種要求，目前要解決上述問題，必須在深亞微米的工藝上流片，增加了開發(fā)芯片的工藝成本和開發(fā)難度。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明實施例提供一種信號傳輸?shù)姆椒跋到y(tǒng)，能夠降低開發(fā)芯片的工藝成本和開發(fā)難度。

為實現(xiàn)上述目的，本發(fā)明實施例提供如下技術(shù)方案：

一種信號傳輸?shù)姆椒?，所述方法包括?/p>

接收從hdmi的三個數(shù)據(jù)通道傳輸來的最小化傳輸差分信號tmds，將每個數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號，所述數(shù)字信號的格式為每個時鐘輸出n個字節(jié)的數(shù)據(jù)，且當前時鐘周期為標準時鐘周期的n倍，所述n為大于1的正整數(shù)；

將每個數(shù)據(jù)通道對應(yīng)的n個字節(jié)的數(shù)據(jù)進行對齊生成一組對齊后的數(shù)據(jù)；

將三組對齊后的數(shù)據(jù)進行同步生成同步后的數(shù)字信號；

將所述同步后的數(shù)字信號轉(zhuǎn)換為模擬信號輸出。

可選的，在所述將三組對齊后的數(shù)據(jù)進行同步生成同步后的數(shù)字信號之后，所述方法還包括：

統(tǒng)計每組對齊后的數(shù)據(jù)在預(yù)設(shè)時間內(nèi)出現(xiàn)的錯誤計數(shù)，當所述錯誤計數(shù)查出預(yù)設(shè)閾值時，輸出中斷信號至外部微控制單元mcu以使所述mcu通知源端重新進行校準，將校準后的信號通過三個數(shù)據(jù)通道輸出。

可選的，所述方法還包括：

檢測當前時鐘的周期是否為標準時鐘周期的n倍。

可選的，所述方法還包括：

獲取當前標準時鐘與數(shù)據(jù)速率比值和加擾使能，并實時更新。

一種信號傳輸?shù)南到y(tǒng)，所述系統(tǒng)包括：

數(shù)據(jù)接收器，用于接收從hdmi的三個數(shù)據(jù)通道傳輸來的最小化傳輸差分信號tmds，將每個數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號，所述數(shù)字信號的格式為每個時鐘輸出n個字節(jié)的數(shù)據(jù)，且當前時鐘周期為標準時鐘周期的n倍，所述n為大于1的正整數(shù)；

數(shù)據(jù)對齊模塊，用于將每個數(shù)據(jù)通道對應(yīng)的n個字節(jié)的數(shù)據(jù)進行對齊生成一組對齊后的數(shù)據(jù)；

通道同步模塊，用于將三組對齊后的數(shù)據(jù)進行同步生成同步后的數(shù)字信號；

數(shù)據(jù)發(fā)送器，用于將所述同步后的數(shù)字信號轉(zhuǎn)換為模擬信號輸出。

可選的，所述系統(tǒng)還包括：

錯誤檢測模塊，用于在所述將三組對齊后的數(shù)據(jù)進行同步生成同步后的數(shù)字信號之后，統(tǒng)計每組對齊后的數(shù)據(jù)在預(yù)設(shè)時間內(nèi)出現(xiàn)的錯誤計數(shù)，當所述錯誤計數(shù)查出預(yù)設(shè)閾值時，輸出中斷信號至外部微控制單元mcu以使所述mcu通知源端重新進行校準，將校準后的信號通過三個數(shù)據(jù)通道輸出。

可選的，所述系統(tǒng)還包括：

時鐘檢測模塊，用于檢測當前時鐘的周期是否為標準時鐘周期的n倍。

可選的，所述系統(tǒng)還包括：

scdc模塊，用于獲取當前標準時鐘與數(shù)據(jù)速率比值和加擾使能，并實時更新。

基于上述技術(shù)方案，本發(fā)明實施例中公開了一種信號傳輸?shù)姆椒跋到y(tǒng)，接收從hdmi的三個數(shù)據(jù)通道傳輸來的最小化傳輸差分信號tmds，將每個數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號，所述數(shù)字信號的格式為每個時鐘輸出n個字節(jié)的數(shù)據(jù)，且當前時鐘周期為標準時鐘周期的n倍，所述n為大于1的正整數(shù)；然后，將每個數(shù)據(jù)通道對應(yīng)的n個字節(jié)的數(shù)據(jù)進行對齊生成一組對齊后的數(shù)據(jù)；再將三組對齊后的數(shù)據(jù)進行同步生成同步后的數(shù)字信號；最后將所述同步后的數(shù)字信號轉(zhuǎn)換為模擬信號輸出。通過將每個數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號，所述數(shù)字信號的格式為每個時鐘輸出n個字節(jié)的數(shù)據(jù)，且當前時鐘周期為標準時鐘周期的n倍，能夠降低數(shù)字時鐘頻率，可以在較低工藝下實現(xiàn)信號的傳輸，進而降低開發(fā)芯片的工藝成本和開發(fā)難度。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本發(fā)明實施例公開的一種信號傳輸?shù)姆椒ǖ牧鞒淌疽鈭D；

圖2為本發(fā)明實施例公開的再一種信號傳輸?shù)姆椒ǖ牧鞒淌疽鈭D；

圖3為本發(fā)明實施例公開的又一種信號傳輸?shù)姆椒ǖ牧鞒淌疽鈭D；

圖4為本發(fā)明實施例公開的又一種信號傳輸?shù)姆椒ǖ牧鞒淌疽鈭D；

圖5為本發(fā)明實施例公開的一種信號傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖；

圖6為本發(fā)明實施例公開的再一種信號傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖；

圖7為本發(fā)明實施例公開的又一種信號傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖；

圖8為本發(fā)明實施例公開的又一種信號傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

請參閱附圖1，圖1為本發(fā)明實施例公開的一種信號傳輸?shù)姆椒ǖ牧鞒淌疽鈭D，該方法包括如下步驟：

步驟s100，接收從hdmi的三個數(shù)據(jù)通道傳輸來的最小化傳輸差分信號tmds，將每個數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號，所述數(shù)字信號的格式為每個時鐘輸出n個字節(jié)的數(shù)據(jù)，且當前時鐘周期為標準時鐘周期的n倍，所述n為大于1的正整數(shù)；

hdmi(highdefinitionmultimediainterface，高清晰度多媒體接口)有三個數(shù)據(jù)通道，傳輸?shù)氖莟mds(transition-minimizeddifferentialsignaling，最小化傳輸差分信號)。tmds是模擬信號。將每個數(shù)據(jù)通道的模擬信號轉(zhuǎn)換為數(shù)字信號，格式為每個時鐘輸出n個像素點(一個像素點等于一個字節(jié)的數(shù)據(jù))，且當前時鐘周期為標準時鐘周期的n倍，n是大于1的正整數(shù)。標準時鐘＝tmdsclock，hdmi1.4規(guī)范中指出帶寬范圍是rbit<＝3.4gbps，可支持4k30hz分辨率，則該規(guī)范下的tmdsclock＝(tmdsbitperiod)/(tmdsclockperiod)ratiois1/10。hdmi2.0規(guī)范中指出帶寬范圍是3.4gbps<rbit<＝6gbps，可支持4k60hz分辨率,則該規(guī)范下的tmdsclock＝(tmdsbitperiod)/(tmdsclockperiod)ratiois1/40)。

通過數(shù)據(jù)接收器將每個通道的模擬信號轉(zhuǎn)換為數(shù)字信號，格式為每個時鐘輸出n個像素點，且當前時鐘周期為標準時鐘周期的n倍，n是大于1的正整數(shù)，能夠降低數(shù)字時鐘頻率，可以在較低工藝下，實現(xiàn)hdmi2.0的延長。具體的，hdmi2.0發(fā)送4k60hz分辨率圖像時，數(shù)字時鐘達到594mhz(每個tmdsclock采樣10bit數(shù)據(jù))，對工藝要求很高。當數(shù)據(jù)接收器的串轉(zhuǎn)并格式變?yōu)槊總€tmdsclock采樣20bit數(shù)據(jù)時，tmds時鐘只需要297mhz。同理將串轉(zhuǎn)并格式變?yōu)閚倍時，tmds時鐘只需要原來的1/n。

步驟s110，將每個數(shù)據(jù)通道對應(yīng)的n個字節(jié)的數(shù)據(jù)進行對齊生成一組對齊后的數(shù)據(jù)；

hdmi1.4編碼定義了三個周期：videodataperiod(視頻數(shù)據(jù)周期)、dataislandperiod(數(shù)據(jù)包周期)和controlperiod(控制周期)，不同周期對應(yīng)了不同的編碼方式。hdmi2.0的編碼方式有很大改變，但是hdmi2.0的sscp(scramblersynchronizationcontrolperiod，加擾同步控制周期)和hdmi1.4的controlperiod編碼方式一致，都使用最大編碼方式，數(shù)據(jù)對齊根據(jù)該controlperiod的編碼值將數(shù)據(jù)對齊。controlperiod的數(shù)據(jù)編碼后的值只有4種數(shù)值：10’b1101010100,10’b0010101011,10’b0101010100,10’b1010101011。只要檢測到這4個數(shù)值的任意一個，即可將數(shù)據(jù)對齊。

步驟s120，將三組對齊后的數(shù)據(jù)進行同步生成同步后的數(shù)字信號；

具體的，可根據(jù)controlperiod的編碼值的上升沿位置，三組對齊后的數(shù)據(jù)進行同步生成同步后的數(shù)字信號。hdmi2.0的sscp和hdmi1.4的控制周期編碼方式相同,都使用最大編碼方式(0和1翻轉(zhuǎn)的次數(shù)大于等于7)，其他周期的0和1翻轉(zhuǎn)次數(shù)都小于7(0到1或者1到0，翻轉(zhuǎn)次數(shù)加1；0到0或者1到1，翻轉(zhuǎn)次數(shù)不變，統(tǒng)計10bit值里面一共翻轉(zhuǎn)次數(shù))。例如：控制周期的數(shù)據(jù)編碼后的結(jié)果只有4個值：10’b1101010100(翻轉(zhuǎn)次數(shù)為7),10’b0010101011(翻轉(zhuǎn)次數(shù)為7),10’b0101010100(翻轉(zhuǎn)次數(shù)為8),10’b1010101011(翻轉(zhuǎn)次數(shù)為8)。分別檢測三個數(shù)據(jù)通道的0和1翻轉(zhuǎn)次數(shù)大于等于7的上升沿，然后將3個通道的上升沿對齊即可。

步驟s130，將所述同步后的數(shù)字信號轉(zhuǎn)換為模擬信號輸出。

本實施例中公開了一種信號傳輸?shù)姆椒?，接收從hdmi的三個數(shù)據(jù)通道傳輸來的最小化傳輸差分信號tmds，將每個數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號，所述數(shù)字信號的格式為每個時鐘輸出n個字節(jié)的數(shù)據(jù)，且當前時鐘周期為標準時鐘周期的n倍，所述n為大于1的正整數(shù)；然后，將每個數(shù)據(jù)通道對應(yīng)的n個字節(jié)的數(shù)據(jù)進行對齊生成一組對齊后的數(shù)據(jù)；再將三組對齊后的數(shù)據(jù)進行同步生成同步后的數(shù)字信號；最后將所述同步后的數(shù)字信號轉(zhuǎn)換為模擬信號輸出。通過將每個數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號，所述數(shù)字信號的格式為每個時鐘輸出n個字節(jié)的數(shù)據(jù)，且當前時鐘周期為標準時鐘周期的n倍，能夠降低數(shù)字時鐘頻率，可以在較低工藝下實現(xiàn)信號的傳輸，進而降低開發(fā)芯片的工藝成本和開發(fā)難度。

請參閱附圖2，圖2為本發(fā)明實施例公開的再一種信號傳輸?shù)姆椒ǖ牧鞒淌疽鈭D，該方法包括如下步驟：

步驟s200，接收從hdmi的三個數(shù)據(jù)通道傳輸來的最小化傳輸差分信號tmds，將每個數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號，所述數(shù)字信號的格式為每個時鐘輸出n個字節(jié)的數(shù)據(jù)，且當前時鐘周期為標準時鐘周期的n倍，所述n為大于1的正整數(shù)；

步驟s210，將每個數(shù)據(jù)通道對應(yīng)的n個字節(jié)的數(shù)據(jù)進行對齊生成一組對齊后的數(shù)據(jù)；

步驟s220，將三組對齊后的數(shù)據(jù)進行同步生成同步后的數(shù)字信號；

步驟s230，統(tǒng)計每組對齊后的數(shù)據(jù)在預(yù)設(shè)時間內(nèi)出現(xiàn)的錯誤計數(shù)，當所述錯誤計數(shù)查出預(yù)設(shè)閾值時，輸出中斷信號至外部微控制單元mcu以使所述mcu通知源端重新進行校準并將校準后的信號通過三個數(shù)據(jù)通道輸出。

hdmi2.0spec(softwarerequirementspecification，軟件規(guī)格說明書)提供了錯誤檢測查找表，通過數(shù)據(jù)正有效、負有效和0有效查找表，實時檢測每個數(shù)據(jù)通道的數(shù)值是否符合標準，如果不符合標準，則說明該數(shù)值錯誤，每檢測到一個錯誤，計數(shù)器加1，每10ms將統(tǒng)計的錯誤計數(shù)器輸出到只讀寄存器，每10ms內(nèi)的錯誤計數(shù)超出閾值(寄存器可配置)時，輸出中斷信號至外部mcu(microcontrollerunit，微控制單元)以通知source(源端，本實施例中可以理解為tmds發(fā)射端)，重新進行calibration(校準)并將校準后的信號通過三個數(shù)據(jù)通道輸出，以保證信號傳輸正確。

步驟s240，將所述同步后的數(shù)字信號轉(zhuǎn)換為模擬信號輸出。

需要說明的是，本實施例中除步驟s230外，其他步驟的具體實現(xiàn)可參見上一實施例。

本實施例中，通過錯誤檢測，能夠動檢測數(shù)據(jù)錯誤并產(chǎn)生中斷，能夠保證信號傳輸正確。

請參閱附圖3，圖3為本發(fā)明實施例公開的又一種信號傳輸?shù)姆椒ǖ牧鞒淌疽鈭D，該方法包括如下步驟：

步驟s300，接收從hdmi的三個數(shù)據(jù)通道傳輸來的最小化傳輸差分信號tmds，將每個數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號，所述數(shù)字信號的格式為每個時鐘輸出n個字節(jié)的數(shù)據(jù)，且當前時鐘周期為標準時鐘周期的n倍，所述n為大于1的正整數(shù)；

步驟s310，檢測當前時鐘的周期是否為標準時鐘周期的n倍。

具體的，使用晶振時鐘周期性生成1ms的脈沖高電平，然后實時統(tǒng)計這1ms內(nèi)待測時鐘的計數(shù)值k，根據(jù)k值的大小，計算出待測時鐘的周期。例如：待測時鐘頻率為50mhz，則1ms內(nèi)統(tǒng)計的時鐘計數(shù)k為50000。通過k的值即可反推當前時鐘頻率。

步驟s320，將每個數(shù)據(jù)通道對應(yīng)的n個字節(jié)的數(shù)據(jù)進行對齊生成一組對齊后的數(shù)據(jù)；

步驟s330，將三組對齊后的數(shù)據(jù)進行同步生成同步后的數(shù)字信號；

步驟s340，統(tǒng)計每組對齊后的數(shù)據(jù)在預(yù)設(shè)時間內(nèi)出現(xiàn)的錯誤計數(shù)，當所述錯誤計數(shù)查出預(yù)設(shè)閾值時，輸出中斷信號至外部微控制單元mcu以使所述mcu通知源端重新進行校準，將校準后的信號通過三個數(shù)據(jù)通道輸出。

步驟s350，將所述同步后的數(shù)字信號轉(zhuǎn)換為模擬信號輸出。

需要說明的是，本實施例中除步驟s310外，其他步驟的具體實現(xiàn)可參見上一實施例。

本實施例中，時鐘檢測是完成整個信號傳輸過程的輔助步驟，能夠確認當前時鐘周期是否正確。

請參閱附圖4，圖4為本發(fā)明實施例公開的又一種信號傳輸?shù)姆椒ǖ牧鞒淌疽鈭D，該方法包括如下步驟：

步驟s400，接收從hdmi的三個數(shù)據(jù)通道傳輸來的最小化傳輸差分信號tmds，將每個數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號，所述數(shù)字信號的格式為每個時鐘輸出n個字節(jié)的數(shù)據(jù)，且當前時鐘周期為標準時鐘周期的n倍，所述n為大于1的正整數(shù)；

步驟s410，檢測當前時鐘的周期是否為標準時鐘周期的n倍。

步驟s420，獲取當前標準時鐘與數(shù)據(jù)速率比值和加擾使能，并實時更新。

具體的，可根據(jù)hdmiddc通信協(xié)議，監(jiān)測hdmi2.0scdc(stateandcontroldatachannel，狀態(tài)和控制數(shù)據(jù)通道)的tmds配置寄存器，獲取當前tmds時鐘與數(shù)據(jù)速率比值和加擾使能，并實時更新

步驟s430，將每個數(shù)據(jù)通道對應(yīng)的n個字節(jié)的數(shù)據(jù)進行對齊生成一組對齊后的數(shù)據(jù)；

步驟s440，將三組對齊后的數(shù)據(jù)進行同步生成同步后的數(shù)字信號；

步驟s450，統(tǒng)計每組對齊后的數(shù)據(jù)在預(yù)設(shè)時間內(nèi)出現(xiàn)的錯誤計數(shù)，當所述錯誤計數(shù)查出預(yù)設(shè)閾值時，輸出中斷信號至外部微控制單元mcu以使所述mcu通知源端重新進行校準，將校準后的信號通過三個數(shù)據(jù)通道輸出。

步驟s460，將所述同步后的數(shù)字信號轉(zhuǎn)換為模擬信號輸出。

需要說明的是，本實施例中除步驟s420外，其他步驟的具體實現(xiàn)可參見上一實施例。

在本實施例中，硬件自動檢測當前tmds時鐘與數(shù)據(jù)速率比值和加擾使能，減少了軟件配置的流程，可減少系統(tǒng)響應(yīng)時間，可快速輸出正確的視頻圖像。

進一步需要說明的是，方法實施例中各個步驟的執(zhí)行先后順序并不受步驟標號的限制，在不同的場景下，各個步驟的執(zhí)行先后順序可以不同。

請參閱附圖5，圖5為本發(fā)明實施例公開的一種信號傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖，該系統(tǒng)包括：

數(shù)據(jù)接收器100，用于接收從hdmi的三個數(shù)據(jù)通道傳輸來的最小化傳輸差分信號tmds，將每個數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號，所述數(shù)字信號的格式為每個時鐘輸出n個字節(jié)的數(shù)據(jù)，且當前時鐘周期為標準時鐘周期的n倍，所述n為大于1的正整數(shù)；

數(shù)據(jù)對齊模塊110，用于將每個數(shù)據(jù)通道對應(yīng)的n個字節(jié)的數(shù)據(jù)進行對齊生成一組對齊后的數(shù)據(jù)；

通道同步模塊120，用于將三組對齊后的數(shù)據(jù)進行同步生成同步后的數(shù)字信號；

數(shù)據(jù)發(fā)送器130，用于將所述同步后的數(shù)字信號轉(zhuǎn)換為模擬信號輸出。

請參閱附圖6，圖6為本發(fā)明實施例公開的再一種信號傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖，該系統(tǒng)除了包括圖5所示的數(shù)據(jù)接收器100、數(shù)據(jù)對齊模塊110、通道同步模塊120和數(shù)據(jù)發(fā)送器130之外，還包括錯誤檢測模塊140。

錯誤檢測模塊140，用于在所述將三組對齊后的數(shù)據(jù)進行同步生成同步后的數(shù)字信號之后，統(tǒng)計每組對齊后的數(shù)據(jù)在預(yù)設(shè)時間內(nèi)出現(xiàn)的錯誤計數(shù)，當所述錯誤計數(shù)查出預(yù)設(shè)閾值時，輸出中斷信號至外部微控制單元mcu以使所述mcu通知源端重新進行校準，將校準后的信號通過三個數(shù)據(jù)通道輸出。

請參閱附圖7，圖7為本發(fā)明實施例公開的又一種信號傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖，該系統(tǒng)除了包括圖6所示的數(shù)據(jù)接收器100、數(shù)據(jù)對齊模塊110、通道同步模塊120、數(shù)據(jù)發(fā)送器130和錯誤檢測模塊140之外，還包括時鐘檢測模塊150。

時鐘檢測模塊150，用于檢測當前時鐘的周期是否為標準時鐘周期的n倍。

請參閱附圖8，圖8為本發(fā)明實施例公開的又一種信號傳輸?shù)南到y(tǒng)的結(jié)構(gòu)示意圖，該系統(tǒng)除了包括圖7所示的數(shù)據(jù)接收器100、數(shù)據(jù)對齊模塊110、通道同步模塊120、數(shù)據(jù)發(fā)送器130、錯誤檢測模塊140和時鐘檢測模塊150之外，還包括scdc模塊160。

scdc模塊160，用于獲取當前標準時鐘與數(shù)據(jù)速率比值和加擾使能，并實時更新。

綜上所述：

本發(fā)明實施例中公開了一種信號傳輸?shù)姆椒跋到y(tǒng)，接收從hdmi的三個數(shù)據(jù)通道傳輸來的最小化傳輸差分信號tmds，將每個數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號，所述數(shù)字信號的格式為每個時鐘輸出n個字節(jié)的數(shù)據(jù)，且當前時鐘周期為標準時鐘周期的n倍，所述n為大于1的正整數(shù)；然后，將每個數(shù)據(jù)通道對應(yīng)的n個字節(jié)的數(shù)據(jù)進行對齊生成一組對齊后的數(shù)據(jù)；再將三組對齊后的數(shù)據(jù)進行同步生成同步后的數(shù)字信號；最后將所述同步后的數(shù)字信號轉(zhuǎn)換為模擬信號輸出。通過將每個數(shù)據(jù)通道傳輸來的tmds轉(zhuǎn)換為數(shù)字信號，所述數(shù)字信號的格式為每個時鐘輸出n個字節(jié)的數(shù)據(jù)，且當前時鐘周期為標準時鐘周期的n倍，能夠降低數(shù)字時鐘頻率，可以在較低工藝下實現(xiàn)信號的傳輸，進而降低開發(fā)芯片的工藝成本和開發(fā)難度。

本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對于實施例公開的裝置而言，由于其與實施例公開的方法相對應(yīng)，所以描述的比較簡單，相關(guān)之處參見方法部分說明即可。

專業(yè)人員還可以進一步意識到，結(jié)合本文中所公開的實施例描述的各示例的單元及算法步驟，能夠以電子硬件、計算機軟件或者二者的結(jié)合來實現(xiàn)，為了清楚地說明硬件和軟件的可互換性，在上述說明中已經(jīng)按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬件還是軟件方式來執(zhí)行，取決于技術(shù)方案的特定應(yīng)用和設(shè)計約束條件。專業(yè)技術(shù)人員可以對每個特定的應(yīng)用來使用不同方法來實現(xiàn)所描述的功能，但是這種實現(xiàn)不應(yīng)認為超出本發(fā)明的范圍。

結(jié)合本文中所公開的實施例描述的方法或算法的步驟可以直接用硬件、處理器執(zhí)行的軟件模塊，或者二者的結(jié)合來實施。軟件模塊可以置于隨機存儲器(ram)、內(nèi)存、只讀存儲器(rom)、電可編程rom、電可擦除可編程rom、寄存器、硬盤、可移動磁盤、cd-rom、或技術(shù)領(lǐng)域內(nèi)所公知的任意其它形式的存儲介質(zhì)中。

對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。