本發(fā)明涉及互聯(lián)網(wǎng)信息傳輸技術領域，具體為一種基于鄰端口調(diào)度信息的兩級交換結構實現(xiàn)方法。

背景技術：

密集波分復用等光通信技術的發(fā)展使光纖的數(shù)據(jù)傳輸速率達到400gbps，但網(wǎng)絡傳輸設備(如交換機和路由器)的交換速率卻遠遠低于光域內(nèi)的數(shù)據(jù)傳輸速率，這使得網(wǎng)絡傳輸設備成為internet性能的瓶頸。影響網(wǎng)絡設備數(shù)據(jù)傳輸速率的關鍵因素是其核心交換芯片所采用的交換結構及相應的信元轉發(fā)調(diào)度算法，因此高性能交換結構和與之協(xié)同工作的調(diào)度算法就成為下一代internet的核心技術和研究熱點。

傳統(tǒng)的交換結構因為復雜度或加速比等原因均無法滿足未來的交換需求。近年來，張正尚教授等人提出的負載均衡結構lb-bvn(loadbalancedbirkhoff-vonneumannswitcharchitecture)因非常接近未來的交換需求而備受關注。lb-bvn由兩級crossbar組成，其第一級crossbar將到達的數(shù)據(jù)流均勻散布到中間緩存，這使得該結構能夠較好地適應自相似業(yè)務流；此外其兩級crossbar均采用確定的、周期性的連接模式，這種復雜度為o(1)的crossbar連接模式排除了算法調(diào)度時間對時隙長度的影響，在信元長度一定的情況下，時隙長度僅與端口速率有關。這就意味著，端口速率可以提高到微電子技術甚至是光傳輸技術所能達到的極限。但該結構可能導致信元失序，國內(nèi)外現(xiàn)有解決失序問題的方案都在性能和復雜度之間取舍。

文獻[yeungkl,hub,liunhanovelfeedbackmechanismforloadbalancedtwo-stageswitches[c]ieeeinternationalconferenceoncommunicationsglasgow,scotland,unitedkingdom:instituteofelectricalandelectronicsengineersinc.,2007,6193-6198]提出的fmlb結構利用輸入端口k和輸出端口k位于同一線卡這一特性，通過一種錯列對稱特性的crossbar連接模式將中間緩存的狀態(tài)信息反饋到輸入端，輸入端基于該反饋信息選擇一個信元傳輸至中間緩存，這種“有的放矢”的工作模式可以有效降低中間緩存的下溢(underflow)問題，從而獲得了極其優(yōu)異的時延性能。但該結構要求調(diào)度算法在crossbar重配置時間內(nèi)完成調(diào)度過程，這一要求在現(xiàn)有微電子和存儲技術的條件下是無法實現(xiàn)的。為完成算法調(diào)度過程，只能增加時隙長度，這樣反而損害fmlb原本所具有的高速交換能力和可擴展性。對該問題的詳細介紹如下：

為便于表達，本文約定交換結構的輸入/輸出端口數(shù)均為n，定義到達輸入端口i且目的端口為輸出端口k的信元集合為數(shù)據(jù)流fi,k，記ci,k泛指fi,k的任意一個信元。兩級crossbar分別記為x1和x2，位于x1前端的voq(virtualoutputqueue虛擬輸出隊列)緩存稱為輸入緩存，記為voq1，位于x2前端的緩存稱為中間緩存，記為voq2。voq1(i,k)用于緩存ci,k，voq2(j,k)用于緩存到達中間端口j且目的端口為輸出端口k的信元。在不引起混淆的前提下，本文的“輸入端口”均指x1的輸入端口，“中間端口”均指x2的輸入端口，“輸出端口”指x2的輸出端口。序號為i的輸入端口記為ii，序號為j的中間端口記為mj，序號為k的輸出端口記為ok；ii與mj相連記為ii<-->mj，mj與ok相連記為mj<-->ok，ii通過mj與ok相連記為ii<-->mj<-->ok。端口號的加減操作最終都需要對n取模，即i-1實質(zhì)上是(i-1)modn。

(1)fmlb結構和錯列對稱連接模式

fmlb結構由x1、x2和voq1、voq2組成，如圖1所示。任意voq2(j,k)僅需設置1個信元的緩存空間，兩級crossbar采用圖2a-2d所示的錯列對稱連接模式，其關鍵特性在于若t時隙mj<-->ok，則在t+1時隙必有ik<-->mj。

fmlb采用圖3所示的反饋模式，即mj在轉發(fā)信元之后繼續(xù)向ok傳輸本地緩存的狀態(tài)信息(僅有n個bit)。由于ok和ik位于同一線卡，故可方便地將到達ok的中間緩存信息反饋至ik。錯列對稱的crossbar連接模式又恰恰使得下一個時隙ik<-->mj，這樣ik即可根據(jù)目的端口(mj)的緩存狀態(tài)信息進行“有的放矢”的信元轉發(fā)以降低中間緩存的underflow問題，從而獲得十分優(yōu)異的時延性能。

(2)fmlb對調(diào)度算法的時間限制

從圖3可知fmlb中信元傳輸和算法調(diào)度嚴格串行，為避免在x1轉發(fā)階段因信元傳輸?shù)却{(diào)度結果而增加時隙長度，fmlb要求調(diào)度算法必須在crossbar重配置時間內(nèi)完成。然而fmlb中的三種算法：rr(round-robin)、edf(earliestdeadlinefirst)和longestqueuefirst(lqf)最壞情況下均需搜索n次。

首先，lqf算法性能最優(yōu)但尋找最長隊列的復雜度為o(logn)，而且最長隊列并不一定是符合條件的(目標位置已有信元)，最壞情況下lqf算法需要搜索所有n個隊列才能獲得符合條件的最大隊長。edf選擇能在最短時間內(nèi)離開交換機的信元，對于圖2a-2d所示的錯列對稱連接模式，ii總按照voq1(i,i-2),voq1(i,i-3),…,voq1(i,0),voq1(i,n-1),voq1(i,n-2),…,voq1(i,i-1)的次序搜索第一個符合條件的隊列，最壞情況下也需要搜索n次。盡管rr算法相對易于實現(xiàn)，但事實上輪詢的下一個隊列同樣不一定符合要求，故最壞情況下也需要搜索n次。

另一方面，crossbar重配置所消耗的時間本質(zhì)上取決于crossbar交叉點的開關速度，隨著微電子技術的發(fā)展，目前成熟的商用芯片的工作頻率可達4ghz以上，即元器件開關的周期約為0.25ns(1s/4ghz)。但存儲技術的發(fā)展卻相對滯后，目前高速存儲器的存取周期約為0.5ns。雖然n比特緩存信息的反饋過程因輸入輸出端口位于同一線卡的原因耗時較少，但對最壞情況下要搜索n次且需多次比較運算的算法而言，在crossbar重配置時間內(nèi)完成反饋和調(diào)度是無法實現(xiàn)的。

由以上分析可知：雖然fmlb在仿真中表現(xiàn)出十分優(yōu)異的交換性能，但該結構中信元傳輸與調(diào)度算法的串行工作模式要求調(diào)度算法在極短的時間內(nèi)完成，對最壞情況下要搜索n次且需多次比較運算的算法而言，在crossbar重配置時間內(nèi)完成反饋和調(diào)度是無法實現(xiàn)的，這種時間限制必然導致調(diào)度算法耗時遠遠超出crossbar重配置時間，信元傳輸不得不等待調(diào)度結果，時隙長度勢必因調(diào)度算法而增加，進而限制端口速率的提升，降低fmlb的高速交換能力和可擴展性。

技術實現(xiàn)要素：

鑒于fmlb的這種缺陷，本發(fā)明的目的在于提供一種基于鄰端口調(diào)度信息的兩級交換結構實現(xiàn)方法，以拓展調(diào)度算法的時域空間，為調(diào)度算法提供更長的執(zhí)行時間，避免因信元傳輸需要等待調(diào)度結果而拉長時隙長度，從而提高交換結構的高速交換能力和可擴展性。技術方案如下：

一種基于鄰端口調(diào)度信息的兩級交換結構實現(xiàn)方法，包括兩級crossbar，以及第一級crossbar之前的輸入緩存、兩級crossbar之間的中間緩存；第一級crossbar的輸入端為交換結構的輸入端口，第二級crossbar的輸入端為中間端口，輸出端為輸出端口，在相鄰接的輸入端口之間設置數(shù)據(jù)通信鏈路，每個時隙結束之前，各輸入端口均通過該數(shù)據(jù)通信鏈路將本時隙的調(diào)度結果信息抄送至與其鄰接的輸入端口；且每個時隙結束之前，中間端口將其緩存信息經(jīng)第二級crossbar傳輸至輸出端口，輸出端口收到該緩存信息后將其反饋至位于同一線卡的輸入端口；每個時隙輸入端口皆根據(jù)接收到的上述兩類信息及此刻的本地緩存信息進行算法調(diào)度，選擇在下一個時隙轉發(fā)至中間端口的信元。

進一步的，所述通信鏈路的寬度為n個比特，n為輸入/輸出端口數(shù)。

更進一步的，還包括對中間端口的反饋信息進行預處理，提前考慮t+1時隙將被轉發(fā)走的信元，使得反饋至輸入端口的信息能最大程度地接近t+1時隙結束前瞬間的真實狀態(tài)。

更進一步的，所述兩級crossbar采用聯(lián)合錯列延時對稱連接模式，使連接狀態(tài)如下：若在t時隙，中間端口j與輸出端口k相連，則在t+2時隙必有輸入端口k與中間端口j相連。

更進一步的，所述聯(lián)合錯列延時對稱連接模式中，各端口的連接狀態(tài)及信息傳輸流程如下：

1)t時隙，crossbar的連接狀態(tài)為：ii<-->mj<-->oi+2，本時隙結束前，mj將其緩存信息傳輸至oi+2；

2)t+1時隙，oi+2將mj的緩存信息反饋給位于同一線卡的ii+2；隨后，ii+2開始進行算法調(diào)度選擇在下一時隙傳輸至mj的信元；

3)t+2時隙，第一級crossbar的連接模式為ii+2<-->mj；依據(jù)t+1時隙的調(diào)度結果將算法所選擇的信元轉發(fā)至mj；

其中，ii表示序號為i的輸入端口，mj表示序號為j的中間端口；oi+2表示序號為i+2的輸出端口，ii+2與oi+2位于同一線卡，<-->表示兩端口相連接。

更進一步的，所述聯(lián)合錯列延時對稱連接模式中，端口序號的確定方式為：

1)對于第一級crossbar，若t時隙有ii<-->mj，則中間端口的序號j由式(a)確定：

j＝(i-t+s)modn,i＝0,1,2,…,n-1(a)

其中，s為定值，modn表示對n取模；

t時隙與中間端口mj相連的輸入端口的序號i由式(b)確定：

i＝(j+t-s)modn，j＝0,1,2,…,n-1(b)

2)對于第二級crossbar，t時隙與中間端口mj相連的輸出端口的序號k由式(c)所確定：

k＝(j+t+2-s)modn,j＝0,1,2,…,n-1(c)

由式(b)和式(c)可得：

k＝(i+2)modn,i＝0,1,2,…,n-1(d)。

本發(fā)明的有益效果是：本發(fā)明通過錯列延時對稱連接模式，有效擴展了調(diào)度算法的時域空間，為輸入端口的調(diào)度算法提供了更長的執(zhí)行時間，使交換結構能夠支持較大規(guī)模的交換模塊和較高的交換效率；利用鄰端口的調(diào)度結果信息和中間端口的反饋信息，輸入端口能夠提前預知下一時隙目標端口緩存隊列的準確信息，在實現(xiàn)提前調(diào)度的同時避免了信元沖突問題。

附圖說明

圖1現(xiàn)有技術基于反饋機制的兩級交換結構fmlb結構圖。

圖2a是現(xiàn)有技術錯列對稱的crossbar連接模式t時隙示意圖。

圖2b是現(xiàn)有技術錯列對稱的crossbar連接模式t+1時隙示意圖。

圖2c是現(xiàn)有技術錯列對稱的crossbar連接模式t+2時隙示意圖。

圖2d是現(xiàn)有技術錯列對稱的crossbar連接模式t+3時隙示意圖。

圖3是現(xiàn)有技術反饋模式示意圖。

圖4a是本發(fā)明所采用的錯列延時對稱連接模式t時隙示意圖。

圖4b是本發(fā)明所采用的錯列延時對稱連接模式t+1時隙示意圖。

圖4c是本發(fā)明所采用的錯列延時對稱連接模式t+2時隙示意圖。

圖4d是本發(fā)明所采用的錯列延時對稱連接模式t+3時隙示意圖。

圖5是本發(fā)明所采用的相鄰輸入端口之間的通信鏈路示意圖。

圖6是本發(fā)明方法中調(diào)度算法的時域空間示意圖。

圖7是本發(fā)明方法在均勻業(yè)務流環(huán)境中的時延性能比較圖。

圖8是本發(fā)明方法在突發(fā)業(yè)務流環(huán)境中的時延性能比較圖(平均突發(fā)長度＝32)。

具體實施方式

下面結合附圖和具體實施例對本發(fā)明做進一步詳細說明。一種基于鄰端口調(diào)度信息的兩級交換結構實現(xiàn)方法(asrlbadjacent-scheduling-resultsbasedloadbalancedtwo-stageswitcharchitecture)，包括兩級crossbar(x1和x2)，以及第一級crossbar之前的輸入緩存、兩級crossbar之間的中間緩存；第一級crossbar的輸入端為交換結構的輸入端口，第二級crossbar的輸入端為中間端口，輸出端為輸出端口；在相鄰接的輸入端口之間設置數(shù)據(jù)通信鏈路，每個時隙結束之前，各輸入端口均通過該數(shù)據(jù)通信鏈路將本時隙的調(diào)度結果信息抄送至與其鄰接的輸入端口；且每個時隙結束之前，中間端口將其緩存信息經(jīng)第二級crossbar傳輸至輸出端口，輸出端口收到該緩存信息后將其反饋至位于同一線卡的輸入端口；每個時隙輸入端口皆根據(jù)接收到的上述兩類信息及此刻的本地緩存信息進行算法調(diào)度，選擇在下一個時隙轉發(fā)至中間端口的信元。

本實施例中兩級緩存均采用voq緩沖模式，分別記為voq1和voq2，voq1(i,k)用于緩存ci,k，voq2(j,k)用于緩存到達mj且目的端口為ok的信元。任意voq2(j,k)僅設置一個信元的緩存空間。在任意相鄰輸入端口之間均設置寬度為n個比特的通信鏈路用于抄送調(diào)度結果信息；輸入端口在每個時隙結束之前將本地調(diào)度結果信息利用輸入端口之間的數(shù)據(jù)通信鏈路抄送至相鄰輸入端口；中間端口在每個時隙結束之前將該端口的緩存信息通過既有的crossbar連接傳輸?shù)较鄳妮敵龆丝?，隨后該信息被反饋至位于同一線卡的輸入端口；輸入端口綜合本地緩存信息、反饋而來的中間緩存信息和鄰端口調(diào)度結果信息進行算法調(diào)度選擇下一時隙要轉發(fā)的信元。該信元將在下一時隙通過x1被轉發(fā)至中間端口。

也即在本實施例中每個時隙輸入端口都要基于以下信息進行算法調(diào)度：

1)中間端口在上一時隙結束時刻反饋而來的緩存信息；

2)鄰接輸入端口在上一時隙結束時刻抄送而來的調(diào)度結果信息；

3)輸入端口本地的緩存信息。

本實施例的方法asrlb是針對fmlb對調(diào)度算法的時間限制問題所做的改進方案，兩者的不同之處在于：

(1)x1和x2采用的連接模式不同。

上述兩級crossbar采用聯(lián)合的錯列延時對稱連接模式：若在t時隙，mj<-->ok，則在t+2時隙必有ik<-->mj；這種機制保證在t時隙結束之前可將mj的緩存狀態(tài)信息利用既有的crossbar連接傳輸至ok，而ok和ik位于同一線卡，因此可以很方便地將mj的緩存狀態(tài)信息反饋至ik。由于目標端口的緩存信息已知，ik可以在t+1時隙進行有的放矢的算法調(diào)度，選擇將在t+2時隙進行轉發(fā)的信元。

如圖4a所示，t時隙的連接模式為ii<-->mj<-->oi+2，本時隙結束前，mj的緩存信息被傳輸至oi+2。

如圖4b所示，t+1時隙oi+2將mj的緩存信息反饋給位于同一線卡的ii+2。隨后，ii+2開始進行算法調(diào)度選擇在下一時隙將傳輸至目標端口mj的信元。

如圖4c所示，t+2時隙的連接模式為ii+2<-->mj。依據(jù)t+1時隙的調(diào)度結果將算法所選擇的信元轉發(fā)至mj。

其中，ii為輸入端口i，i是輸入端口的一個序號，i取值為0～n-1，因為輸入端口、中間端口、輸出端口都會有n個，一般交換機或路由器的交換規(guī)模n為32、48、64、96、128這樣的數(shù)。mj為中間端口j；oi+2為輸出端口i+2，ii+2與oi+2位于同一線卡，<-->表示兩端口相連接，端口號的加減操作實質(zhì)上要對n取模。

作為算法調(diào)度的基礎數(shù)據(jù)之一，ii+2獲得的反饋信息在t+1時隙開始后就已經(jīng)到達，因此決定t+2時隙選擇哪一個信元傳輸?shù)乃惴ㄕ{(diào)度過程從t+1時隙即可開始進行。通過這種錯列延時對稱連接模式，asrlb有效擴展了調(diào)度算法的時域空間。

(2)中間端口每次反饋的信息不同。

由上述分析可知：ii+2在t+1時隙所進行的調(diào)度用于決策t+2時隙所傳輸?shù)男旁虼苏{(diào)度所需的是目標端口(mj)在t+1時隙結束前瞬間的緩存信息。然而ii+2在t+1時隙之初所獲得的僅是目標端口(mj)在t時隙結束前瞬間的緩存信息，該信息在經(jīng)過t+1時隙后可能會發(fā)生變化，這種變化只有如下兩種可能性：

1)在t+1時隙有一個新的信元到達mj。

2)緩存中某個信元在t+1時隙被轉發(fā)。

對于第一種情況，中間端口無法預知未發(fā)生的情況。但對于第二種情況，由于x2的連接模式是確定的，即在t+1時隙mj將哪一個voq隊列中的信元轉發(fā)至輸出端是確定的。因此asrlb對反饋信息進行預處理，提前考慮t+1時隙將被轉發(fā)走的信元，使得反饋至輸入端口的信息能最大程度地接近t+1時隙結束前瞬間的真實狀態(tài)。

(3)在相鄰輸入端口之間增設通信鏈路實現(xiàn)調(diào)度結果信息的抄送。

上述分析可知，中間端口的反饋信息經(jīng)預處理之后仍然不能精確反映t+1時隙結束前瞬間的緩存狀態(tài)信息，這一缺陷可能導致調(diào)度算法選擇轉發(fā)一個目標緩存非空的信元，進而導致信元沖突和失序，為解決信元沖突和失序問題需要更多的緩存和額外的重排序機制，這就會導致交換過程的復雜化。

asrlb所采用的錯列延時對稱連接模式確定了在t+1時隙必有ii+1<-->mj，在t+1時隙是否有信元被轉發(fā)至mj唯一地由ii+1在t時隙進行的調(diào)度算法所確定且該算法在t時隙結束前就已經(jīng)完成。換言之，ii+1在t時隙運行的算法調(diào)度結果是ii+2進行算法調(diào)度所依賴的基礎數(shù)據(jù)之一?？紤]到ii+1和ii+2是一對相鄰的輸入端口，故asrlb在相鄰輸入端口之間建立圖5所示的通信鏈路用以將ii+1的調(diào)度結果信息抄送至ii+2，利用這種鄰端口的調(diào)度結果信息和中間端口的反饋信息，ii+2便能獲得mj在t+1時隙結束時刻的準確信息，從而避免因目標緩存信息不完整而造成的信元沖突等一系列問題。

(4)算法調(diào)度過程不同。

asrlb中的算法調(diào)度具有如下三種不同的特點：

1)算法所依據(jù)的信息不同：asrlb中輸入端口的調(diào)度是基于三種因素來綜合確定調(diào)度結果的，這三種信息分別是：本地的緩存信息、中間端口經(jīng)預處理后的反饋信息和鄰端口抄送而來的調(diào)度結果信息。依據(jù)上述三種信息可選擇rr、lqf、或edf等進行調(diào)度。

2)算法執(zhí)行的時域空間不同：asrlb中輸入端口每個時隙進行一次調(diào)度，調(diào)度算法在每個時隙開始后接收并處理經(jīng)反饋和抄送到達的信息，隨后開始進行算法調(diào)度，最終在本時隙結束之前完成。調(diào)度算法執(zhí)行的時域空間如圖6所示。

3)算法的調(diào)度性能有所區(qū)別：asrlb提前一個時隙開始進行算法調(diào)度，一方面實現(xiàn)了對算法時域空間的擴展，另一方面卻因為無法預知算法運行時當前時隙內(nèi)的信元到達情況，因此會造成當前時隙內(nèi)到達空緩存隊列的信元無法在下一個時隙被轉發(fā)，因此在負載率較低時可能會造成時延的增加，在負載率較高時，因為輸入端voq緩存隊列非空的概率較低，故其性能損失也會大大降低。

具體實施過程如下：

(1)聯(lián)合錯列延時對稱連接模式

兩級crossbar采用聯(lián)合錯列延時對稱連接模式，該模式具有如下特征：

1)對于x1，若t時隙有ii<-->mj，則中間端口的序號j由式(a)所確定：

j＝(i-t+s)modn,i＝0,1,2,…,n-1(a)

其中s為定值，用于確定x1的初始連接狀態(tài)。圖4a-4d所示的錯列延時對稱連接模式是s＝1時的連接示意圖。

t時隙與mj相連的輸入端口的序號i由式(b)確定：

i＝(j+t-s)modn，j＝0,1,2,…,n-1(b)

2)對于x2，t時隙與mj相連的輸出端口的序號k由式(c)所確定：

k＝(j+t+2-s)modn,j＝0,1,2,…,n-1(c)

由式(b)和式(c)可得：

k＝(i+2)modn,i＝0,1,2,…,n-1(d)

由式(d)可知，ii在不同的時隙經(jīng)過不同的中間端口與固定的輸出端口oi+2相連。

(2)對反饋信息進行預處理

mj在t時隙結束時刻所反饋的信息用n個比特的fbinfo來表示，其值采用如下算法確定：

(3)在相鄰輸入端口之間增設通信鏈路

1)在任意相鄰輸入端口之間設置寬度為n的通信鏈路，如圖5所示。

2)ii+1在t時隙結束前將其調(diào)度結果信息傳輸至ii+2，則該信息用n個比特的schinfo來表示，其初值為0，若t時隙的調(diào)度算法選擇在t+1時隙將轉發(fā)voq1(i+1,z)的隊首信元，則schinfo的生成算法如下：

step1：schinfo＝0；temp＝1；

step2：schinfo＝(temp<<z)；

3)每個時隙結束之前，ii+1將schinfo通過圖5所示的通信鏈路傳輸至ii+2。

(4)改進的edf調(diào)度算法

asrlb的所有輸入端口在每個時隙都會進行一次算法調(diào)度，其調(diào)度結果用于確定下一時隙將哪一個信元轉發(fā)至對應的中間端口。

本實施例提出一種基于三種信息綜合的edf算法，t時隙工作在ii的edf算法描述如下：

本發(fā)明asrlb方法帶來的優(yōu)點由以下兩方面驗證：

(1)asrlb對算法執(zhí)行時間的拓展。

若將一個時隙的時間記為tslot，crossbar的重配置時間記為treconf，信元的發(fā)送時間記為tcell，n個比特信息(如fbinfo和schinfo)的發(fā)送時間記為tn-bit，n個比特的反饋信息從輸出端口反饋至位于同一線卡的輸入端口所經(jīng)歷的時間記為tfeedback，鄰端口調(diào)度信息經(jīng)專用的通信鏈路傳輸至相鄰輸入端口所經(jīng)歷的時間記為tcc，信元在經(jīng)過crossbar的傳播時延記為tprop，則：

tmax＝max(tfeedback,tcc)

tslot＝treconf+tcell+tprop+tn-bit

考慮到tfeedback和tcc只需極短時間即可完成，故asrlb中的調(diào)度算法可在每時隙起始后延時treconf-tmax后開始進行。因為輸入端口需要將本地調(diào)度結果信息傳輸至相鄰端口，故asrlb要在此之前結束算法調(diào)度過程。調(diào)度算法的可用執(zhí)行時間區(qū)間如圖6所示，若將asrlb中算法的執(zhí)行時間記為tasrlb，則：

tasrlb＝treconf+tcell-tmax

考慮相同的分析方法，圖3所示fmlb中算法的調(diào)度時間tfmlb為：

tfmlb＝treconf–tfeedback

易見，相對于fmlb，本實施例的方法提供了相對較大的時域空間，這一特性使得交換結構能夠支持較大規(guī)模的交換模塊和較高的交換速率。

(2)asrlb的時延性能仿真實驗

仿真實驗分別從islip、byte-focal、fmlb、asrlb及oq(outputqueuing)五種交換結構的角度在均勻業(yè)務流和突發(fā)業(yè)務流環(huán)境中進行仿真分析，仿真采用32×32的交換模型，仿真結果越小越好。

1)均勻業(yè)務流模型

信元以bernoullii.i.d.過程到達且以等概率到達各輸出端口。仿真結果如圖7所示。

2)突發(fā)業(yè)務流模型

突發(fā)數(shù)據(jù)流用on-off模型來產(chǎn)生，其平均突發(fā)長度設為32，同一突發(fā)塊內(nèi)的信元具有相同的目的端口，仿真結果如圖8所示。

仿真所選五種結構中，islip算法廣泛應用于現(xiàn)有各類型iq交換機，但復雜的集中式調(diào)度制約了其高速交換能力和可擴展性；oq需要n倍的加速比，在實際應用中是無法實現(xiàn)的(除非n極小)，其理論時延常被視為交換結構性能的上限。

byte-focal、fmlb和本發(fā)明所提出的asrlb同屬于負載均衡類兩級交換結構，該類型的交換結構在未來的高速交換和自相似業(yè)務流環(huán)境中具有特殊的優(yōu)勢，仿真結果表明：asrlb的時延性能遠優(yōu)于byte-focal而稍遜于fmlb，但考慮到fmlb的理論性能是無法實現(xiàn)的，故本發(fā)明方法asrlb仍具有優(yōu)異的應用價值。