本實(shí)用新型涉及電子通信技術(shù)領(lǐng)域，尤其涉及一種空間信息網(wǎng)絡(luò)鏈路控制設(shè)備。

背景技術(shù)：

構(gòu)建具有星間通信能力的空間信息網(wǎng)絡(luò)，可以減小通信系統(tǒng)對地面基礎(chǔ)設(shè)施的依賴性，滿足全球或區(qū)域用戶的通信服務(wù)需求，進(jìn)一步有效緩解地面網(wǎng)絡(luò)中的擁塞狀況，保障信息的有效傳輸和可靠傳遞。但是，空間信息網(wǎng)絡(luò)具有的節(jié)點(diǎn)距離遠(yuǎn)、鏈路誤碼高、業(yè)務(wù)種類多等特點(diǎn)，對鏈路建立、幀長設(shè)計(jì)、業(yè)務(wù)復(fù)用等技術(shù)提出了較高要求?，F(xiàn)有技術(shù)中的網(wǎng)絡(luò)鏈路控制設(shè)備在傳輸線路上沒有充分考慮衛(wèi)星通信中數(shù)據(jù)量大以及數(shù)據(jù)類型多的問題，存在鏈路連接部件不夠穩(wěn)定，并且電子部件的配合也不夠精確，會造成數(shù)據(jù)中斷和數(shù)據(jù)丟失的現(xiàn)象。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型公開了一種空間信息網(wǎng)絡(luò)鏈路控制設(shè)備，包括對數(shù)據(jù)信息進(jìn)行調(diào)控的總控制單元，所述總控制單元上分別連接有第一接口板和第二接口板；

所述總控制單元包括網(wǎng)絡(luò)交換單元，所述網(wǎng)絡(luò)交換單元上連接有物理層芯片、部件互聯(lián)橋接芯片、閃存器、存儲器、連接器和RS232接口；

所述網(wǎng)絡(luò)交換單元通過網(wǎng)絡(luò)交換單元和部件互聯(lián)橋接芯片與CPCI總線相連接再與第一接口板數(shù)據(jù)通信；所述網(wǎng)絡(luò)交換單元通過連接器與第二接口板相連接；所述第一接口板包括第一收發(fā)接口、以太網(wǎng)接口和網(wǎng)口，所述第二接口板包括第二收發(fā)接口。

所述網(wǎng)絡(luò)交換單元采用FPGA芯片，其型號為XC7K325T。

所述物理層芯片采用網(wǎng)絡(luò)PHY芯片其型號為88E1116R，部件互聯(lián)橋接芯片采用PCI橋接方式其型號為PCI9056的橋接芯片。

由于采用了上述技術(shù)方案，本實(shí)用新型提供的一種空間信息網(wǎng)絡(luò)鏈路控制設(shè)備，適用于星間及星地通信的多個工作頻段和多種通信方式，如微波通信、激光通信中。重點(diǎn)突破的動態(tài)成幀技術(shù)、基于數(shù)據(jù)優(yōu)先級的業(yè)務(wù)調(diào)度技術(shù)有效解決了鏈路協(xié)議在空間通信環(huán)境中的適用問題。該裝置設(shè)計(jì)新穎、電路結(jié)構(gòu)簡單可以被通信領(lǐng)域廣泛應(yīng)用。

附圖說明

為了更清楚地說明本申請實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請中記載的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本實(shí)用新型的結(jié)構(gòu)示意圖；

圖2為本實(shí)用新型中FPGA總體邏輯連接關(guān)系示意圖；

圖3為本實(shí)用新型中FPGA的光纖802.3協(xié)議接口模塊示意圖；

圖4為本實(shí)用新型中FPGA的RJ45的802.3協(xié)議接口模塊示意圖；

圖5為本實(shí)用新型中FPGA的光纖802.3協(xié)議接口模塊示意圖；

圖6為本實(shí)用新型中FPGA的RJ45的802.3協(xié)議接口模塊示意圖。

具體實(shí)施方式

為使本實(shí)用新型的技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合本實(shí)用新型實(shí)施例中的附圖，對本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚完整的描述：

如圖1-圖6所示的一種空間信息網(wǎng)絡(luò)鏈路控制設(shè)備，主要包括對數(shù)據(jù)信息進(jìn)行調(diào)控的總控制單元，所述總控制單元上分別連接有第一接口板和第二接口板?？偪刂茊卧谂c外部進(jìn)行數(shù)據(jù)通信時根據(jù)數(shù)據(jù)的特點(diǎn)選擇合適的第一接口板或者第二接口板與外界電路進(jìn)行數(shù)據(jù)通信。例如當(dāng)數(shù)據(jù)量為千兆類型的則選用第二接口板；如果數(shù)據(jù)量為萬兆的數(shù)據(jù)則選用第一接口板的接口進(jìn)行數(shù)據(jù)傳輸。

所述總控制單元包括網(wǎng)絡(luò)交換單元1，所述網(wǎng)絡(luò)交換單元1上連接有物理層芯片11、部件互聯(lián)橋接芯片12、閃存器13、存儲器14、連接器15和RS232接口16；所述網(wǎng)絡(luò)交換單元1通過物理層芯片11和部件互聯(lián)橋接芯片12與CPCI總線相連接再與第一接口板數(shù)據(jù)通信；所述網(wǎng)絡(luò)交換單元1通過連接器15與第二接口板相連接；所述第一接口板包括第一收發(fā)接口、以太網(wǎng)接口和網(wǎng)口，所述第二接口板包括第二收發(fā)接口。

進(jìn)一步的，所述網(wǎng)絡(luò)交換單元1采用FPGA芯片，其型號為XC7K325T?；贔PGA的網(wǎng)絡(luò)交換單元采用標(biāo)準(zhǔn)3U CPCI總線標(biāo)準(zhǔn)，占用3U CPCI機(jī)箱兩個槽位，采用FPGA進(jìn)行網(wǎng)絡(luò)數(shù)據(jù)交換處理，適用于高性能、大數(shù)據(jù)量的信號處理系統(tǒng)。FPGA上外掛256M×64bit DDR3存儲器，用于數(shù)據(jù)緩存，F(xiàn)PGA上外掛1Gbit Flash存儲器，用于程序固化和用戶數(shù)據(jù)，板卡前面板引出8路光纖，4路 光纖(1、2、3、4)為802.3協(xié)議，4路光纖(A、B、C、D)為SNP協(xié)議，板卡前面板引出串口用于控制管理，通過后插板引出2路光纖(6、7)為802.3協(xié)議，通過后插板引出4路RJ45網(wǎng)口，協(xié)議為802.3協(xié)議，通過后插板引出兩路WiFi信號，協(xié)議為802.11協(xié)議，F(xiàn)PGA通過橋接芯片連接CPCI總線，可以實(shí)現(xiàn)與CPCI主機(jī)的通訊。

Xilinx 7系列FPGA由三款全新FPGA產(chǎn)品系列組成，可滿足從大批量成本敏感型應(yīng)用的低成本、小型化，到超高性能應(yīng)用的超高端連接帶寬、邏輯容量和信號處理能力等一系列系統(tǒng)需求。作為可編程芯片，7系列器件是目標(biāo)設(shè)計(jì)平臺的堅(jiān)實(shí)基礎(chǔ)，使設(shè)計(jì)人員從開發(fā)周期的開始階段就能將精力集中在系統(tǒng)創(chuàng)新上。Xilinx 7系列FPGA采用業(yè)界最先進(jìn)的高性能、低功耗(HPL)28nm高介電層/金屬閘(HKMG)工藝技術(shù)，將系統(tǒng)性能推到前所未有的新高度，I/O帶寬高達(dá)2.4Tb/s，邏輯單元多達(dá)200萬個，DSP性能達(dá)到4.7TMACS，且功耗相對前代器件而言降低了50％，成為了取代ASSP和ASIC的完全可編程解決方案。本系統(tǒng)采用Xilinx公司KintexTM-7系列FPGA芯片XC7K325T，主要完成高速實(shí)時處理功能。封裝選擇的是FFG900。

其中存儲器14選用的是DDR3，DDR3選用的是Hynix的256M*16bit芯片，4片組成256M*64bit，一共2G字節(jié)的存儲空間。DDR3控制器由FPGA邏輯完成，控制器使用K7FPGA的高性能BANK，可以實(shí)現(xiàn)800MHz時鐘的速度。整個DDR3存儲的理論帶寬達(dá)到12.8GB/S(800MHz*2*8B)的吞吐速率。

閃存器13選用Flash芯片，是Micron的1Gbit NORFlash，總線寬度16bit，支持同步訪問，可以實(shí)現(xiàn)與FPGA的高速數(shù)據(jù)傳輸，主要用于FPGA的配置數(shù)據(jù)存放，也可以存放用戶數(shù)據(jù)。

部件互聯(lián)橋接芯片12采用PCI橋接方式其型號為PCI9056的橋接芯片。該芯片可以實(shí)現(xiàn)PCI總線到局部總線的協(xié)議轉(zhuǎn)換，完成給FPGA擴(kuò)展PCI接口的功能。PCI端支持32位數(shù)據(jù)寬度、支持33MHz或者66MHz的PCI總線，理論帶寬為66M*32bit＝266MB/S，可以實(shí)現(xiàn)最高166兆字節(jié)每秒的數(shù)據(jù)傳輸。

物理層芯片采用網(wǎng)絡(luò)PHY芯片其型號為88E1116R，該器件是千兆網(wǎng)的物理層器件，與FPGA內(nèi)的MAC連接是RGMII接口，對外支持1000BASE-T的以太網(wǎng)。對外接口支持10/100/1000BASE-T三種速率，兼容802.3。

其中該總控制單元的電源的供電選用的是Linear的微模塊電源LTM4620A。該模塊為雙路輸出，每路支持最大13A的電流輸出。系統(tǒng)使用兩個該電源模塊， 為FPGA，DDR3，PCI橋接，光纖模塊等進(jìn)行供電。

第一接口板對外的千兆網(wǎng)接口有光纖千兆網(wǎng)和雙絞線千兆網(wǎng)接口，光纖千兆網(wǎng)接口選用了兩款比較通用千兆網(wǎng)模塊，為finisar的FTLF8524P2系列和FTLF1424P2系列。FTLF8524P2系列為850mm波長多模光模塊，可支持1.063/2.125/4.25Gb/S Fiber Channel協(xié)議，也可以支持1.25G的1000Base-X以太網(wǎng)協(xié)議；FTLF8524P2系列為1310mm波長單模光模塊，可支持1.063/2.125/4.25Gb/S Fiber Channel協(xié)議，也可以支持1.25G的1000Base-X以太網(wǎng)協(xié)議。

FPGA內(nèi)總體邏輯連接關(guān)系如圖2所示，主要用以實(shí)現(xiàn)802.3協(xié)議和SNP協(xié)議的數(shù)據(jù)交換與控制。802.3協(xié)議接口管理負(fù)責(zé)802.3協(xié)議的數(shù)據(jù)收發(fā)，SNP協(xié)議接口管理負(fù)責(zé)SNP協(xié)議的數(shù)據(jù)收發(fā)；中間的數(shù)據(jù)交換管理模塊負(fù)責(zé)將兩邊的協(xié)議數(shù)據(jù)進(jìn)行格式轉(zhuǎn)換，根據(jù)管理端口的配置的交換路徑進(jìn)行數(shù)據(jù)交換；數(shù)據(jù)緩沖管理模塊對網(wǎng)絡(luò)數(shù)據(jù)進(jìn)行緩沖，實(shí)現(xiàn)網(wǎng)絡(luò)出錯重發(fā)功能。

(1)光纖802.3協(xié)議接口模塊

光纖802.3協(xié)議接口模塊由FPGA實(shí)現(xiàn)，內(nèi)幕邏輯實(shí)現(xiàn)MAC，高速收發(fā)器實(shí)現(xiàn)PHY，外部鏈接光纖模塊實(shí)現(xiàn)1000BASE-X數(shù)據(jù)互聯(lián)，結(jié)構(gòu)如圖3所示。數(shù)據(jù)流程是光纖模塊實(shí)現(xiàn)光電轉(zhuǎn)換，將1.5Gbps的串行信號送給FPGA內(nèi)的高速收發(fā)器模塊；高速收發(fā)器模塊實(shí)現(xiàn)PHY的功能，將1.5Gbps的串行信號進(jìn)行解串等處理，通過內(nèi)部GMII接口與MAC相連；MAC通過GMII接口接PHY的數(shù)據(jù)，進(jìn)行處理，以FIFO接口形式輸出接收到的數(shù)據(jù)，同時支持反向通信。

(2)RJ45的802.3協(xié)議接口模塊

RJ45的802.3協(xié)議接口模塊由FPGA實(shí)現(xiàn)，內(nèi)幕邏輯實(shí)現(xiàn)MAC，PHY使用外部芯片實(shí)現(xiàn)，通過變壓器和RJ45接口實(shí)現(xiàn)10/100/1000BASE-T的數(shù)據(jù)互聯(lián)，結(jié)構(gòu)如圖4所示。數(shù)據(jù)流程是電信號通過變壓器隔離轉(zhuǎn)換，將四組差分信號送給外部的PHY芯片，PHY芯片對差分信號進(jìn)行接收和處理，通過RGMII接口與FPGA的MAC相連；FPGA內(nèi)的MAC通過RGMII接口接PHY的數(shù)據(jù)，進(jìn)行處理，以FIFO接口形式輸出接收到的數(shù)據(jù)；同樣支持反向通信。

(3)SNP協(xié)議接口模塊

SNP協(xié)議的底層處理與光纖接口的802.3協(xié)議相同。SNP協(xié)議接口模塊由FPGA實(shí)現(xiàn)，內(nèi)幕邏輯實(shí)現(xiàn)SNP主導(dǎo)頭，高速收發(fā)器實(shí)現(xiàn)PHY，外部鏈接光纖模塊實(shí)現(xiàn)1000BASE-X數(shù)據(jù)互聯(lián)，結(jié)構(gòu)如圖5所示。

(4)Wifi的802.11協(xié)議接口模塊

WiFi接口由外部的Wifi模塊實(shí)現(xiàn)協(xié)議部分，通過SPI口與FPGA內(nèi)的處理器相連，由處理器完成部分協(xié)議和數(shù)據(jù)處理工作，并通過FIFO將數(shù)據(jù)送至交換模塊，如圖6所示。

(5)DDR存儲控制管理

DDR存儲部分實(shí)現(xiàn)對網(wǎng)絡(luò)數(shù)據(jù)緩存，用與數(shù)據(jù)的出錯重發(fā)，每一個發(fā)送通道都有固定的緩沖區(qū)，所有的數(shù)據(jù)包按照FIFO的方式存放，按順序進(jìn)行發(fā)送，確認(rèn)發(fā)送成功后，發(fā)送下一數(shù)據(jù)包。

(6)數(shù)據(jù)交換管理

數(shù)據(jù)交換管理部分包括數(shù)據(jù)交換路徑控制和數(shù)據(jù)格式轉(zhuǎn)換。數(shù)據(jù)交換路徑控制，由處理器通過串口接收控制信息，確定數(shù)據(jù)交換路徑，通過內(nèi)部邏輯實(shí)現(xiàn)數(shù)據(jù)交換。協(xié)議轉(zhuǎn)換模塊只在SNP協(xié)議的接口處出現(xiàn)，在收到或者發(fā)送SNP協(xié)議數(shù)據(jù)包時，進(jìn)行協(xié)議轉(zhuǎn)換。

以上所述，僅為本實(shí)用新型較佳的具體實(shí)施方式，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實(shí)用新型揭露的技術(shù)范圍內(nèi)，根據(jù)本實(shí)用新型的技術(shù)方案及其實(shí)用新型構(gòu)思加以等同替換或改變，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。