一種多路冗余視覺信號處理和視頻播放系統(tǒng)的制作方法
【專利摘要】本實用新型涉及一種多路冗余視覺信號處理和視頻播放系統(tǒng)，其特征在于：包括編解碼器、均衡器、視頻圖像處理器、視頻分割器，視頻圖像處理器與視頻分割器和SDRAM連接，視頻分割器通過視頻補償處理器與視頻拼接器連接，視頻拼接器通過3D圖像處理器與顯示屏連接，3D圖像處理器還通過DVI編解碼器、DVI均衡器與記錄儀連接；視頻分割器將輸入到視頻圖像處理器的視頻信號分割成兩路二維圖像，輸入到視頻補償處理器進行補償，并將補償后的圖像信號通過視頻拼接器進行拼接，將拼接后的圖像輸入到3D圖像處理器進行處理在顯示屏上顯示。本實用新型具有成本低廉、實現(xiàn)容易、可靠性高、靈活性強、穩(wěn)定性好，且兼容性好等優(yōu)點。
【專利說明】一種多路冗余視覺信號處理和視頻播放系統(tǒng)

【技術領域】
[0001]本實用新型涉及視頻圖像信號處理【技術領域】，尤其是涉及一種多路冗余視覺信號處理和視頻播放系統(tǒng)。

【背景技術】
[0002]目前平面顯示技術日益成熟，在輕薄度、屏幕大小、亮度、對比度以及響應速度等發(fā)明取得了非常大的成果，人們在欣賞到絢麗多彩的平面畫面之后，越來越不滿足平面顯示的限制。
[0003]隨著視頻圖像技術的快速發(fā)展，用戶要求高質(zhì)量視頻圖像的要求也越來越強烈，由于3D視頻圖像技術具有立體感強、視覺效果好以及圖像質(zhì)量高等優(yōu)點，目前已經(jīng)成為發(fā)展的方向。而現(xiàn)在的3D顯示技術主要分為兩類:一類是采用雙眼視差法；另一類是多視點技術法。采用這兩種方式的3D顯示裝置具有成本高、穩(wěn)定性和可靠性差、不能兼容目前平面顯示技術的缺點。


【發(fā)明內(nèi)容】

[0004]本實用新型的目的就是為了克服上述現(xiàn)有技術存在的缺陷而提供一種多路冗余視覺信號處理和視頻播放系統(tǒng)，該系統(tǒng)利用FPGA設計結構化狀態(tài)機實現(xiàn)對SDRAM的控制，完成了對數(shù)據(jù)的緩存設計，實現(xiàn)了對DVI視頻冗余信號的解碼、編碼、實時處理以及輸出顯示。該系統(tǒng)電路設計簡潔，具有速度快、可靠性高、靈活性強、實用性強和功能可擴展等優(yōu)點。并且，由于信號通道增加冗余設計，因而加強了系統(tǒng)顯示的穩(wěn)定性和可靠性，解決了目前3D顯示技術中存在的成本高、無法兼容平面顯示技術的缺點。
[0005]本實用新型的目的可以通過以下技術方案來實現(xiàn):一種多路冗余視覺信號處理和視頻播放系統(tǒng)，其特征在于:包括第一 DVI均衡器、第一 DVI編解碼器、第二 DVI均衡器、第二DVI編解碼器、SDRAM、視頻圖像處理器、視頻分割器、視頻補償處理器、視頻拼接器和3D圖像處理器，所述視頻圖像處理器與視頻分割器和SDRAM連接，視頻分割器通過視頻補償處理器與視頻拼接器連接，視頻拼接器通過3D圖像處理器與顯示屏連接，所述3D圖像處理器還通過第二 DVI編解碼器與第二 DVI均衡器連接，所述第二 DVI均衡器輸出端連接記錄儀；所述視頻分割器將輸入到視頻圖像處理器的視頻信號分割成兩路二維圖像，輸入到視頻補償處理器進行補償，并將補償后的圖像信號通過視頻拼接器進行拼接，將拼接后的圖像輸入到3D圖像處理器進行處理在顯示屏上顯示。
[0006]進一步地，該系統(tǒng)還包括有音視頻數(shù)據(jù)編碼器、音頻處理器和揚聲器，所述視頻圖像處理器與音視頻數(shù)據(jù)編碼器連接，音視頻數(shù)據(jù)編碼器通過音頻處理器與揚聲器連接。
[0007]進一步地，所述視頻圖像處理器為Altera公司生產(chǎn)的FPGA芯片EP2S30F1020I4
O
[0008]進一步地，所述第一 DVI編解碼氣和第二 DVI編解碼器為TI公司生產(chǎn)的芯片TFP401、TFP410。
[0009]進一步地，所述第一 DVI均衡器與第二 DVI均衡器選用TI公司生產(chǎn)的均衡器DS16EV5110。
[0010]進一步地，所述SDRAM選用MICRO公司生產(chǎn)的容量為128M的MT48LC4M32B2TG-6器件。
[0011]進一步地，所述第一 DVI均衡器輸入多路DVI視頻信號。
[0012]與現(xiàn)有技術相比，本實用新型有一下優(yōu)點:
[0013]1、本實用新型的視頻處理系統(tǒng)利用FPGA設計結構化狀態(tài)機實現(xiàn)對SDRAM的控制，完成了對數(shù)據(jù)的緩存設計，實現(xiàn)了對DVI視頻冗余信號的解碼、編碼、實時處理以及輸出顯示。該系統(tǒng)電路設計簡潔，具有速度快、可靠性高、靈活性強、實用性強和功能可擴展等優(yōu)點。
[0014]2、同時，由于本視頻處理系統(tǒng)信號通道增加冗余設計，因而加強了系統(tǒng)顯示的穩(wěn)定性和可靠性，解決了目前3D顯示技術中存在的成本高、無法兼容平面顯示技術的缺點。
[0015]3、本實用新型通過將普通的視頻信號輸入進行分割形成兩路二維圖像信號，然后通過對這兩路視頻圖像進行視頻補償處理和拼接處理，使之形成疊加在一起的效果，然后再通過3D圖像處理器處理相成3D視頻圖像輸出。與現(xiàn)有技術相比，本實用新型具有成本低廉、實現(xiàn)容易，且兼容性好等優(yōu)點。

【專利附圖】

【附圖說明】
[0016]圖1本實用新型的系統(tǒng)原理框圖；
[0017]圖2本實用新型的主控制器FPGA內(nèi)部結構圖；
[0018]圖3本實用新型的為編解碼芯片混合信號的供電參考電路圖；
[0019]圖4本實用新型的SDRAM操作前與操作后圖形效果對比圖。

【具體實施方式】
[0020]下面結合附圖進一步詳細描述本實用新型的【具體實施方式】:
[0021]如圖1所示，一種多路冗余視覺信號處理和視頻播放系統(tǒng)，其特征在于:包括第一DVI均衡器、第一 DVI編解碼器、第二 DVI均衡器、第二 DVI編解碼器、SDRAM、視頻圖像處理器、視頻分割器、視頻補償處理器、視頻拼接器和3D圖像處理器，所述視頻圖像處理器與視頻分割器和SDRAM連接，視頻分割器通過視頻補償處理器與視頻拼接器連接，視頻拼接器通過3D圖像處理器與顯示屏連接，所述3D圖像處理器還通過第二 DVI編解碼器與第二DVI均衡器連接，所述第二 DVI均衡器輸出端連接記錄儀；所述視頻分割器將輸入到視頻圖像處理器的視頻信號分割成兩路二維圖像，輸入到視頻補償處理器進行補償，并將補償后的圖像信號通過視頻拼接器進行拼接，將拼接后的圖像輸入到3D圖像處理器進行處理在顯示屏上顯示。
[0022]本實施例中，該系統(tǒng)還包括有音視頻數(shù)據(jù)編碼器、音頻處理器和揚聲器，所述視頻圖像處理器與音視頻數(shù)據(jù)編碼器連接，音視頻數(shù)據(jù)編碼器通過音頻處理器與揚聲器連接。
[0023]本實施例中，所述視頻圖像處理器選擇Altera公司生產(chǎn)的FPGA芯片EP2S30F1020I4為主控芯片。配置芯片選用EPCS16SI16N，利用FPGA內(nèi)部豐富的邏輯資源和強大的IP核，配以相應的外部電路，構建出一個靈活、簡潔、可靠的機載視頻圖形處理系統(tǒng)的嵌入式硬件模塊。
[0024]如圖2所示，所述主控制器FPGA包括SDRAM兵乓操作模塊與控制模塊和與SDRAM兵乓操作模塊與控制模塊連接的SDRAM，所述SDRAM兵乓操作模塊與控制模塊的輸入端與數(shù)據(jù)選擇模塊輸出端、輸出信號時序生成模塊連接，所述SDRAM兵乓操作模塊與控制模塊的輸出端與信號輸出模塊相連，所述數(shù)據(jù)選擇模塊輸入端與信號輸入模塊相連，所述信號輸入模塊相應與DVI解碼器連接，所述信號輸出模塊與DVI編碼器連接。
[0025]其中，多路信號輸入模塊主要功能是接收外部輸入的視頻信號，增強輸入信號的驅動能力，為信號的后續(xù)處理做準備。
[0026]數(shù)據(jù)選擇模塊根據(jù)需要選擇一路當前DVI視頻信號進行輸出。
[0027]由于SDRAM乒乓操作具有節(jié)省緩沖區(qū)空間、流水線式算法以及低速模塊處理高速數(shù)據(jù)流的特點。因此，本設計采用乒乓操作SDRAM。SDRAM作為整個圖像處理系統(tǒng)的緩存，起著至關重要的作用。它將外部輸入的圖像按幀存入SDRAM中，然后按幀將圖像數(shù)據(jù)送到外部繼續(xù)處理。FPGA的控制邏輯所需要完成的功能有:接收來自外部的圖像數(shù)據(jù)，并進行緩沖和數(shù)據(jù)重組，產(chǎn)生符合SDRAM控制器位寬的數(shù)據(jù)信號；產(chǎn)生對SDRAM的讀、寫命令和地址，并將它們寄存在FIFO中，隨時供SDRAM控制器提取。因此，系統(tǒng)需要一個地址產(chǎn)生邏輯；對SDRAM進行直接控制，將用戶產(chǎn)生的地址命令進行解析，產(chǎn)生讀/寫、刷新等一系列操作，對SDRAM發(fā)出的各種命令要符合特定的時序要求。在上電的時候還必須完成對SDRAM的初始化工作；建立用戶與SDRAM的數(shù)據(jù)通道，在SDRAM和用戶接口之間傳遞需要寫入或者讀出的數(shù)據(jù)，并且調(diào)整對應讀/寫操作的DQS信號時序，使其滿足SDRAM的要求；緩存從SDRAM中讀出的數(shù)據(jù)，由于直接讀出的速度非常高，直接處理會對后端產(chǎn)生很大的壓力。因此，需要進行緩存之后才送到后續(xù)處理。
[0028]輸出信號時序生成模塊主要功能是對SDRAM進行操作，生成需要的視頻時序信號以及生成驅動液晶屏的視頻信號。
[0029]本實施例中，所述第一 DVI編解碼器和第二 DVI編解碼器為TI公司生產(chǎn)的芯片TFP401、TFP410，具有功耗低、體積小、外圍電路簡單等特點。該器件控制引腳直接連接至FPGA，可以很好控制這些器件的工作狀態(tài)，以便減小功耗。并且，整個FPGA內(nèi)部邏輯控制簡單、可靠。
[0030]本實施例中，所述第一 DVI均衡器與第二 DVI均衡器選用TI公司生產(chǎn)的均衡器DS16EV5110，該器件同樣具有功耗低、體積小、外圍電路簡單等特點。
[0031]如圖3所示，其為編解碼芯片混合信號的供電參考電路。在硬件電路設計中，還需要考慮高頻特性對信號的影響。整個系統(tǒng)顯示的分辨率為I 600X1 200060 Hz，信號位為真彩色24 b，采用奇偶方式，參考時鐘162 MHz，DVI編碼時鐘為10X162 MHz=L 62 GHz,其編碼碼元理論寬度僅為t = I 1.62 Hz=0.62 ns，則碼元的最大變化時間應在0.62 4 =
0.16 ns之內(nèi)?？紤]數(shù)據(jù)傳輸?shù)目煽啃院头€(wěn)定性,米用雙像素傳輸,可以大大降低信號米樣頻率。此外，還要考慮到PCB布局地線的完整性和供電去耦特性。
[0032]本實施例中，所述SDRAM選用MICRO公司生產(chǎn)的容量為128M的MT48LC4M32B2TG-6器件。整個系統(tǒng)顯示的分辨率為1600X1200060 Hz，信號位為真彩色24b，則一幀圖像所需需要存儲的容量C = I 600X1 200X24=46080000 b ^ 47Mb;考慮到SDRAM乒乓操作和容量等問題，選用MICRO公司生產(chǎn)的容量為128M的MT48LC4M32B2TG-6器件，速度等級6，時鐘頻率達到166 MHz.該器件具有32根數(shù)據(jù)線和12根地址線，還有一些控制線。通過在FPGA內(nèi)部搭建邏輯控制單元，可以很好的控制SDRAM視頻信號的翻轉等操作。
[0033]為了滿足前后端數(shù)據(jù)流匹配，并實時發(fā)送，這里采用了 SDRAM讀寫交替進行的讀寫方式。寫入和讀出操作的發(fā)起是由行激活命令開始的，命令為10011，發(fā)起的同時sdram_addr送入列地址，發(fā)起寫入讀出命令時送入行地址。寫入命令與數(shù)據(jù)同步，讀出命令在發(fā)出后潛伏期時間后送出數(shù)據(jù)到端口，sdram_data為SDRAM的輸入輸出數(shù)據(jù)端口。預沖方式采用了自動預沖，即在發(fā)起讀寫命令時將地址位AlO置高就可以在讀寫操作后SDRAM內(nèi)部自動進行預沖操作，不需要發(fā)出額外命令，自動預沖占用4個時鐘周期。
[0034]SDRAM在完成讀寫操作的同時還需要完成每64 ms全行(4 096行)自動刷新操作，為所有行進行充電，不然就會導致SDRAM內(nèi)的數(shù)據(jù)丟失。這里將自動刷新操作穿插在讀寫當中，經(jīng)計算為15 μ s需進行一次自動刷新操作，通過一個計數(shù)器每15 μ s發(fā)起一次自動刷新請求，程序檢測到自動刷新操作請求后進行自動刷新操作然后再進行讀寫操作，自動刷新操作占用10個時鐘周期。
[0035]測試結果證明，該緩存系統(tǒng)實現(xiàn)了預定功能，可以對視頻數(shù)據(jù)進行更方便的操作與管理。SDRAM操作前與操作后圖形效果對比如圖4所示。
[0036]使用中，系統(tǒng)上電后輸入DVI視頻信號,然后由第一 DVI均衡器、第一 DVI編解碼器對輸入信號進行轉換處理，增強視頻信號顯示質(zhì)量和與系統(tǒng)兼容性，然后在送入視頻圖像處理器分析處理，視頻圖像處理器與視頻分割器連接，視頻分割器將輸入到視頻圖像處理器的視頻信號分割成兩路二維圖像，再輸入到視頻補償處理器進行補償，并將補償后的圖像信號通過視頻拼接器進行拼接，將拼接后的圖像輸入到3D圖像處理器進行處理在顯示屏上顯示。
[0037]另外，音視頻數(shù)據(jù)解碼器，與上述視頻處理器相連接，同時與音頻處理器相連接，用于從如HDMI (高清晰多媒體)信號、VGA(視頻圖像陣列)信號中解碼出視頻數(shù)據(jù)和音頻數(shù)據(jù)；
[0038]音頻處理器，與音視頻數(shù)據(jù)解碼器相連接，與揚聲器相連接，用于處理視頻數(shù)據(jù)解碼器從如HDMI信號、VGA信號中解碼出的音頻數(shù)據(jù)，如伴音處理、音頻放大處理，從而得到所需的音頻數(shù)據(jù)；
[0039]揚聲器，與音頻處理器相連接，用于播放經(jīng)音頻處理器處理得到的音頻數(shù)據(jù)；
[0040]最后，將實時顯示的圖像經(jīng)過第二 DVI編解碼器、第二 DVI均衡器轉換處理后回送給DVI記錄儀，此時DVI記錄儀實時記錄當前的信息以及故障信息，確保在全任務階段圖像顯示的正確性。系統(tǒng)能夠流暢地對1600 X 1200分辨率，60Hz刷新率，24位真彩色的高清視頻進行實時處理，不會出現(xiàn)信號顯示質(zhì)量差，兼容性差的缺陷。
[0041]本實用新型不局限于上述具體的實施方式，本領域的普通技術人員從上述構思出發(fā)，不經(jīng)過創(chuàng)造性的勞動，所作出的種種變換，均落在本實用新型的保護范圍之內(nèi)。
【權利要求】
1.一種多路冗余視覺信號處理和視頻播放系統(tǒng)，其特征在于:包括第一 DVI均衡器、第一DVI編解碼器、第二 DVI均衡器、第二 DVI編解碼器、SDRAM、視頻圖像處理器、視頻分割器、視頻補償處理器、視頻拼接器和3D圖像處理器，所述視頻圖像處理器與視頻分割器和SDRAM連接，視頻分割器通過視頻補償處理器與視頻拼接器連接，視頻拼接器通過3D圖像處理器與顯示屏連接，所述3D圖像處理器還通過第二 DVI編解碼器與第二 DVI均衡器連接，所述第二 DVI均衡器輸出端連接記錄儀；所述視頻分割器將輸入到視頻圖像處理器的視頻信號分割成兩路二維圖像，輸入到視頻補償處理器進行補償，并將補償后的圖像信號通過視頻拼接器進行拼接，將拼接后的圖像輸入到3D圖像處理器進行處理在顯示屏上顯/Jn ο
2.根據(jù)權利要求1所述的一種多路冗余視覺信號處理和視頻播放系統(tǒng)，其特征在于:該系統(tǒng)還包括有音視頻數(shù)據(jù)編碼器、音頻處理器和揚聲器，所述視頻圖像處理器與音視頻數(shù)據(jù)編碼器連接，音視頻數(shù)據(jù)編碼器通過音頻處理器與揚聲器連接。
3.根據(jù)權利要求1所述的一種多路冗余視覺信號處理和視頻播放系統(tǒng)，其特征在于:所述視頻圖像處理器為Altera公司生產(chǎn)的FPGA芯片EP2S30F1020I4。
4.根據(jù)權利要求1所述的一種多路冗余視覺信號處理和視頻播放系統(tǒng)，其特征在于:所述第一 DVI編解碼氣和第二 DVI編解碼器為TI公司生產(chǎn)的芯片TFP401、TFP410。
5.根據(jù)權利要求1所述的一種多路冗余視覺信號處理和視頻播放系統(tǒng)，其特征在于:所述第一 DVI均衡器與第二 DVI均衡器選用TI公司生產(chǎn)的均衡器DS16EV5110。
6.根據(jù)權利要求1所述的一種多路冗余視覺信號處理和視頻播放系統(tǒng)，其特征在于:所述SDRAM選用MICRO公司生產(chǎn)的容量為128M的MT48LC4M32B2TG-6器件。
7.根據(jù)權利要求1所述的一種多路冗余視覺信號處理和視頻播放系統(tǒng)，其特征在于:所述第一 DVI均衡器輸入多路DVI視頻信號。
【文檔編號】H04N13/00GK204031354SQ201420364253
【公開日】2014年12月17日 申請日期:2014年7月3日 優(yōu)先權日:2014年7月3日
【發(fā)明者】張明亮, 王嗆 申請人:寧夏通澤科技有限公司, 張明亮, 王嗆