電子裝置、在電子裝置中發(fā)送和接收流的方法、程序、主機裝置和在主機裝置中發(fā)送和接 ...的制作方法
【專利摘要】本發(fā)明的目的是能夠?qū)崿F(xiàn)把多個流作為一個流良好的發(fā)送到外部裝置，以及從外部裝置接收作為一個流的多個流。組合多個流的分組，向外部裝置發(fā)送產(chǎn)生的合成流。在每個分組的發(fā)送定時，輸出用于處理合成流中各分組的處理信息，以及將所述處理信息延遲輸出，延遲的時間量對應于在所述外部裝置處從接收所述合成流至發(fā)送所述合成流的延遲時間?；谘舆t輸出的所述處理信息，對從外部裝置接收的合成流中的每個分組執(zhí)行處理。
【專利說明】電子裝置、在電子裝置中發(fā)送和接收流的方法、程序、主機裝置和在主機裝置中發(fā)送和接收流的方法

【技術(shù)領(lǐng)域】
[0001]本技術(shù)涉及電子裝置、在電子裝置中發(fā)送和接收流的方法、程序、主機裝置和在主機裝置中發(fā)送和接收流的方法，特別地，涉及將多個流合成為一個流并且將流發(fā)送到外部裝置以及從外部裝置接收流的電子裝置。

【背景技術(shù)】
[0002]為了在接收電視廣播時處理不同路徑的條件接入(CA)，已經(jīng)發(fā)布和使用了利用借助公共接口(Cl)在模塊中實現(xiàn)的條件接入的一組標準(EN 50221)(參見非專利文獻I和非專利文獻2)。
[0003]引用列表
[0004]非專利文獻
[0005]非專利文獻1:CI Plus 規(guī)范第 1.3.1 版(Cl Plus Specificat1n vl.3.1)(2011-9)
[0006]非專利文獻2:DVB_CI EN50221


【發(fā)明內(nèi)容】

[0007]技術(shù)問題
[0008]然而，根據(jù)這組標準，由于只有一個可用于公共接口(Cl)的供輸入和輸出的傳輸流的接口，因此必須對多個傳輸流的TS分組執(zhí)行時分多路復用，形成一個流，接著用CAM模塊執(zhí)行發(fā)送。
[0009]本技術(shù)的目的是能夠通過用多個流形成一個流，有利地將多個流發(fā)送到外部裝置以及從外部裝置接收多個流。
[0010]問題的解決方案
[0011]根據(jù)本技術(shù)，提供了一種電子裝置，所述電子裝置包括:合成流產(chǎn)生單元，被構(gòu)造成通過組合多個傳輸流的傳輸流分組，產(chǎn)生合成流；流發(fā)送單元，被構(gòu)造成向外部裝置發(fā)送產(chǎn)生的所述合成流；處理信息輸出單元，被構(gòu)造成根據(jù)所述合成流的所述傳輸流分組中的每一個的發(fā)送定時，輸出用于處理所述傳輸流分組中的每一個的處理信息；處理信息延遲單元，被構(gòu)造成將輸出的所述處理信息延遲一定時間量輸出，延遲的時間量對應于在所述外部裝置接收所述合成流至發(fā)送所述合成流的延遲時間；流接收單元，被構(gòu)造成從所述外部裝置接收所述合成流；以及處理單元，被構(gòu)造成基于延遲輸出的并且與接收到的所述合成流的所述傳輸流分組中的每一個對應的所述處理信息，處理所述傳輸流分組中的每一個。
[0012]在本技術(shù)中，由合成流產(chǎn)生單元組合多個傳輸流(TS)的傳輸流分組(TSP)，從而產(chǎn)生合成流。由流發(fā)送單元向外部裝置發(fā)送合成流。例如，流發(fā)送單元可通過數(shù)字視頻廣播(DVB)-公共接口(Cl)公共接口或Cl+公共接口向外部裝置發(fā)送合成流，外部裝置可以是執(zhí)行解擾處理的條件接入模塊(CAM)模塊。
[0013]由處理信息輸出單元根據(jù)合成流的TSP的發(fā)送定時輸出用于處理合成流的各個TSP的處理信息。另外，由處理信息延遲單元將輸出處理信息延遲輸出，延遲的時間量對應于在所述外部裝置處從接收所述合成流至發(fā)送所述合成流的延遲時間。
[0014]例如，還可包括延遲控制單元，所述延遲控制單元基于關(guān)于從在所述外部裝置接收所述合成流至發(fā)送所述合成流的延遲時間的信息，控制所述處理信息延遲單元處的延遲時間。在這種情況下，例如，所述延遲控制單元通過與所述外部裝置執(zhí)行通信，獲取關(guān)于在所述外部裝置接收所述合成流至發(fā)送所述合成流的延遲時間的信息。在這種情況下，可針對在外部裝置的合成流的延遲時間，適當?shù)卦O置處理信息延遲單元的延遲時間。
[0015]由流接收單元從外部裝置接收合成流。由處理單元基于與接收到的合成流的TSP對應的信息處理各個TSP，并且延遲輸出。
[0016]以此方式，在本技術(shù)中，將用于處理所述合成流的各個TSP的處理信息延遲輸出，延遲的時間量對應于在所述外部裝置接收所述合成流至發(fā)送所述合成流的延遲時間，基于延遲輸出的所述處理信息，處理從所述外部裝置接收的所述合成流的各個TSP。為此原因，可以適當?shù)貙⒔邮盏降暮铣闪鞯母鱾€TSP同步。
[0017]在本技術(shù)中，用于處理所述傳輸流分組中的每一個的所述處理信息可包括時間信息，所述時間信息代表所述傳輸流分組中的每一個在所述傳輸流分組中的每一個的原始傳輸流中的時間位置。所述處理單元通過以下方式來重構(gòu)所述多個傳輸流:根據(jù)與接收到的所述合成流的傳輸流分組中的每一個對應的所述時間信息，將所述傳輸流分組中的每一個置于一個流中分派給所述傳輸流分組的的每一個的時間位置處。
[0018]在這種情況下，用于處理所述傳輸流分組中的每一個的所述處理信息還可以包括用于識別所述傳輸流分組中的每一個的原始傳輸流的流識別信息。所述處理單元可以根據(jù)與接收到的所述合成流的傳輸流分組中的每一個對應的所述流識別信息，將所述傳輸流分組中的每一個分派給各個流。
[0019]在這種情況下，所述電子裝置還可包括:識別信息添加單元，被構(gòu)造成向產(chǎn)生的所述合成流的傳輸流分組中的每一個中添加用于識別原始傳輸流的流識別信息；識別信息獲取單元，被構(gòu)造成從接收到的所述合成流的傳輸流分組中的每一個中獲取所述流識別信息。所述處理單元根據(jù)從接收到的所述合成流的傳輸流分組中的每一個獲取的所述流識別信息，將所述傳輸流分組中的每一個分派給各個流。
[0020]在這種情況下，所述識別信息添加單元可以將所述流識別信息插入所述傳輸流分組的頭部中的循環(huán)計數(shù)器字段中。用于處理所述傳輸流分組中的每一個的所述處理信息可以包括所述傳輸流分組的所述頭部中的所述循環(huán)計數(shù)器字段的原始值。所述處理單元可把接收到的所述合成流的各個傳輸流分組的頭部中的所述循環(huán)計數(shù)器字段的值置換為與所述各個傳輸流分組對應的所述循環(huán)計數(shù)器字段的原始值。
[0021]在本技術(shù)中，用于處理所述傳輸流分組中的每一個的所述處理信息可以包括用于識別所述傳輸流分組中的每一個的原始傳輸流的流識別信息。所述處理單元可通過以下方式來重構(gòu)所述多個傳輸流:根據(jù)延遲輸出的并且與接收到的所述合成流的所述傳輸流分組中的每一個對應的所述流識別信息將所述傳輸流分組中的每一個分派給各個流。
[0022]在本技術(shù)中，所述電子裝置還可包括:識別信息添加單元，被構(gòu)造成將用于識別原始傳輸流的流識別信息插入產(chǎn)生的所述合成流的所述傳輸流分組中的每一個的頭部中的循環(huán)計數(shù)器字段中；識別信息獲取單元，被構(gòu)造成從接收到的所述合成流的所述傳輸流分組中的每一個中獲取所述流識別信息。用于處理所述傳輸流分組的所述處理信息可以包括所述傳輸流分組中的每一個的頭部中的所述循環(huán)計數(shù)器字段的原始值。所述處理單元可用接收到的所述合成流的所述傳輸流分組中的每一個的頭部中的所述循環(huán)計數(shù)器字段的值替代與所述傳輸流分組中的每一個對應的所述循環(huán)計數(shù)器字段的原始值，并且通過根據(jù)從接收到的所述合成流的所述傳輸流分組中的每一個獲取的所述流識別信息將所述傳輸流分組中的每一個分派給各個流來重構(gòu)所述多個傳輸流。
[0023]根據(jù)本技術(shù)，提供了一種主機裝置，所述主機裝置包括:流發(fā)送單元，被構(gòu)造成向外部裝置發(fā)送合成流，所述合成流是通過組合多個流的分組得到的；處理信息延遲單元，被構(gòu)造成將用于處理所述合成流的分組中的每一個的處理信息延遲一定時間量輸出，延遲的時間量對應于在所述外部裝置處接收所述合成流至發(fā)送所述合成流的延遲時間；以及處理單元，被構(gòu)造成基于延遲輸出的所述處理信息，處理從所述外部裝置接收的所述合成流的分組中的每一個。
[0024]在本技術(shù)中，由流發(fā)送單元將通過組合多個流得到的合成流發(fā)送到外部裝置。例如，流可以是TS，分組可以是TSP。另外，例如，還可包括流獲取單元和分組選擇單元，流獲取單元獲取多個流，分組選擇單元從獲取的多個流中選擇預定分組，選擇的分組可被包括在合成流中。
[0025]由處理信息延遲單元將用于處理所述合成流的各個分組的處理信息延遲輸出，延遲的時間量對應于在所述外部裝置處從接收所述合成流至發(fā)送所述合成流的延遲時間。另夕卜，由處理單元基于延遲輸出的所述處理信息，處理從所述外部裝置接收的所述合成流的各個分組。
[0026]例如，當處理信息是用于識別各個分組的原始流的流識別信息時，由處理單元根據(jù)流識別信息向?qū)牧鞣峙筛鱾€分組。另外，例如，當處理信息是代表原始流中的各個分組的時間位置的時間信息時，由處理單元基于時間信息調(diào)節(jié)分派處理之后的各個流中的各個分組的輸出定時。
[0027]以此方式，在本技術(shù)中，將用于處理所述合成流的各個分組的處理信息延遲輸出，延遲的時間量對應于在所述外部裝置處從接收所述合成流至發(fā)送所述合成流的延遲時間，基于延遲輸出的所述處理信息，處理從所述外部裝置接收的所述合成流的各個分組。為此原因，可以適當?shù)貙⒔邮盏降暮铣闪鞯母鱾€分組同步。
[0028]本發(fā)明的有益效果
[0029]根據(jù)本技術(shù)，可以有利地通過用多個流形成一個流，將多個流發(fā)送到外部裝置以及從外部裝置接收多個流。

【專利附圖】

【附圖說明】
[0030]圖1是示出作為實施例的數(shù)字廣播接收系統(tǒng)的構(gòu)造示例的框圖。
[0031]圖2是示出構(gòu)成接收系統(tǒng)的公共接口(Cl)控制器的詳細構(gòu)造示例的框圖。
[0032]圖3是示出構(gòu)成Cl控制器的多路復用(MUX)單元的構(gòu)造示例的示圖。
[0033]圖4是示出構(gòu)成Cl控制器的解復用(DEMUX)單元的構(gòu)造示例的示圖。
[0034]圖5是示出供應到本地時間戳(LTS)添加器的各傳輸流(TS)的分組標識符(PID)分組的構(gòu)造示例和在去除了除所選擇的服務信道的分組外的PID數(shù)據(jù)分組之后不必要PID分組的示例的示圖。
[0035]圖6是用于描述MUX單元的處理的示圖。
[0036]圖7是用于描述DEMUX單元的處理的示圖。
[0037]圖8是示出當各個TS的PID分組被組合并且被作為一個流發(fā)送到條件接入模塊(CAM)時，Cl控制器的處理過程的示例的流程圖。
[0038]圖9是示出當從CAM模塊接收各個TS的被組合PID分組時，Cl控制器的處理過程的示例的示圖。
[0039]圖10是示出先進先出(FIFO)單元和DEMUX單元的詳細構(gòu)成的示例的框圖。
[0040]圖11是FIFO單元中各個單元的信號的時序圖。
[0041]圖12是FIFO單元和DEMUX單元中各個單元的信號的時序圖。
[0042]圖13是示出FIFO單元和DEMUX單元的詳細構(gòu)成的另一個示例的框圖。
[0043]圖14是FIFO單元中各個單元的信號的時序圖。
[0044]圖15是FIFO單元和DEMUX單元中各個單元的信號的時序圖。
[0045]圖16是示出提供用于處理接收到的合成流中的各個PID分組的信息(諸如，本地TS標識符(LTSID)、LTS、循環(huán)計數(shù)器(CC)等)的各種模式的示圖。
[0046]圖17是示出TS分組(TSP)的結(jié)構(gòu)的示圖。
[0047]圖18是示出構(gòu)成接收系統(tǒng)的Cl控制器的另一個詳細構(gòu)造示例的框圖。
[0048]圖19是示出構(gòu)成Cl控制器的MUX單元的構(gòu)造示例的示圖。
[0049]圖20是示出構(gòu)成Cl控制器的DEMUX單元的構(gòu)造示例的示圖。
[0050]圖21是用于描述找到對應于各PID分組的LTS(相對時間)的方法的示圖。
[0051]圖22是用于描述在進行重構(gòu)時使用LTS(相對時間)進行定時調(diào)節(jié)的示圖。

【具體實施方式】
[0052]下文中，將描述用于執(zhí)行本技術(shù)的模式(下文中被稱為“實施例”)。將按以下次序進行描述。
[0053]1.實施例
[0054]2.修改例
[0055]〈1.實施例 >
[0056][數(shù)字廣播接收系統(tǒng)的構(gòu)造示例]
[0057]圖1示出作為本技術(shù)的實施例的接收系統(tǒng)10的構(gòu)造示例。接收系統(tǒng)10由主機裝置100和條件接入模塊(CAM)模塊200構(gòu)成。主機裝置100是電子設備，諸如，電視接收器機(TV機)、機頂盒等。
[0058]主機裝置100包括微處理器101、調(diào)諧器102-1、102-2和102_3、解調(diào)器103_1、103-2和103-3。另外，主機裝置100包括公共接口 (Cl)控制器104和解復用器105-1、
105-2和105-3。另外，主機裝置100包括移動圖像專家組(MPEG)解碼器106_1、106_2和
106-3。
[0059]微處理器101控制主機裝置100的各單元的操作。調(diào)諧器102-1、102-2和102_3分別接收廣播站廣播的傳輸流(TS)TSl、TS2和TS3的射頻(RF)調(diào)制信號。另外，調(diào)諧器
102-1、102-2和102-3將RF調(diào)制信號下變頻至中頻(IF)并且輸出IF調(diào)制信號，以將RF調(diào)制信號分別輸入解調(diào)器103-1、103-2和103-3。解調(diào)器103-1、103-2和103-3分別解調(diào)經(jīng)下變頻的IF調(diào)制信號并且得到各TS(TS1、TS2和TS3)。
[0060]Cl控制器104通過組合解調(diào)器103-1、103-2和103-3得到的TS(TS1、TS2和TS3)來產(chǎn)生合成流，并且與CAM模塊200進行合成流的交換(也就是說，發(fā)送和接收)。Cl控制器104和CAM模塊200通過數(shù)字視頻廣播(DVB)-公共接口(Cl)公共接口或Cl+公共接口連接。
[0061]每個TS包括時分方式的多個服務信道的分組標識符(PID)分組(傳輸流分組(TSP))。Cl控制器104在TS之中排除未選擇的服務信道的PID數(shù)據(jù)分組以執(zhí)行交換。以此方式，嘗試降低發(fā)送比特率。隨后，將另外描述Cl控制器104的詳細構(gòu)造。
[0062]解復用器105-1、105-2和105-3分別從Cl控制器104得到的TS(TS1、TS2和TS3)中提取所選擇的服務信道的PID數(shù)據(jù)分組。PID數(shù)據(jù)分組是視頻和音頻PID數(shù)據(jù)分組。MPEG解碼器106-1、106-2和106-3分別解碼由解復用器105-1、105-2和105-3提取的PID數(shù)據(jù)分組組成的基本流，從而得到視頻數(shù)據(jù)和音頻數(shù)據(jù)。
[0063]CAM模塊200是用于執(zhí)行解擾處理的附連裝置，被裝配到主機裝置100的公共接口連接器中。通過插入諸如磁卡或IC卡的智能卡，使用CAM模塊200，其中，用戶信息、認購合同時段信息等被記錄在CAM模塊200中。
[0064]CAM模塊200包括微處理器201和解擾202。CAM模塊200通過Cl接收主機裝置100的Cl控制器104發(fā)送的PID分組，并且對接收到的PID分組執(zhí)行解擾處理。隨后，CAM模塊200將各PID發(fā)送到主機裝置100的Cl控制器104。
[0065]簡要描述了圖1中示出的接收系統(tǒng)10的操作。調(diào)諧器102-1、102_2和102-3分別接收廣播站發(fā)送的TS(TS1、TS2和TS3)的RF調(diào)制信號。在調(diào)諧器102-1、102-2和102-3中，RF調(diào)制信號被下變頻成IF并且被供應到解調(diào)器103-1、103-2和103-3。在解調(diào)器
103-1,103-2和103-3中，被下變頻成IF的IF調(diào)制信號被解調(diào)，以致得到基帶TS(TS1、TS2和TS3)。TS(TS1、TS2和TS3)被供應到Cl控制器104。
[0066]在Cl 控制器 104，解調(diào)器 103-1、103-2 和 103-3 供應的 TS (TSUTS2 和 TS3)的 PID分組被組合，并且產(chǎn)生合成流。構(gòu)成合成流的PID分組順序地通過Cl從Cl控制器104發(fā)送到CAM模塊200。此時，從各TS中去除未選擇的服務信道的PID數(shù)據(jù)分組。
[0067]在CAM模塊200，通過Cl接收從主機裝置100的Cl控制器104發(fā)送的合成流，并且對每個PID分組執(zhí)行解擾處理。隨后，合成流通過Cl從CAM模塊200發(fā)送到主機裝置100的Cl控制器104。
[0068]在Cl控制器104，通過Cl接收CAM模塊200發(fā)送的合成流。另外，在Cl控制器104中，包括在合成流中的各個PID分組被分派給各個流，并且TS (TSUTS2和TS3)被重構(gòu)。經(jīng)重構(gòu)的TS(TS1、TS2和TS3)被分別供應到解復用器105-1、105-2和105-3。
[0069]在解復用器105-1、105-2和105-3中，從Cl控制器104供應的TS (TSUTS2和TS3)中分別提取選擇的服務信道的PID數(shù)據(jù)分組。在解復用器105-1、105-2和105-3提取的視頻和音頻PID數(shù)據(jù)分組被分別供應到MPEG解碼器106-1、106-2和106-3。
[0070]在MPEG解碼器106-1、106-2和106-3中的每個中，對由視頻和音頻PID數(shù)據(jù)分組構(gòu)成的視頻和音頻基本流執(zhí)行解調(diào)處理。另外，從MPEG解碼器106-1、106-2和106-3中的每個輸出所選擇的服務信道的視頻數(shù)據(jù)和音頻數(shù)據(jù)。
[0071][Cl控制器的構(gòu)造示例]
[0072]接下來，將描述Cl控制器104的構(gòu)造。圖2示出控制器104的詳細構(gòu)造示例?？刂破?04包括本地時間戳(LTS)添加器141-1、141-2和141-3和PID過濾器142-1、142-2和142-3。另外，控制器104包括多路復用(MUX)單元143、多路分解(DEMUX)單元144和先進先出(FIFO)單元145。
[0073]LTS添加器141-1、141_2和141-3分別將對應于輸入時間的LTS添加到輸入的TS(TS1、TS2和TS3)的相應PID分組(TSP)中?；诶缱杂蛇\行時鐘發(fā)生器或經(jīng)受節(jié)目時鐘基準(PCR)恢復的時鐘發(fā)生器產(chǎn)生的時鐘，得到這些LTS。
[0074]PID過濾器142-1、142-2和142-3執(zhí)行過濾，以分別從TS (TSU TS2和TS3)中排除未選擇的服務信道的PID數(shù)據(jù)分組。通過過濾，嘗試降低通過組合TS(TS1、TS2和TS3)的PID數(shù)據(jù)分組而得到的合成流的發(fā)送比特率。
[0075]MUX單元143通過組合TS(TS1、TS2和TS3)的PID分組產(chǎn)生一個流，也就是說，合成流組合時間戳(CTS)。另外，MUX單元143通過Cl將合成流CTS的PID分組順序地發(fā)送到CAM模塊200。
[0076]另外，MUX單元143根據(jù)發(fā)送到CAM模塊200的合成流CTS的各個PID分組的發(fā)送定時，輸出與合成流CTS的各個PID分組對應的LTS和本地TS標識符(LTSID)，并且將LTS和LTSID供應到FIFO單元145。
[0077]這里，LTS是代表原始TS中的各PID分組的時間位置的時間信息，例如，分別使用如上所述的LTS添加器141-1、141-2和141-3添加的LTS0另外，LTSID是用于識別各PID分組的原始TS的流識別信息，并且當產(chǎn)生合成流CTS時產(chǎn)生和使用LTSID。
[0078]圖3示出MUX單元143的構(gòu)造示例。MUX單元143包括LTS分離單元151_1、151_2和151-3以及TS多路復用單元152。LTS分離單元151-1、151-2和151-3分別將LTS與TS(TS1、TS2和TS3)的各個PID分組分離。然后，LTS分離單元151-1、151-2和151-3輸出由未添加LTS的各個PID分組組成的TS (TSl、TS2和TS3)，并且還輸出已經(jīng)被添加到各個PID分組的LTS。
[0079]TS多路復用單元152通過組合分別從LTS分離單元151_1、151_2和151_3輸出的TS(TS1、TS2和TS3)的各個PID分組來產(chǎn)生合成流CTS。例如，TS (TS1、TS2和TS3)的各個PID分組被暫時存儲在圖中未示出的雙端口存儲器中，被按時間次序取出，進行組合。TS多路復用單元152通過Cl將合成流CTS的各個PID分組順序地發(fā)送到CAM模塊200。
[0080]另外，TS多路復用單元152根據(jù)各個PID分組的發(fā)送定時，使用從LTS分離單元151-1、151-2和151-3輸出的LTS順序地輸出與各個PID分組對應的LTS，并且將輸出的LTS發(fā)送到FIFO單元145。另外，TS多路復用單元152根據(jù)各個PID分組的發(fā)送定時順序地產(chǎn)生用于識別各個PID分組的原始TS的LTSID，并且將LTSID發(fā)送到FIFO單元145。
[0081]回頭參照圖2，F(xiàn)IFO單元145依次將從MUX單元143輸出的LTS和LTSID延遲輸出，延遲的時間量對應于在CAM模塊200接收合成流CTS至發(fā)送合成流CTS的延遲時間。盡管隨后將進行詳細描述，但FIFO單元145的延遲時間和CAM模塊200的延遲時間不一定是完美的，在CAM模塊200的延遲時間中允許有一定范圍內(nèi)的抖動。由微處理器101控制FIFO單元145的延遲時間。
[0082]微處理器101基于關(guān)于上述CAM模塊200的延遲時間的信息，控制FIFO單元145的延遲時間，例如，觸發(fā)器的級數(shù)。關(guān)于CAM模塊200處的延遲時間的信息可以是例如通過用戶手動輸入的或者通過與CAM模塊200的微處理器201執(zhí)行通信而自動獲取來給出的。
[0083]DEMUX單元144接收CAM模塊200發(fā)送的合成流CTS。然后，DEMUX單元144基于對應于各個PID分組并且從FIFO 145延遲輸出的LTS和LTSID，處理接收到的合成流的各個PID分組。
[0084]換句話講，DEMUX單元144根據(jù)LTSID將各個PID分組分派給各個流。另外，DEMUX單元144根據(jù)LTS將各個PID分組置于各個被分派流中的時間位置，從而重構(gòu)TS (TSUTS2和 TS3)。
[0085]圖4示出DEMUX單元144的構(gòu)造示例。DEMUX單元144包括TS分離單元161和輸出定時調(diào)節(jié)單元162-1、162-2和162-3。TS分離單元161基于對應于各個PID分組和從FIFO單元145延遲輸出的LTSID，將從CAM模塊200接收的合成流的各個PID分組分派給各個流。
[0086]輸出定時調(diào)節(jié)單元162-1、162-2和162_3根據(jù)對應于各個PID分組的LTS，將各個PID分組置于各個流中的時間位置。然后，輸出定時調(diào)節(jié)單元162-1、162-2和162-3分別重構(gòu) TS(TS1、TS2 和 TS3)。
[0087]描述圖2中示出的Cl控制器104的操作。解調(diào)器103_1、103-2和103-3 (參見圖1)供應的TS(TS1、TS2和TS3)被分別供應到LTS添加器141-1、141-2和141-3。在LTS添加器141-1、141-2和141-3，對應于輸入時間的LTS被分別添加到輸入的TS(TS1、TS2和TS3)的各個PID分組(TSP)中。
[0088]LTS被添加到各個PID分組中的TS (TSl、TS2和TS3)被分別供應到PID過濾器142-1、142-2 和 142-3。在 PID 過濾器 142-1、142-2 和 142-3，執(zhí)行過濾，以分別從 TS (TS1、TS2和TS3)中排除未選擇的服務信道的PID數(shù)據(jù)分組。
[0089]圖5(a)示出供應到 LTS 添加器 141-1、141-2 和 141-3 的 TS (TSl、TS2 和 TS3)的PID分組的構(gòu)造示例。圖5(b)示出在PID過濾器142-1、142-2和142-3對圖5(a)的輸入執(zhí)行過濾之后剩余的PID分組(非不必要PID分組)的示例。
[0090]回頭參照圖2，經(jīng)過濾之后的TS (TS1、TS2和TS3)被供應到MUX單元143。在MUX單元143，被去除了 LTS的TS(TS1、TS2和TS3)的各個PID分組被組合，使得產(chǎn)生了合成流CTS。從MUX單元143，合成流CTS的各個PID分組通過Cl按順序被發(fā)送到CAM模塊200。
[0091]另外，從MUX單元143，根據(jù)被發(fā)送到CAM模塊200的合成流CTS的各個PID分組的發(fā)送定時，按順序輸出對應于各個PID分組的LTS和LTSID。以此方式按順序從MUX單元143輸出的LTS和LTSID被供應到FIFO單元145。
[0092]如上所述，LTS是代表PID數(shù)據(jù)分組的原始TS中的各PID數(shù)據(jù)分組的時間位置的信息，例如，如上所述LTS添加器141-1、141-2和141-3添加的LTS被分別使用。另外，如上所述，LTSID是用于識別各PID分組的原始TS的流識別信息，并且是當產(chǎn)生合成流CTS時產(chǎn)生的。
[0093]圖6 (a)示出從PID過濾器142-1、142-2和142-3供應到MUX單元143的各個TS(TS1、TS2和TS3)的各個PID分組的示例。在各PID分組中添加LTS。圖6(b)示出從MUX單元143輸出的合成流CTS的各個PID分組的順序的示例。
[0094]另外，圖6(c)示出與從MUX單元143輸出的合成流CTS的各個PID分組對應的LTSID和LTS的示例。這里，LTSID IDl是指示原始TS是TS TSl的LTSID。另外，LTSID ID2是指示原始TS是TS TS2的LTSID。另外，LTSID ID3是指示原始TS是TS TS3的LTSID。
[0095]如上所述，從MUX單元143按順序輸出的LTS和LTSID被供應到FIFO單元145。從FIFO單元145將按順序從MUX單元143輸出的LTS和LTSID延遲輸出，延遲的時間量對應于在CAM模塊200接收合成流CTS至發(fā)送合成流CTS的延遲時間。
[0096]按順序從FIFO單元145輸出的LTS和LTSID被供應到DEMUX單元144。在DEMUX單元144，接收通過Cl從CAM模塊200發(fā)送的合成流CTS。由于如上所述設置FIFO單元145的延遲時間，因此根據(jù)各個PID分組的接收定時，與合成流CTS的各個PID分組對應的LTS和LTSID被從FIFO單元145供應到DEMUX單元144。
[0097]在DEMUX單元144，根據(jù)對應于各個PID分組的LTSID，合成流CTS的PID分組被分派給各個流。然后，在DEMUX單元144，調(diào)節(jié)輸出定時，使得根據(jù)對應于各個PID分組的LTS，各個PID分組被置于被分派的各個流中的時間位置，從而得到重構(gòu)的TS(TS1、TS2和TS3)。
[0098]圖7 (a)示出通過Cl從CAM模塊200輸入DEMUX單元144的合成流CTS的各個PID分組的示例(對應于圖6(b))。另外，圖7(b)示出根據(jù)合成流CTS的各個PID分組的輸入定時按順序從FIFO單元145輸入DEMUX單元144的LTS和LTSID的示例(對應于圖6(c))。另外，圖7(c)示出從DEMUX單元144輸出的重構(gòu)的15 0^1352和153)的各個PID分組的示例。
[0099]圖8的流程圖示出當Cl控制器104通過組合TS (TSl、TS2和TS3)的各個PID分組來產(chǎn)生合成流CTS并且將合成流CTS發(fā)送到CAM模塊200時的處理程序的示例。
[0100]控制器104在步驟STl中開始處理，然后執(zhí)行步驟ST2的處理。在步驟ST2中，控制器104輸入TS (TSl、TS2和TS3)。然后，在步驟ST3中，控制器104在各TS的PID分組中添加LTS。
[0101]接下來，在步驟ST4中，控制器104去除各TS的未選擇的服務信道的PID數(shù)據(jù)分組。然后，在步驟ST5中，控制器104通過按時間次序排列和組合剩下的所有PID分組(去除LTS之后的PID分組)來產(chǎn)生合成流。
[0102]接下來，在步驟ST6中，控制器104以進行連續(xù)發(fā)送所必須的時鐘頻率將合成流CTS的各個PID分組順序地發(fā)送到CAM模塊200。另外，在這個步驟ST6中，控制器104將與各個PID分組的發(fā)送對應的LTS和LTSID輸入FIFO單元145，從而造成LTS和LTSID被延遲。在步驟ST6的處理之后，在步驟ST7中完成處理。
[0103]圖9的流程圖示出當Cl控制器014從CAM模塊200接收合成流CTS并且重構(gòu)TS(TS1、TS2和TS3)時的處理過程的示例。
[0104]在步驟STll中，控制器104開始處理，然后執(zhí)行步驟ST12的處理。在步驟ST12中，控制器104從CAM模塊200順序地接收合成流CTS的各個PID分組。另外，控制器104從FIFO單元145得到對應于各個PID分組的LTS和LTSID。
[0105]接下來，在步驟ST13中，控制器104基于對應于各個PID分組的LTSID，將合成流CTS的各個PID分組分派給對應的流。在步驟ST14中，控制器104調(diào)節(jié)輸出定時，使得根據(jù)對應于各個PID分組的LTS，將各個PID分組置于各個流中的時間位置，輸出各個PID分組，并且輸出重構(gòu)的TS(TS1、TS2和TS3)。在步驟ST14的處理之后，在步驟ST15中完成處理。
[0106]控制器104執(zhí)行彼此并行的上述圖8的流程圖中示出的發(fā)送處理和上述圖9的流程圖中示出的接收處理，并且周期性重復各處理。
[0107][FIFO單元和DEMUX單元的詳細構(gòu)造]
[0108]圖10示出FIFO單元145和DEMUX單元144的詳細構(gòu)成的示例。在這個示例中，在CAM模塊200出現(xiàn)一個分組的延遲。嚴格意義上，在這個示例中，允許在CAM模塊200中有1.0個分組至2.0個分組的延遲范圍內(nèi)的抖動。
[0109]FIFO單元145包括作為LTSID延遲單元的兩個觸發(fā)器(鎖存電路)171a和171b的串聯(lián)電路，還包括作為LTS延遲單元的兩個觸發(fā)器(鎖存電路)172a和172b的串聯(lián)電路。TS同步信號TS Sync被作為鎖存信號從MUX單元143輸入各觸發(fā)器。由于FIFO單元145的這種構(gòu)造，導致從FIFO單元145以一個分組的延遲至兩個分組的延遲連續(xù)輸出從MUX單元143輸入的LTSID和LTS。
[0110]圖11是FIFO單元145中各個單元的信號的時序圖。圖11 (a)示出作為鎖存信號從MUX單元143輸入的TS同步信號TS Sync。另外，圖11(b)示出從MUX單元143輸入到FIFO單元145 (即，觸發(fā)器171a和172a)的LTSID和LTS的示例。在“n/m”中，η表示LTSID，m表示LTS。在下面的附圖中也是這樣。
[0111]輸入觸發(fā)器171a和172a的LTSID和LTS按鎖存信號的定時進行鎖存并且變成觸發(fā)器171a和172a的輸出。圖11(c)示出觸發(fā)器171a和172a的輸出，S卩，輸入觸發(fā)器171b和 172b 的 LTSID 和 LTS。
[0112]另外，輸入觸發(fā)器171b和172b的LTSID和LTS按鎖存信號的定時被鎖存并且變成觸發(fā)器171b和172b的輸出。圖11(d)示出觸發(fā)器171b和172b的輸出，即，從FIFO單元145輸出的LTSID和LTS0
[0113]以此方式，從FIFO單元145以一個分組的延遲至兩個分組的延遲連續(xù)輸出從MUX單元143輸入的LTSID和LTS。在圖11中，陰影線區(qū)域指示沒有指明值。
[0114]回頭參照圖10，除了 TS分離單元161和輸出定時調(diào)節(jié)單元162-1、162-2和162-3之外，DEMUX單元144還包括兩個觸發(fā)器(鎖存電路)173和174。與CAM模塊200供應的合成流CTS的各個PID分組同步的TS同步信號TS Sync被作為鎖存信號輸入各觸發(fā)器。
[0115]觸發(fā)器173鎖存從FIFO單元145供應的LTSID，并且與各個PID分組同步地輸出與從CAM模塊200接收的合成流CTS的各個PID分組對應的LTSID。另外，觸發(fā)器174鎖存從FIFO單元145供應的LTS，并且與各個PID分組同步地輸出與從CAM模塊200接收的合成流CTS的各個PID分組對應的LTS。
[0116]圖12示出FIFO單元145和DEMUX單元144中各個單元的信號的時序圖。像圖11(a) —樣，圖12(g)示出從MUX單元143作為鎖存信號輸入的TS同步信號TS Sync0像圖11 (b) —樣，圖12的(h)示出從MUX單元143輸入到FIFO單元145的LTSID和LTS的示例。像圖11的⑷一樣，圖12的⑴示出從FIFO單元145輸出的LTSID和LTS。
[0117]圖12的(c)示出從MUX單元143發(fā)送到CAM模塊200的合成流CTS的各個PID分組(TSP)的示例。圖12的(a)示出與合成流CTS同時地從MUX單元143發(fā)送到CAM模塊200的TS同步信號TS Sync。圖12的(b)示出與合成流CTS同時地從MUX單元143發(fā)送到CAM模塊200的TS有效信號TS Valid。
[0118]另外，圖12的(f)示出在DEMUX單元144處從CAM模塊200接收的合成流CTS的各個PID分組(TSP)。合成流CTS是從MUX單元143發(fā)送到CAM模塊200的合成流CTS并且延遲的延遲時間為從CAM模塊200處的接收到發(fā)送。
[0119]在這個示例中，如以上提到的，在CAM模塊200出現(xiàn)一個分組的延遲，在CAM模塊200允許1.0個分組至2.0個分組的延遲范圍內(nèi)的抖動。在圖12的(f)中示出的示例中，在合成流CTS的各PID分組中出現(xiàn)比1.0個分組延遲長的延遲(例如，1.6個分組)。圖12的(d)示出DEMUX單元144與合成流CTS同時地從CAM模塊200接收的TS同步信號TSSync。另外，圖12的(e)示出DEMUX單元144與合成流CTS同時地從CAM模塊200接收的TS有效信號TSValid。
[0120]從FIFO單元145輸入DEMUX單元144的觸發(fā)器173和174的LTSID和LTS按鎖存信號的定時被鎖存并且變成觸發(fā)器173和174的輸出。為此原因，從觸發(fā)器173和174輸出的LTSID和LTS對應于從CAM模塊200接收的合成流CTS的各個PID分組并且還與各個PID分組同步。
[0121]圖12的(j)示出從觸發(fā)器173和174輸出的LTSID和LTS。如在這個圖中看到的，從觸發(fā)器173和174輸出的LTSID和LTS對應于從CAM模塊200接收的合成流CTS的各個PID分組(參見圖12的(f))并且還與各個PID分組同步。最終，由于觸發(fā)器173和174的鎖存處理，吸收了 CAM模塊的延遲時間的抖動。
[0122]圖13示出FIFO單元145和DEMUX單元144的詳細構(gòu)成的另一個示例。在這個示例中，在CAM模塊200出現(xiàn)兩個分組的延遲。嚴格意義上，在這個示例中，在CAM模塊200允許2.0個分組至3.0個分組的延遲范圍內(nèi)的抖動。
[0123]FIFO單元145包括作為LTSID延遲單元的三個觸發(fā)器(鎖存電路)171a、171b和171c的串聯(lián)電路，還包括作為LTS延遲單元的三個觸發(fā)器(鎖存電路)172a、172b和172c的串聯(lián)電路。TS同步信號TS Sync被作為鎖存信號從MUX單元143輸入各觸發(fā)器。由于FIFO單元145的這種構(gòu)造，導致從FIFO單元145以兩個分組的延遲至三個分組的延遲連續(xù)輸出從MUX單元143輸入的LTSID和LTS。
[0124]圖14是FIFO單元145中各個單元的信號的時序圖。圖14的(a)示出作為鎖存信號從MUX單元143輸入的TS同步信號TS Sync。另外，圖14的(b)示出從MUX單元143輸入FIFO單元145 (即，觸發(fā)器171a和172a)的LTSID和LTS的示例。
[0125]輸入觸發(fā)器171a和172a的LTSID和LTS按鎖存信號的定時進行鎖存并且變成觸發(fā)器171a和172a的輸出。圖14的(c)示出觸發(fā)器171a和172a的輸出，即，輸入觸發(fā)器171b 和 172b 的 LTSID 和 LTS。
[0126]另外，輸入觸發(fā)器171b和172b的LTSID和LTS按鎖存信號的定時進行鎖存并且變成觸發(fā)器171b和172b的輸出。圖14的(d)示出觸發(fā)器171b和172b的輸出，即，輸入觸發(fā)器171c和172c的LTSID和LTS。
[0127]另外，輸入觸發(fā)器171c和172c的LTSID和LTS按鎖存信號的定時進行鎖存并且變成觸發(fā)器171c和172c的輸出。圖14的(e)示出觸發(fā)器171c和172c的輸出，即，從FIFO單元145輸出的LTSID和LTS0
[0128]以此方式，從FIFO單元145以兩個分組的延遲至三個分組的延遲連續(xù)輸出從MUX單元143輸入的LTSID和LTS。在圖14中，陰影線區(qū)域指示沒有指明值。
[0129]回頭參照圖13，除了 TS分離單元161和輸出定時調(diào)節(jié)單元162_1、162_2和162-3之外，DEMUX單元144還包括兩個觸發(fā)器(鎖存電路)173和174。與CAM模塊200供應的合成流CTS的各個PID分組同步的TS同步信號TS Sync被作為鎖存信號輸入各觸發(fā)器。
[0130]觸發(fā)器173鎖存從FIFO單元145供應的LTSID，并且與各個PID分組同步地輸出與從CAM模塊200接收的合成流CTS的各個PID分組對應的LTSID。另外，觸發(fā)器174鎖存從FIFO單元145供應的LTS，并且與各個PID分組同步地輸出與從CAM模塊200接收的合成流CTS的各個PID分組對應的LTS。
[0131]圖15示出FIFO單元145和DEMUX單元144中各個單元的信號的時序圖。像圖14的(a) —樣，圖15的(g)示出從MUX單元143作為鎖存信號輸入的TS同步信號TS Sync。像圖14的(b) —樣，圖15的(h)示出從MUX單元143輸入FIFO單元145的LTSID和LTS的示例。像圖14的(e) —樣，圖15的⑴示出從FIFO單元145輸出的LTSID和LTS。
[0132]圖15的(C)示出從MUX單元143發(fā)送到CAM模塊200的合成流CTS的各個PID分組(TSP)的示例。圖15的(a)示出與合成流CTS同時地從MUX單元143發(fā)送到CAM模塊200的TS同步信號TS Sync。圖15的(b)示出與合成流CTS同時地從MUX單元143發(fā)送到CAM模塊200的TS有效信號TS Valid。
[0133]另外，圖15的(f)示出DEMUX單元144從CAM模塊200接收的合成流CTS的各個PID分組(TSP)。合成流CTS是從MUX單元143發(fā)送到CAM模塊200的合成流CTS并且延遲的延遲時間為CAM模塊200處從接收到發(fā)送。
[0134]在這個示例中，如以上提到的，在CAM模塊200出現(xiàn)兩個分組的延遲，在CAM模塊200允許2.0個分組至3.0個分組的延遲范圍內(nèi)的抖動。在圖15的(f)中示出的示例中，在合成流CTS的各PID分組中出現(xiàn)比2.0個分組延遲長的延遲(例如，2.6個分組)。圖15的(d)示出在DEMUX單元144處與合成流CTS同時地從CAM模塊200接收的TS同步信號TS Sync。另夕卜，圖15的(e)示出在DEMUX單元144處與合成流CTS同時地從CAM模塊200接收的TS有效信號TS Valid。
[0135]從FIFO單元145輸入DEMUX單元144的觸發(fā)器173和174的LTSID和LTS按鎖存信號的定時鎖存并且變成觸發(fā)器173和174的輸出。為此原因，從觸發(fā)器173和174輸出的LTSID和LTS對應于從CAM模塊200接收的合成流CTS的各個PID分組并且還與各個PID分組同步。
[0136]圖15的(j)示出從觸發(fā)器173和174輸出的LTSID和LTS。如在這個圖中看到的，從觸發(fā)器173和174輸出的LTSID和LTS對應于從CAM模塊200接收的合成流CTS的各個PID分組(參見圖15的(f))并且還與各個PID分組同步。最終，由于觸發(fā)器173和174的鎖存處理，吸收了在CAM模塊處的延遲時間的抖動。
[0137]如上所述，在圖1中示出的接收系統(tǒng)10中，主機裝置100使用對應于各個PID分組的LTSID和LTS處理從CAM模塊200接收的合成流CTS，并且重構(gòu)原始TS。在這種情況下，在主機裝置100中，對應于各個PID分組的LTSID和LTS被FIFO單元145延遲一段時間并使用，延遲的時間對應于CAM模塊200的延遲時間。
[0138]為此原因，主機裝置100可適當?shù)貓?zhí)行接收到的合成流CTS的各個PID分組的分派和輸出定時的調(diào)節(jié)，可有利地重構(gòu)原始TS。因此，可以有利地將多個TS作為一個流發(fā)送到CAM模塊200以及從CAM模塊200接收作為一個流的多個TS。
[0139]另外，在圖1中示出的接收系統(tǒng)10中，主機裝置100沒有將諸如LTSID、LTS等信息添加到發(fā)送給CAM模塊200的合成流CTS的各個PID分組。為此原因，可以保持與現(xiàn)有標準兼容。
[0140]<2.修改例 >
[0141]上述實施例示出以下示例:發(fā)送到CAM模塊200的合成流CTS的各個PID分組的LTSID和LTS在主機裝置100中的FIFO單元145被延遲并且使用。換句話講，示例對應于圖16的(I)的模式。
[0142]然而，可以考慮將圖16的⑵至⑶的模式作為使用主機裝置100中的FIFO單元145的延遲的模式。(2)的模式是以下示例:通過在TSP(PID分組)中的TS頭部中的循環(huán)計數(shù)器(CC)字段中添加LTSID并且在主機裝置100中的FIFO單元145延遲LTS和CC (CC字段的原始值)來使用LTSID、LTS和CC。
[0143]在這種情況下，在主機裝置100中，基于向PID分組中添加的LTSID，將接收到的合成流CTS的各個PID分組分派給各個流。另外，在主機裝置100中，接收到的合成流CTS的各個PID分組的CC字段的值被置換為FIFO單元145中被延遲的CC (CC字段的原始值)。另外，在主機裝置100中，基于在FIFO單元145處延遲的LTS，在每個流中調(diào)節(jié)各個PID分組的輸出定時，使得多個TS被重構(gòu)。
[0144]圖17示出TSP(PID分組)的結(jié)構(gòu)。TSP具有188字節(jié)的固定長度。TSP的首四個字節(jié)是TS頭部，后面的184個字節(jié)是分組的基本流(PES)分組凈載荷。在TS頭部中，8比特同步字(0X47)位于最前部，另外存在13比特PID，4比特CC字段在末尾。
[0145]回頭參照圖16，(3)的模式是以下使用LTSID、LTS和CC的示例:在TSP前方添加LTS作為預頭部，向TSP中的TS頭部中的CC字段添加LTSID，并且在主機裝置100中的FIFO單元145只延遲CC (CC字段的原始值)。
[0146]在這種情況下，在主機裝置100中，基于添加到PID分組中的LTSID，將接收到的合成流CTS的各個PID分組分派給各個流。另外，在主機裝置100中，接收到的合成流CTS的各個PID分組的CC字段的值被置換成在FIFO單元145被延遲的CC (CC字段的原始值)。另外，在主機裝置100中，基于添加到PID分組中的LTS，在每個流中調(diào)節(jié)各個PID分組的輸出定時，使得多個TS被重構(gòu)。
[0147](4)的模式是以下使用LTSID、LTS和CC的示例:在TSP后方添加LTS作為尾部，在TSP中的TS頭部中的CC字段中添加LTSID，并且在主機裝置100中的FIFO單元145只延遲CC (CC字段的原始值)。
[0148]在這種情況下，在主機裝置100中，基于添加到PID分組中的LTSID，將接收到的合成流CTS的各個PID分組分派給各個流。另外，在主機裝置100中，接收到的合成流CTS的各個PID分組的CC字段的值被置換成在FIFO單元145被延遲的CC (CC字段的原始值)。另外，在主機裝置100中，基于添加到PID分組中的LTS，在每個流中調(diào)節(jié)各個PID分組的輸出定時，使得多個TS被重構(gòu)。
[0149](5)的模式是以下使用LTSID和LTS的示例:在TSP前方添加LTSID作為預頭部并且在主機裝置100中的FIFO單元145只延遲LTS。在這種情況下，在主機裝置100中，基于添加到PID分組中的LTSID，將接收到的合成流CTS的各個PID分組分派給各個流。另夕卜，在主機裝置100中，基于在FIFO單元145被延遲的LTS，在每個流中調(diào)節(jié)各個PID分組的輸出定時，使得多個TS被重構(gòu)。
[0150](6)的模式是以下使用LTSID和LTS的示例:在TSP后方添加LTSID作為尾部并且在主機裝置100中的FIFO單元145只延遲LTS。在這種情況下，在主機裝置100中，基于添加到PID分組中的LTSID，將接收到的合成流CTS的各個PID分組分派給各個流。另外，在主機裝置100中，基于在FIFO單元145被延遲的LTS，在每個流中調(diào)節(jié)各個PID分組的輸出定時，使得多個TS被重構(gòu)。
[0151](7)的模式是以下使用LTSID和LTS的示例:在TSP前方添加LTS作為預頭部并且在主機裝置100中的FIFO單元145只延遲LTSID。在這種情況下，在主機裝置100中，基于在FIFO單元145延遲的LTSID，將接收到的合成流CTS的各個PID分組分派給各個流。另夕卜，在主機裝置100中，基于在添加到PID分組中的LTS，在每個流中調(diào)節(jié)各個PID分組的輸出定時，使得多個TS被重構(gòu)。
[0152](8)的模式是以下使用LTSID和LTS的示例:在TSP后方添加LTS作為尾部并且在主機裝置100中的FIFO單元145只延遲LTSID。在這種情況下，在主機裝置100中，基于在FIFO單元145延遲的LTSID，將接收到的合成流CTS的各個PID分組分派給各個流。另夕卜，在主機裝置100中，基于在添加到PID分組中的LTS，在每個流中調(diào)節(jié)各個PID分組的輸出定時，使得多個TS被重構(gòu)。
[0153]圖18示出與上述(2)的模式對應的Cl控制器104A的構(gòu)造示例。在圖18中，用相同的符號指示對應于圖2的部分，適當?shù)厥÷栽敿毭枋觥？刂破?04A包括LTS添加器141-1、141-2 和 141-3 和 PID 過濾器 142-1、142-2 和 142-3。另外，控制器 104A 包括 MUX單元 143A、DEMUX 單元 144A 和 FIFO 單元 145A。
[0154]MUX單元143A通過組合了5 0^1、了52和了53)的PID分組，產(chǎn)生一個流(S卩，合成流CTS)。另外，MUX單元143A通過Cl將合成流CTS的PID分組順序地發(fā)送到CAM模塊200。
[0155]另外，MUX單元143A在發(fā)送到CAM模塊200的合成流CTS的各個PID分組的頭部中的CC字段中添加LTSID。這些LTSID是用于識別各個PID分組的原始TS的流識別信息，并且當產(chǎn)生合成流CTS時產(chǎn)生和使用這些LTSID。
[0156]另外，根據(jù)各個PID分組的發(fā)送定時，MUX單元143A向FIFO單元145輸出和供應與發(fā)送到CAM模塊200的合成流CTS的各個PID分組對應的LTS和CC (CC字段的原始值)。LTS是代表原始TS中的各PID分組的時間位置的時間信息，例如，分別使用如上所述的LTS添加器141-1、141-2和141-3添加的LTS0
[0157]圖19示出MUX單元143A的構(gòu)造示例。在圖19中，用相同的符號指示對應于圖3的部分，適當?shù)厥÷詫@些部分的詳細描述。MUX單元143A包括LTS分離單元151-1、151-2和151-3以及TS多路復用單元152A。LTS分離單元151-1、151-2和151-3分別將LTS與TS(TS1、TS2和TS3)的各個PID分組分離。然后，LTS分離單元151-1、151-2和151-3輸出由沒有被添加LTS的各個PID分組組成的TS(TS1、TS2和TS3)，并且還輸出已經(jīng)被添加到各個PID分組的LTS。
[0158]TS多路復用單元152A通過組合分別從LTS分離單元151_1、151_2和151-3輸出的TS(TS1、TS2和TS3)的各個PID分組來產(chǎn)生合成流CTS。例如，TS (TSU TS2和TS3)的各個PID分組被暫時存儲在圖中未示出的雙端口存儲器中，被按時間次序取出，進行組合。TS多路復用單元152A通過Cl將合成流CTS的各個PID分組順序地發(fā)送到CAM模塊200。
[0159]另外，TS多路復用單元152A產(chǎn)生用于識別發(fā)送到CAM模塊200的合成流CTS的各個PID分組的原始TS的LTSID，并且把LTSID添加到各個PID分組的頭部中的CC字段中。然后，TS多路復用單元152A根據(jù)各個PID分組的發(fā)送定時，順序地輸出作為各個PID分組的CC字段的初始值的CC，并且將CC發(fā)送到FIFO單元145。另外，TS多路復用單元152A根據(jù)各個PID分組的發(fā)送定時，使用從LTS分離單元151-1、151-2和151-3輸出的LTS順序地輸出與各個PID分組對應的LTS，并且將輸出的LTS發(fā)送到FIFO單元145。
[0160]回頭參照圖18，F(xiàn)IFO單元145A延遲地輸出按順序從MUX單元143輸出的LTS和CC,延遲時間量與在CAM模塊200處從接收合成流CTS至發(fā)送合成流CTS的延遲時間對應。由微處理器101控制FIFO單元145A處的延遲時間。
[0161]DEMUX單元144A接收CAM模塊200發(fā)送的合成流CTS。然后，DEMUX單元144基于添加到各個PID分組中的LTSID和對應于各個PID分組并且從FIFO 145A延遲輸出的LTS和CC，處理接收到的合成流的各個PID分組。
[0162]換句話講，DEMUX單元144A根據(jù)LTSID將接收到的合成流的各個PID分組分派給各個流。另外，DEMUX單元144把接收到的合成流CTS的各個PID分組的CC字段的值置換成CC (CC字段的原始值)。另外，DEMUX單元144A根據(jù)LTS將各個PID分組置于各個被分派流中的時間位置，從而重構(gòu)TS(TS1、TS2和TS3)。
[0163]圖20示出DEMUX單元144A的構(gòu)造示例。在圖20中，用相同的符號指示對應于圖4的部分，適當?shù)厥÷詫@些部分的詳細描述。DEMUX單元144A包括TS分離/CC替代單元161A和輸出定時調(diào)節(jié)單元162-1、162-2和162-3。
[0164]TS分離/CC替代單元161A基于添加到各個PID分組中的LTSID，將從CAM模塊200接收的合成流的各個PID分組分派給各個流。另外，TS分離/CC替代單元161A把分派給各個流的各個PID分組的CC字段的值置換成從FIFO單元145延遲輸出的CC (CC字段的原始值)。
[0165]輸出定時調(diào)節(jié)單元162-1、162-2和162-3根據(jù)對應于各個PID分組以及從FIFO單元145延遲輸出的LTS，將各個PID分組置于各個流中的時間位置。然后，輸出定時調(diào)節(jié)單元162-1、162-2和162-3分別輸出重構(gòu)的TS(TS1、TS2和TS3)。
[0166]將描述圖18中示出的Cl控制器104的操作。解調(diào)器103_1、103_2和103_3 (參見圖1)供應的TS(TS1、TS2和TS3)被分別供應到LTS添加器141-1、141-2和141-3。在LTS添加器141-1、141-2和141-3，對應于輸入時間的LTS被分別添加到輸入的TS (TSUTS2和TS3)的各個PID分組(TSP)中。
[0167]其中LTS被添加到各個PID分組中的TS(TS1、TS2和TS3)被分別供應到PID過濾器142-1、142-2和142-3。在PID過濾器142-1、142-2和142-3，執(zhí)行過濾，以分別從TS (TSl、TS2和TS3)中排除未選擇的服務信道的PID數(shù)據(jù)分組。
[0168]經(jīng)過濾之后的TS(TS1、TS2和TS3)被供應到MUX單元143A。在MUX單元143A，其中被去除了 LTS的TS(TS1、TS2和TS3)的各個PID分組被組合，使得產(chǎn)生了合成流CTS。此時，在MUX單元143A，在各個PID分組的頭部中的CC字段中添加LTSID。如上所述，LTSID是用于識別各PID分組的原始TS的流識別信息，并且是當產(chǎn)生合成流CTS時產(chǎn)生的。
[0169]另外，從MUX單元143，根據(jù)被發(fā)送到CAM模塊200的合成流CTS的各個PID分組的發(fā)送定時，輸出對應于各個PID分組的LTS和CC (CC字段的原始值)，并且將它們供應到FIFO單元145。LTS是代表原始TS中的每個PID分組的時間位置的時間信息，例如，如上所述LTS添加器141-1、141-2和141-3添加的LTS被分別使用。
[0170]從MUX單元143A按順序輸出的LTS和CC被供應到FIFO單元145A。從FIFO單元145A延遲輸出從MUX單元143按順序輸出的LTS和LTSID，延遲時間量與在CAM模塊200處從接收合成流CTS至發(fā)送合成流CTS的延遲時間對應。
[0171]按順序從FIFO單元145A輸出的LTS和CC被供應到DEMUX單元144A。在DEMUX單元144A，接收通過Cl從CAM模塊200發(fā)送的合成流CTS。由于如上所述設置FIFO單元145A的延遲時間，因此根據(jù)各個PID分組的接收定時，與合成流CTS的各個PID分組對應的LTS和CC被從FIFO單元145A供應到DEMUX單元144A。
[0172]在DEMUX單元144A，根據(jù)對應于各個PID分組的LTSID，合成流CTS的PID分組被分派給各個流。另外，各個PID分組的CC字段的值被置換為在FIFO單元145A被延遲的CC (CC字段的原始值)。另外，在DEMUX單元144，調(diào)節(jié)輸出定時，使得根據(jù)對應于各個PID分組的LTS，各個PID分組被置于被分派的各個流中的時間位置，并且得到重構(gòu)的TS(TS1、TS2 和 TS3)。
[0173]將省略對與(3)至⑶的模式對應的Cl控制器的構(gòu)造的詳細描述。像與(I)和
(2)的模式對應的上述構(gòu)造示例中一樣，在與⑶至⑶的模式對應的構(gòu)造中，LTS、LTSID、CC等被FIFO單元延遲，在LTS、LTSID、CC等被延遲的情況下處理接收到的合成流CTS的各個PID分組。
[0174]上述實施例示出以下示例:LTS是與Cl控制器104的輸入時間對應的絕對時間。然而，還可以考慮將LTS設置成相對時間，如以下將描述的。LTS的必要比特數(shù)的計算在絕對時間的情況下涉及CAM模塊200的最大延遲調(diào)節(jié)，但在相對時間的情況下不涉及CAM模塊200的最大延遲調(diào)節(jié)。
[0175]將描述尋找對應于各PID分組的LTS (相對時間)并且在重構(gòu)時使用LTS (相對時間)進行定時調(diào)節(jié)的方法。圖21示意性示出尋找對應于各PID分組的LTS (相對時間)的方法。為了方便描述，附圖示出兩個TS(TSIN I和TSIN 2)的示例?！癆1”、“A2”…表示構(gòu)成TS TSINl的PID分組。另外，“Β1”、“Β2”…表示構(gòu)成TS TSIN2的PID分組。
[0176]例如，添加到PID分組“Al”中的LTS (相對時間)被認為是從PID分組輸入輸入緩沖器的時間到PID分組實際在MUX單元143中組合的時間的延遲時間delay_al。另外，例如，添加到PID分組“B2”中的LTS (相對時間)被認為是從PID分組輸入輸入緩沖器的時間到PID分組實際在MUX單元143中組合的時間的延遲時間delay_b2。盡管省略了詳細描述，但對于其它PID分組，也是如此。
[0177]圖22示意性示出在重構(gòu)時使用LTS(相對時間)進行定時調(diào)節(jié)。為了方便描述，附圖示出兩個TS(TS0UT I和TSOUT 2)的示例。像上述圖21中一樣，“A1”、“A2”…表示構(gòu)成重構(gòu)的TSTS0UTI的PID分組。另外，“Β1”、“Β2”…表示構(gòu)成重構(gòu)的TSTS0UT2的PID分組。
[0178]例如，把解復用的PID分組“Al”延遲“DELAY-delay_al”，從而按定時進行調(diào)節(jié)。這里，“DELAY”是固定延遲，其值至少等于或大于LTS (相對時間)的最大值。另外，例如，把解復用的PID分組“B2”延遲“DELAY-delay_b2”，從而按定時進行調(diào)節(jié)。盡管省略了詳細描述，但對于其它PID分組，也是如此。
[0179]在上述實施例中，主機裝置100包括三個調(diào)諧器102-1、102-2和102_3并且處理三個TS(TS1、TS2和TS3)。同樣地，還可以將本技術(shù)應用于處理四個或更多個TS的情況或處理兩個TS的情況。
[0180]另外，上述實施例示出以下示例:主機裝置100從通過DVB-CI公共接口或Cl+公共接口連接的CAM模塊200接收合成流以及將合成流發(fā)送到該CAM模塊200。然而，還可以將本技術(shù)應用于以有線或無線方式在主機裝置和另一外部裝置之間進行此合成流的發(fā)送和接收的情況。
[0181]另外，本技術(shù)還可如下地配置。
[0182](I) 一種電子裝置，所述電子裝置包括:
[0183]合成流產(chǎn)生單元,被構(gòu)造成通過組合多個傳輸流的傳輸流分組,產(chǎn)生合成流；
[0184]流發(fā)送單元，被構(gòu)造成向外部裝置發(fā)送產(chǎn)生的所述合成流；
[0185]處理信息輸出單元，被構(gòu)造成根據(jù)所述合成流的所述傳輸流分組中的每一個的發(fā)送定時，輸出用于處理所述傳輸流分組中的每一個的處理信息；
[0186]處理信息延遲單元，被構(gòu)造成將輸出的所述處理信息延遲一定時間量輸出，延遲的時間量對應于在所述外部裝置接收所述合成流至發(fā)送所述合成流的延遲時間；
[0187]流接收單元，被構(gòu)造成從所述外部裝置接收所述合成流；以及
[0188]處理單元，被構(gòu)造成基于延遲輸出的并且與接收到的所述合成流的所述傳輸流分組中的每一個對應的所述處理信息，處理所述傳輸流分組中的每一個。
[0189](2)根據(jù)(I)所述的電子裝置，
[0190]其中，用于處理所述傳輸流分組中的每一個的所述處理信息包括時間信息，所述時間信息代表所述傳輸流分組中的每一個在所述傳輸流分組中的每一個的原始傳輸流中的時間位置，
[0191]所述處理單元通過以下方式來重構(gòu)所述多個傳輸流:根據(jù)與接收到的所述合成流的傳輸流分組中的每一個對應的所述時間信息，將所述傳輸流分組中的每一個置于一個流中分派給所述傳輸流分組的的每一個的時間位置處。
[0192](3)根據(jù)⑵所述的電子裝置，
[0193]其中，用于處理所述傳輸流分組中的每一個的所述處理信息還包括用于識別所述傳輸流分組中的每一個的原始傳輸流的流識別信息，
[0194]所述處理單元根據(jù)與接收到的所述合成流的傳輸流分組中的每一個對應的所述流識別信息，將所述傳輸流分組中的每一個分派給各個流。
[0195](4)根據(jù)⑵所述的電子裝置，還包括:
[0196]識別信息添加單元，被構(gòu)造成向產(chǎn)生的所述合成流的傳輸流分組中的每一個中添加用于識別原始傳輸流的流識別信息；
[0197]識別信息獲取單元，被構(gòu)造成從接收到的所述合成流的傳輸流分組中的每一個中獲取所述流識別信息，
[0198]其中，所述處理單元根據(jù)從接收到的所述合成流的傳輸流分組中的每一個獲取的所述流識別信息，將所述傳輸流分組中的每一個分派給各個流。
[0199](5)根據(jù)(4)所述的電子裝置，
[0200]其中，所述識別信息添加單元將所述流識別信息插入所述傳輸流分組的頭部中的循環(huán)計數(shù)器字段中，
[0201]用于處理所述傳輸流分組中的每一個的所述處理信息包括所述傳輸流分組的所述頭部中的所述循環(huán)計數(shù)器字段的原始值，以及
[0202]所述處理單元把接收到的所述合成流的各個傳輸流分組的頭部中的所述循環(huán)計數(shù)器字段的值置換為與所述各個傳輸流分組對應的所述循環(huán)計數(shù)器字段的原始值。
[0203](6)根據(jù)⑴至(5)中的任一項所述的電子裝置，還包括:
[0204]延遲控制單元，被構(gòu)造成基于關(guān)于從在所述外部裝置處接收所述合成流至發(fā)送所述合成流的延遲時間的信息，控制在所述處理信息延遲單元處的延遲時間。
[0205](7)根據(jù)(6)所述的電子裝置，其中，所述延遲控制單元通過與所述外部裝置通信，獲取關(guān)于在所述外部裝置處接收所述合成流至發(fā)送所述合成流的延遲時間的信息。
[0206](8)根據(jù)⑴至(7)中的任一項所述的電子裝置，
[0207]其中，所述流發(fā)送單元通過DVB-CI公共接口或Cl+公共接口將所述合成流發(fā)送到所述外部裝置，
[0208]所述外部裝置是執(zhí)行解擾處理的條件接入模塊。
[0209](9)根據(jù)⑴所述的電子裝置，
[0210]其中，用于處理所述傳輸流分組中的每一個的所述處理信息包括用于識別所述傳輸流分組中的每一個的原始傳輸流的流識別信息，
[0211]所述處理單元通過以下方式來重構(gòu)所述多個傳輸流:根據(jù)延遲輸出的并且與接收到的所述合成流的所述傳輸流分組中的每一個對應的所述流識別信息將所述傳輸流分組中的每一個分派給各個流。
[0212](10)根據(jù)⑴所述的電子裝置，還包括:
[0213]識別信息添加單元，被構(gòu)造成將用于識別原始傳輸流的流識別信息插入產(chǎn)生的所述合成流的所述傳輸流分組中的每一個的頭部中的循環(huán)計數(shù)器字段中；
[0214]識別信息獲取單元，被構(gòu)造成從接收到的所述合成流的所述傳輸流分組中的每一個中獲取所述流識別信息，
[0215]其中，用于處理所述傳輸流分組的所述處理信息包括所述傳輸流分組中的每一個的頭部中的所述循環(huán)計數(shù)器字段的原始值，以及
[0216]所述處理單元用接收到的所述合成流的所述傳輸流分組中的每一個的頭部中的所述循環(huán)計數(shù)器字段的值替代與所述傳輸流分組中的每一個對應的所述循環(huán)計數(shù)器字段的原始值，并且通過根據(jù)從接收到的所述合成流的所述傳輸流分組中的每一個獲取的所述流識別信息將所述傳輸流分組中的每一個分派給各個流來重構(gòu)所述多個傳輸流。
[0217](11) 一種在電子裝置中發(fā)送和接收流的方法，所述方法包括:
[0218]合成流產(chǎn)生步驟，組合多個傳輸流的傳輸流分組，以產(chǎn)生合成流；
[0219]流發(fā)送步驟，向外部裝置發(fā)送產(chǎn)生的所述合成流；
[0220]處理信息輸出步驟，根據(jù)所述合成流的所述傳輸流分組中的每一個的發(fā)送定時，輸出用于處理所述傳輸流分組中的每一個的處理信息；
[0221]處理信息延遲步驟，將輸出的所述處理信息延遲一定時間量輸出，延遲的時間量對應于在所述外部裝置處接收所述合成流至發(fā)送所述合成流的延遲時間；
[0222]流接收步驟，從所述外部裝置接收所述合成流；以及
[0223]處理步驟，基于延遲輸出的并且與接收到的所述合成流的所述傳輸流分組中的每一個對應的所述處理信息,處理所述傳輸流分組中的每一個。
[0224](12) 一種致使計算機用作以下裝置的程序:
[0225]合成流產(chǎn)生裝置，用于通過組合多個傳輸流的傳輸流分組來產(chǎn)生合成流；
[0226]流發(fā)送裝置，用于向外部裝置發(fā)送產(chǎn)生的所述合成流；
[0227]處理信息輸出裝置，根據(jù)所述合成流的所述傳輸流分組中的每一個的發(fā)送定時，輸出用于處理所述傳輸流分組中的每一個的處理信息；
[0228]處理信息延遲裝置，用于將輸出的所述處理信息延遲一定時間量輸出，延遲的時間量對應于在所述外部裝置處接收所述合成流至發(fā)送所述合成流的延遲時間；
[0229]流接收裝置，用于從所述外部裝置接收所述合成流；以及
[0230]處理單元裝置，基于延遲輸出的并且與接收到的所述合成流的所述傳輸流分組中的每一個對應的所述處理信息，處理所述傳輸流分組中的每一個。
[0231](13) 一種主機裝置，所述主機裝置包括:
[0232]流發(fā)送單元，被構(gòu)造成向外部裝置發(fā)送合成流，所述合成流是通過組合多個流的分組得到的；
[0233]處理信息延遲單元，被構(gòu)造成將用于處理所述合成流的分組中的每一個的處理信息延遲一定時間量輸出，延遲的時間量對應于在所述外部裝置處接收所述合成流至發(fā)送所述合成流的延遲時間；以及
[0234]處理單元，被構(gòu)造成基于延遲輸出的所述處理信息，處理從所述外部裝置接收的所述合成流的分組中的每一個。
[0235](14)根據(jù)(13)所述的主機裝置，
[0236]其中，所述流是傳輸流，以及
[0237]所述分組是傳輸流分組。
[0238](15)根據(jù)(13)或(14)所述的主機裝置，還包括:
[0239]流獲取單元，被構(gòu)造成獲取所述多個流；以及
[0240]分組選擇單元，被構(gòu)造成從獲取的多個流中的每一個流中選擇預定分組，
[0241 ] 其中，選擇的所述分組被包括在所述合成流中。
[0242](16) 一種在主機裝置中發(fā)送和接收流的方法，所述方法包括:
[0243]向外部裝置傳輸合成流，所述合成流是通過組合多個流的分組得到的；
[0244]將用于處理所述合成流的分組中的每一個的處理信息延遲一定時間量輸出，延遲的時間量對應于在所述外部裝置處接收所述合成流至發(fā)送所述合成流的延遲時間；以及
[0245]基于延遲輸出的所述處理信息，處理從所述外部裝置接收的所述合成流的分組中的每一個。
[0246]參考符號列表
[0247]10接收系統(tǒng)
[0248]100主機裝置
[0249]101微處理器
[0250]102-1 至 102-3 調(diào)諧器
[0251]103-1 至 103-3 解調(diào)器
[0252]104和104A通信接口(Cl)控制器
[0253]105-1 至 105-3 解復用器
[0254]106-1 至 106-3 MPEG 解碼器
[0255]141-1 至 141-3 LTS 添加器
[0256]142-1 至 142-3 PID 過濾器
[0257]143和143A多路復用(MUX)單元
[0258]144 和 144A 解復用(DEMUX)單元
[0259]145 和 145A FIFO 單元
[0260]151-1 至 151-3 LTS 分離單元
[0261]152和152A TS多路復用單元
[0262]161 TS分離單元
[0263]16IA TS分離/CC替代單元
[0264]162-1至162-3輸出定時調(diào)節(jié)單元
[0265]171a、171b、171c、172a、172b、172c、173 和 174 觸發(fā)器
[0266]200 CAM 模塊
[0267]201微處理器
[0268]202解擾器
【權(quán)利要求】
1.一種電子裝置，包括: 合成流產(chǎn)生單元，被構(gòu)造成通過組合多個傳輸流的傳輸流分組，產(chǎn)生合成流； 流發(fā)送單元，被構(gòu)造成向外部裝置發(fā)送產(chǎn)生的所述合成流； 處理信息輸出單元，被構(gòu)造成根據(jù)所述合成流的所述傳輸流分組中的每一個的發(fā)送定時，輸出用于處理所述傳輸流分組中的每一個的處理信息； 處理信息延遲單元，被構(gòu)造成將輸出的所述處理信息延遲一定時間量輸出，延遲的時間量對應于在所述外部裝置接收所述合成流至發(fā)送所述合成流的延遲時間； 流接收單元，被構(gòu)造成從所述外部裝置接收所述合成流；以及處理單元，被構(gòu)造成基于延遲輸出的并且與接收到的所述合成流的所述傳輸流分組中的每一個對應的所述處理信息，處理所述傳輸流分組中的每一個。
2.根據(jù)權(quán)利要求1所述的電子裝置， 其中，用于處理所述傳輸流分組中的每一個的所述處理信息包括時間信息，所述時間信息代表所述傳輸流分組中的每一個在所述傳輸流分組中的每一個的原始傳輸流中的時間位置， 所述處理單元通過以下方式來重構(gòu)所述多個傳輸流:根據(jù)與接收到的所述合成流的傳輸流分組中的每一個對應的所述時間信息，將所述傳輸流分組中的每一個置于一個流中分派給所述傳輸流分組的的每一個的時間位置處。
3.根據(jù)權(quán)利要求2所述的電子裝置， 其中，用于處理所述傳輸流分組中的每一個的所述處理信息還包括用于識別所述傳輸流分組中的每一個的原始傳輸流的流識別信息， 所述處理單元根據(jù)與接收到的所述合成流的傳輸流分組中的每一個對應的所述流識別信息，將所述傳輸流分組中的每一個分派給各個流。
4.根據(jù)權(quán)利要求2所述的電子裝置，還包括: 識別信息添加單元，被構(gòu)造成向產(chǎn)生的所述合成流的傳輸流分組中的每一個中添加用于識別原始傳輸流的流識別信息； 識別信息獲取單元，被構(gòu)造成從接收到的所述合成流的傳輸流分組中的每一個中獲取所述流識別信息， 其中，所述處理單元根據(jù)從接收到的所述合成流的傳輸流分組中的每一個獲取的所述流識別信息，將所述傳輸流分組中的每一個分派給各個流。
5.根據(jù)權(quán)利要求4所述的電子裝置， 其中，所述識別信息添加單元將所述流識別信息插入所述傳輸流分組的頭部中的循環(huán)計數(shù)器字段中， 用于處理所述傳輸流分組中的每一個的所述處理信息包括所述傳輸流分組的所述頭部中的所述循環(huán)計數(shù)器字段的原始值，以及 所述處理單元把接收到的所述合成流的各個傳輸流分組的頭部中的所述循環(huán)計數(shù)器字段的值置換為與所述各個傳輸流分組對應的所述循環(huán)計數(shù)器字段的原始值。
6.根據(jù)權(quán)利要求1所述的電子裝置，還包括: 延遲控制單元，被構(gòu)造成基于關(guān)于從在所述外部裝置處接收所述合成流至發(fā)送所述合成流的延遲時間的信息，控制在所述處理信息延遲單元處的延遲時間。
7.根據(jù)權(quán)利要求6所述的電子裝置，其中，所述延遲控制單元通過與所述外部裝置通信，獲取關(guān)于在所述外部裝置處接收所述合成流至發(fā)送所述合成流的延遲時間的信息。
8.根據(jù)權(quán)利要求1所述的電子裝置， 其中，所述流發(fā)送單元通過DVB-CI公共接口或Cl+公共接口將所述合成流發(fā)送到所述外部裝置， 所述外部裝置是執(zhí)行解擾處理的條件接入模塊。
9.根據(jù)權(quán)利要求1所述的電子裝置， 其中，用于處理所述傳輸流分組中的每一個的所述處理信息包括用于識別所述傳輸流分組中的每一個的原始傳輸流的流識別信息， 所述處理單元通過以下方式來重構(gòu)所述多個傳輸流:根據(jù)延遲輸出的并且與接收到的所述合成流的所述傳輸流分組中的每一個對應的所述流識別信息將所述傳輸流分組中的每一個分派給各個流。
10.根據(jù)權(quán)利要求1所述的電子裝置，還包括: 識別信息添加單元，被構(gòu)造成將用于識別原始傳輸流的流識別信息插入產(chǎn)生的所述合成流的所述傳輸流分組中的每一個的頭部中的循環(huán)計數(shù)器字段中； 識別信息獲取單元，被構(gòu)造成從接收到的所述合成流的所述傳輸流分組中的每一個中獲取所述流識別信息， 其中，用于處理所述傳輸流分組的所述處理信息包括所述傳輸流分組中的每一個的頭部中的所述循環(huán)計數(shù)器字段的原始值，以及 所述處理單元用接收到的所述合成流的所述傳輸流分組中的每一個的頭部中的所述循環(huán)計數(shù)器字段的值替代與所述傳輸流分組中的每一個對應的所述循環(huán)計數(shù)器字段的原始值，并且通過根據(jù)從接收到的所述合成流的所述傳輸流分組中的每一個獲取的所述流識別信息將所述傳輸流分組中的每一個分派給各個流來重構(gòu)所述多個傳輸流。
11.一種在電子裝置中發(fā)送和接收流的方法，所述方法包括: 合成流產(chǎn)生步驟，組合多個傳輸流的傳輸流分組，以產(chǎn)生合成流； 流發(fā)送步驟，向外部裝置發(fā)送產(chǎn)生的所述合成流； 處理信息輸出步驟，根據(jù)所述合成流的所述傳輸流分組中的每一個的發(fā)送定時，輸出用于處理所述傳輸流分組中的每一個的處理信息； 處理信息延遲步驟，將輸出的所述處理信息延遲一定時間量輸出，延遲的時間量對應于在所述外部裝置處接收所述合成流至發(fā)送所述合成流的延遲時間； 流接收步驟，從所述外部裝置接收所述合成流；以及 處理步驟，基于延遲輸出的并且與接收到的所述合成流的所述傳輸流分組中的每一個對應的所述處理信息，處理所述傳輸流分組中的每一個。
12.—種致使計算機用作以下裝置的程序: 合成流產(chǎn)生裝置，用于通過組合多個傳輸流的傳輸流分組來產(chǎn)生合成流； 流發(fā)送裝置，用于向外部裝置發(fā)送產(chǎn)生的所述合成流； 處理信息輸出裝置，根據(jù)所述合成流的所述傳輸流分組中的每一個的發(fā)送定時，輸出用于處理所述傳輸流分組中的每一個的處理信息； 處理信息延遲裝置，用于將輸出的所述處理信息延遲一定時間量輸出，延遲的時間量對應于在所述外部裝置處接收所述合成流至發(fā)送所述合成流的延遲時間； 流接收裝置，用于從所述外部裝置接收所述合成流；以及 處理單元裝置，基于延遲輸出的并且與接收到的所述合成流的所述傳輸流分組中的每一個對應的所述處理信息,處理所述傳輸流分組中的每一個。
13.—種主機裝置,包括: 流發(fā)送單元，被構(gòu)造成向外部裝置發(fā)送合成流，所述合成流是通過組合多個流的分組得到的； 處理信息延遲單元，被構(gòu)造成將用于處理所述合成流的分組中的每一個的處理信息延遲一定時間量輸出，延遲的時間量對應于在所述外部裝置處接收所述合成流至發(fā)送所述合成流的延遲時間；以及 處理單元，被構(gòu)造成基于延遲輸出的所述處理信息，處理從所述外部裝置接收的所述合成流的分組中的每一個。
14.根據(jù)權(quán)利要求13所述的主機裝置， 其中，所述流是傳輸流，以及 所述分組是傳輸流分組。
15.根據(jù)權(quán)利要求13所述的主機裝置，還包括: 流獲取單元，被構(gòu)造成獲取所述多個流；以及 分組選擇單元，被構(gòu)造成從獲取的多個流中的每一個流中選擇預定分組， 其中，選擇的所述分組被包括在所述合成流中。
16.一種在主機裝置中發(fā)送和接收流的方法，所述方法包括: 向外部裝置傳輸合成流，所述合成流是通過組合多個流的分組得到的； 將用于處理所述合成流的分組中的每一個的處理信息延遲一定時間量輸出，延遲的時間量對應于在所述外部裝置處接收所述合成流至發(fā)送所述合成流的延遲時間；以及 基于延遲輸出的所述處理信息，處理從所述外部裝置接收的所述合成流的分組中的每一個。
【文檔編號】H04N21/236GK104350754SQ201380029417
【公開日】2015年2月11日 申請日期:2013年6月7日 優(yōu)先權(quán)日:2012年6月11日
【發(fā)明者】平山雄一, 岡田諭志, 池田保, 岸本直道 申請人:索尼公司