矢量調(diào)制信號處理方法及裝置制造方法
【專利摘要】本發(fā)明公開了一種矢量調(diào)制信號處理方法及裝置，包括：在FPGA上設(shè)置信號處理單元和配置單元，通過所述配置單元設(shè)置配置參數(shù)，所述信號處理單元根據(jù)所述配置單元內(nèi)的配置參數(shù)對發(fā)送給FPGA的數(shù)據(jù)進(jìn)行脈沖成形，濾波降噪等處理，并將處理之后的大范圍內(nèi)的低采樣率數(shù)據(jù)經(jīng)任意內(nèi)插抽取率上變頻至某小范圍內(nèi)高采樣率數(shù)據(jù)發(fā)送給DAC芯片，從而大大提高了基帶信號的精度及純度。
【專利說明】矢量調(diào)制信號處理方法及裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信【技術(shù)領(lǐng)域】，尤其涉及一種矢量調(diào)制信號處理方法及裝置。
【背景技術(shù)】
[0002]在無線通信領(lǐng)域，必須增加數(shù)字基帶波形的采樣率，原因如下:第一，可以改善模擬性能和減少模擬濾波要求。第二，內(nèi)插抽取采用多通信標(biāo)準(zhǔn)的器件能使采樣率變化。第三，往往需要內(nèi)插法使能數(shù)字上變頻。目前改善調(diào)制信號的頻譜特征的做法主要是將D/A盡可能靠近天線來實現(xiàn)，而該方法在實際中還不能滿足需要的信號精度的要求，因此，如何更好的提高基帶信號的精度成為亟待解決的問題。

【發(fā)明內(nèi)容】

[0003]鑒于上述的分析，本發(fā)明旨在提供一種矢量調(diào)制信號處理方法及裝置，用以解決現(xiàn)有技術(shù)中基帶信號的精度不高的問題。
[0004]本發(fā)明主要是通過以下技術(shù)方案實現(xiàn)的:
[0005]一種矢量調(diào)制信號處理方法，該方法包括:
[0006]在FPGA上設(shè)置信號處理單元和配置單元，通過所述配置單元設(shè)置配置參數(shù)，所述信號處理單元根據(jù)所述配置單元內(nèi)的配置參數(shù)對發(fā)送給FPGA的數(shù)據(jù)進(jìn)行處理，對所述數(shù)據(jù)中的低頻的外來噪音和本身諧波進(jìn)行濾波，并將處理之后的數(shù)據(jù)發(fā)送給DAC芯片。
[0007]優(yōu)選地，所述數(shù)據(jù)包括標(biāo)準(zhǔn)波形數(shù)據(jù)、非標(biāo)準(zhǔn)波形數(shù)據(jù)和控制指令數(shù)據(jù)中的一種或多種。
[0008]優(yōu)選地，所述配置參數(shù)包括:內(nèi)插抽取率、增益、偏置、頻偏、載波頻率、濾波器類型和濾波器系數(shù)中的一種或多種。
[0009]優(yōu)選地，所述信號處理單元進(jìn)一步包括:
[0010]數(shù)據(jù)預(yù)調(diào)理單元根據(jù)所述配置單元設(shè)置的配置參數(shù)改變FPGA發(fā)送來的數(shù)據(jù)的增益和偏移量，使其與所述DAC芯片的要求相匹配，所述數(shù)據(jù)包括1、Q數(shù)據(jù)流；
[0011]脈沖成型濾波單元根據(jù)所述配置參數(shù)動態(tài)調(diào)整濾波系數(shù)來調(diào)整濾波器的截止頻率，過渡帶帶寬以及帶外衰減，將處理后的數(shù)據(jù)發(fā)送給內(nèi)插抽取濾波單元或所述DAC芯片；
[0012]或者，所述信號處理單元還包括以下的內(nèi)插抽取濾波單元和正交上變頻單元中的一個或多個；
[0013]內(nèi)插抽取濾波單元對所述脈沖成型濾波單元處理后的數(shù)據(jù)抑制內(nèi)插抽取數(shù)據(jù)的頻譜鏡像，提高信號發(fā)生器的有效采樣速率，將低采樣率數(shù)據(jù)按照設(shè)置的配置參數(shù)插值到高采樣率，將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片；
[0014]正交上變頻單元將所述內(nèi)插抽取濾波單元處理后的數(shù)據(jù)按照設(shè)置的配置參數(shù)調(diào)節(jié)載波頻率偏移，使基帶信息實現(xiàn)中心頻率偏移，并將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片。
[0015]優(yōu)選地，還包括:緩存單元；
[0016]所述緩存單元緩存所述FPGA發(fā)送來的數(shù)據(jù)和控制指令，根據(jù)所述控制指令將所述數(shù)據(jù)發(fā)送給所述信號處理單元，并根據(jù)所述控制指令控制所述信號處理單元開啟或關(guān)閉。
[0017]本發(fā)明還提供了一種矢量調(diào)制信號處理裝置，包括:在FPGA上設(shè)置信號處理單元和配置單元；
[0018]所述配置單元，用于設(shè)置配置參數(shù)；
[0019]所述信號處理單元，用于根據(jù)所述配置單元內(nèi)的配置參數(shù)對發(fā)送給FPGA的數(shù)據(jù)進(jìn)行處理，對所述數(shù)據(jù)中的低頻噪聲和本身諧波進(jìn)行濾波，并將處理之后的數(shù)據(jù)發(fā)送給DAC
-H-* I I
心/T O
[0020]優(yōu)選地，所述數(shù)據(jù)包括標(biāo)準(zhǔn)波形數(shù)據(jù)、非標(biāo)準(zhǔn)波形數(shù)據(jù)和控制指令數(shù)據(jù)中的一種或多種。
[0021]優(yōu)選地，所述配置參數(shù)包括:內(nèi)插抽取率、增益、偏置、頻偏、載波頻率、濾波器類型和濾波器系數(shù)中的一種或多種。
[0022]優(yōu)選地，所述信號處理單元進(jìn)一步包括:
[0023]數(shù)據(jù)預(yù)調(diào)理單元，用于根據(jù)所述配置單元設(shè)置的配置參數(shù)改變發(fā)送給FPGA的數(shù)據(jù)的增益和偏移量，使其與所述DAC芯片的要求相匹配，所述數(shù)據(jù)包括1、Q數(shù)據(jù)流；
[0024]脈沖成型濾波單元，用于根據(jù)所述配置參數(shù)動態(tài)調(diào)整濾波系數(shù)來調(diào)整濾波器的截止頻率，過渡帶帶寬以及帶外衰減，將處理后的數(shù)據(jù)發(fā)送給內(nèi)插抽取濾波單元或所述DAC
-H-* I I
心片；
[0025]或者，所述信號處理單元還包括以下的內(nèi)插抽取濾波單元和正交上變頻單元中的一個或多個；
[0026]內(nèi)插抽取濾波單元，用于對所述脈沖成型濾波單元處理后的數(shù)據(jù)抑制內(nèi)插抽取數(shù)據(jù)的頻譜鏡像，提高信號發(fā)生器的有效采樣速率，將低采樣率數(shù)據(jù)按照設(shè)置的配置參數(shù)插值到高采樣率，將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片；
[0027]正交上變頻單元，用于將所述內(nèi)插抽取濾波單元處理后的數(shù)據(jù)按照設(shè)置的配置參數(shù)調(diào)節(jié)載波頻率偏移，使基帶信息實現(xiàn)中心頻率偏移，并將處理后的數(shù)據(jù)發(fā)送給所述DAC
-H-* I I
心/T O
[0028]優(yōu)選地，還包括:緩存單元；
[0029]所述緩存單元緩存，用于所述FPGA發(fā)送來的數(shù)據(jù)和控制指令，根據(jù)所述控制指令將所述數(shù)據(jù)發(fā)送給所述信號處理單元，并根據(jù)所述控制指令控制所述信號處理單元開啟或關(guān)閉。
[0030]本發(fā)明提供的一種矢量調(diào)制信號處理方法及裝置，可以完全在FPGA硬件平臺實現(xiàn)，使用硬件描述語言Verilog HDL編寫，兼容性好，編譯速度快，可跨平臺使用，可通過配置單元靈活配置寄存器參數(shù)，提供參數(shù)配置、內(nèi)插抽取率及增益、偏置、頻偏、載波頻率、濾波器類型、濾波器系數(shù)等參數(shù)，并可作為一個通用模塊適用于源類儀器中。
[0031]本發(fā)明的其他特征和優(yōu)點將在隨后的說明書中闡述，并且部分的從說明書中變得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點可通過在所寫的說明書、權(quán)利要求書、以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。
【專利附圖】

【附圖說明】[0032]圖1為本發(fā)明實施例的矢量調(diào)制信號處理裝置的結(jié)構(gòu)示意圖；
[0033]圖2為本發(fā)明實施例的信號處理單元的結(jié)構(gòu)示意圖。
【具體實施方式】
[0034]下面結(jié)合附圖來具體描述本發(fā)明的優(yōu)選實施例，其中，附圖構(gòu)成本申請一部分，并與本發(fā)明的實施例一起用于闡釋本發(fā)明的原理。為了清楚和簡化目的，當(dāng)其可能使本發(fā)明的主題模糊不清時，將省略本文所描述的器件中已知功能和結(jié)構(gòu)的詳細(xì)具體說明。
[0035]本發(fā)明設(shè)計了一種矢量調(diào)制信號處理方法及裝置，在FPGA上設(shè)置信號處理單元和配置單元，通過配置單元設(shè)置配置參數(shù)，信號處理單元根據(jù)配置參數(shù)對FPGA內(nèi)數(shù)據(jù)進(jìn)行脈沖成形，濾波降噪等處理，并將處理之后的大范圍內(nèi)的低采樣率數(shù)據(jù)經(jīng)任意內(nèi)插抽取率上變頻至某小范圍內(nèi)高采樣率數(shù)據(jù)發(fā)送給DAC芯片，經(jīng)過本發(fā)明處理后的數(shù)據(jù)精度大大提高，并且本發(fā)明完全在FPGA硬件平臺實現(xiàn)，使用硬件描述語言編寫，兼容性好，編譯速度快，可跨平臺使用，可通過配置單元靈活配置寄存器參數(shù)，提供參數(shù)配置、內(nèi)插抽取率及增益、偏置、頻偏、載波頻率、濾波器類型、濾波器系數(shù)等配置參數(shù)，并可作為一個通用模塊適用于源類儀器中。下面對本發(fā)明進(jìn)行詳細(xì)的說明。
[0036]圖1為本發(fā)明實施例的矢量調(diào)制信號處理裝置的結(jié)構(gòu)示意圖，如圖1所示，在FPGA上設(shè)置信號處理單元和配置單元，通過所述配置單元設(shè)置配置參數(shù)，所述信號處理單元根據(jù)所述配置單元內(nèi)的配置參數(shù)對發(fā)送給FPGA的數(shù)據(jù)進(jìn)行脈沖成形，濾波降噪等處理，并將處理之后的大范圍內(nèi)的低采樣率數(shù)據(jù)經(jīng)任意內(nèi)插抽取率上變頻至某小范圍內(nèi)高采樣率數(shù)據(jù)發(fā)送給DAC芯片。所述數(shù)據(jù)中的噪聲和諧波分量進(jìn)行濾波，，由于本發(fā)明通過任意上變頻至DAC所需的最佳采樣率范圍及數(shù)據(jù)優(yōu)化降噪濾波處理，從而大大提高了基帶信號數(shù)據(jù)的精度。
[0037]本發(fā)明實施例中的所述FPGA需處理的數(shù)據(jù)包括標(biāo)準(zhǔn)波形數(shù)據(jù)、非標(biāo)準(zhǔn)波形數(shù)據(jù)和控制指令數(shù)據(jù)中的一種或多種。并且本發(fā)明中的所述配置參數(shù)包括:內(nèi)插抽取率、增益、偏置、頻偏、載波頻率、濾波器類型及濾波器系數(shù)中的一種或多種。
[0038]圖2為本發(fā)明實施例的信號處理單元的結(jié)構(gòu)示意圖，如圖2所示，本發(fā)明中的信號處理單元進(jìn)一步包括:
[0039]數(shù)據(jù)預(yù)調(diào)理單元根據(jù)所述配置單元設(shè)置的配置參數(shù)改變發(fā)送給FPGA的數(shù)據(jù)的增益和偏移量，使其與所述DAC芯片的要求相匹配，所述數(shù)據(jù)包括1、Q數(shù)據(jù)流；
[0040]脈沖成型濾波單元根據(jù)所述配置參數(shù)動態(tài)調(diào)整濾波系數(shù)來調(diào)整濾波器的截止頻率，過渡帶帶寬以及帶外衰減，將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片；
[0041]或者，所述信號處理單元還包括以下的內(nèi)插抽取濾波單元和正交上變頻單元中的一個或多個；
[0042]內(nèi)插抽取濾波單元對所述脈沖成型濾波單元處理后的數(shù)據(jù)抑制內(nèi)插抽取數(shù)據(jù)的頻譜鏡像，提高信號發(fā)生器的有效采樣速率，將低采樣率數(shù)據(jù)按照設(shè)置的配置參數(shù)插值到高采樣率，將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片；
[0043]正交上變頻單元將所述內(nèi)插抽取濾波單元處理后的數(shù)據(jù)按照設(shè)置的配置參數(shù)調(diào)節(jié)載波頻率偏移，使基帶信息實現(xiàn)中心頻率偏移，并將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片。
[0044]即在脈沖成型濾波單元處理后的數(shù)據(jù)就能滿足DAC芯片要求的精度時，則脈沖成型濾波單元處理后的數(shù)據(jù)直接輸出給DAC芯片，如果還需要內(nèi)插抽取濾波單元或正交上變頻單元處理，則脈沖成型濾波單元將處理后的數(shù)據(jù)發(fā)送給內(nèi)插抽取濾波單元做進(jìn)一步的處理。
[0045]本發(fā)明實施例還包括緩存單元，通過緩存單元緩存所述FPGA內(nèi)數(shù)據(jù)和控制指令，根據(jù)所述控制指令將所述數(shù)據(jù)發(fā)送給所述信號處理單元，并根據(jù)所述控制指令控制所述信號處理單元開啟或關(guān)閉。
[0046]下面以一個具體的例子對本發(fā)明進(jìn)行說明:
[0047]數(shù)據(jù)預(yù)調(diào)理單元、脈沖成型濾波單元、內(nèi)插抽取濾波單元和正交上變頻單元分別與配置單元連接；
[0048]緩存單元存儲的數(shù)據(jù)進(jìn)入數(shù)據(jù)預(yù)調(diào)理單元，數(shù)據(jù)預(yù)調(diào)理單元根據(jù)配置單元內(nèi)的配置(增益、偏移)參數(shù)改變信號產(chǎn)生過程中的1、Q數(shù)據(jù)流的增益和偏移量，增益范圍從-16到+16，偏移量范圍從負(fù)峰值(-1)到正峰值(+1)；
[0049]脈沖成型濾波單元實際為一個數(shù)字濾波器，通過數(shù)字濾波器對信號的脈沖成形濾波，并通過動態(tài)調(diào)整濾波系數(shù)來調(diào)整濾波器的截止頻率，過渡帶帶寬以及帶外衰減。
[0050]內(nèi)插抽取濾波單元在抑制了數(shù)據(jù)的頻譜鏡像的同時，提高了信號發(fā)生器的有效采樣速率，將低采樣率數(shù)據(jù)以任意倍數(shù)插值到高采樣率；
[0051]正交上變頻單元包括實數(shù)正交上變頻和復(fù)數(shù)正交上變頻兩種模式，可以調(diào)節(jié)載波頻率偏移，使基帶信息實現(xiàn)中心頻率搬移。對于多通道設(shè)備，IQ速率既可以被寫進(jìn)獨立的通道，如設(shè)計一個通道用于I數(shù)據(jù)，而另一個通道用于Q數(shù)據(jù)，也可以在交織采樣的模式下遵循多通道波形分配原則的前提下同時被寫進(jìn)一個設(shè)備的兩個通道。
[0052]本發(fā)明實施例還提供了一種矢量調(diào)制信號處理裝置，參見圖1，該裝置包括:在FPGA上設(shè)置信號處理單元和配置單元；
[0053]所述配置單元，用于設(shè)置配置參數(shù)，其中，所述配置參數(shù)包括:內(nèi)插抽取率、增益、偏置、頻偏、載波頻率和濾波器類型中的一種或多種。
[0054]所述信號處理單元，用于根據(jù)所述配置單元內(nèi)的配置參數(shù)對FPGA發(fā)送來的數(shù)據(jù)進(jìn)行處理，去掉所述數(shù)據(jù)中的低頻的外來噪音和本身的諧波，并將處理之后的數(shù)據(jù)發(fā)送給DAC芯片。其中，所述FPGA需處理的數(shù)據(jù)包括標(biāo)準(zhǔn)波形數(shù)據(jù)、非標(biāo)準(zhǔn)波形數(shù)據(jù)和控制指令數(shù)據(jù)中的一種或多種。
[0055]如圖2所示，本發(fā)明實施例中的信號處理單元進(jìn)一步包括:
[0056]數(shù)據(jù)預(yù)調(diào)理單元，用于根據(jù)所述配置單元設(shè)置的配置參數(shù)改變FPGA內(nèi)數(shù)據(jù)的增益和偏移量，使其與所述DAC芯片的要求相匹配，所述數(shù)據(jù)包括1、Q數(shù)據(jù)流；
[0057]脈沖成型濾波單元，用于根據(jù)所述配置參數(shù)動態(tài)調(diào)整濾波系數(shù)來調(diào)整濾波器的截止頻率，過渡帶帶寬以及帶外衰減，將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片；
[0058]或者，所述信號處理單元還包括以下的內(nèi)插抽取濾波單元和正交上變頻單元中的一個或多個；
[0059]內(nèi)插抽取濾波單元，用于對所述脈沖成型濾波單元處理后的數(shù)據(jù)抑制內(nèi)插抽取數(shù)據(jù)的頻譜鏡像，提高信號發(fā)生器的有效采樣速率，將低采樣率數(shù)據(jù)按照設(shè)置的配置參數(shù)插值到高采樣率，將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片；
[0060]正交上變頻單元，用于將所述內(nèi)插抽取濾波單元處理后的數(shù)據(jù)按照設(shè)置的配置參數(shù)調(diào)節(jié)載波頻率偏移，使基帶信息實現(xiàn)中心頻率偏移，并將處理后的數(shù)據(jù)發(fā)送給所述DAC
-H-* I I
心/T O
[0061]緩存單元緩存，用于所述FPGA內(nèi)數(shù)據(jù)和控制指令，根據(jù)所述控制指令將所述數(shù)據(jù)發(fā)送給所述信號處理單元，并根據(jù)所述控制指令控制所述信號處理單元開啟或關(guān)閉。
[0062]本發(fā)明提供的一種矢量調(diào)制信號處理方法及裝置，至少能夠帶來以下的有益效果:
[0063]本發(fā)明可以完全在FPGA硬件平臺實現(xiàn)，使用硬件描述語言Verilog HDL編寫，兼容性好，編譯速度快，可跨平臺使用，可通過配置單元靈活配置寄存器參數(shù)，提供參數(shù)配置、內(nèi)插抽取率及增益、偏置、頻偏、載波頻率、濾波器類型、濾波器系數(shù)等配置參數(shù)，并可作為一個通用模塊適用于源類儀器中。
[0064]以上所述，僅為本發(fā)明較佳的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)該以權(quán)利要求書的保護范圍為準(zhǔn)。
【權(quán)利要求】
1.一種矢量調(diào)制信號處理方法，其特征在于，包括: 在FPGA上設(shè)置信號處理單元和配置單元，通過所述配置單元設(shè)置配置參數(shù)，所述信號處理單元根據(jù)所述配置單元內(nèi)的配置參數(shù)對發(fā)送給FPGA的數(shù)據(jù)進(jìn)行處理，對所述數(shù)據(jù)中的低頻的外來噪音和本身諧波進(jìn)行濾波，并將處理之后的數(shù)據(jù)發(fā)送給DAC芯片。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述數(shù)據(jù)包括標(biāo)準(zhǔn)波形數(shù)據(jù)、非標(biāo)準(zhǔn)波形數(shù)據(jù)和控制指令數(shù)據(jù)中的一種或多種。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述配置參數(shù)包括:內(nèi)插抽取率、增益、偏置、頻偏、載波頻率、濾波器類型和濾波器系數(shù)中的一種或多種。
4.根據(jù)權(quán)利要求1-3中任意一項所述的方法，其特征在于，所述信號處理單元進(jìn)一步包括: 數(shù)據(jù)預(yù)調(diào)理單元根據(jù)所述配置單元設(shè)置的配置參數(shù)改變FPGA發(fā)送來的數(shù)據(jù)的增益和偏移量，使其與所述DAC芯片的要求相匹配，所述數(shù)據(jù)包括1、Q數(shù)據(jù)流； 脈沖成型濾波單元根據(jù)所述配置參數(shù)動態(tài)調(diào)整濾波系數(shù)來調(diào)整濾波器的截止頻率，過渡帶帶寬以及帶外衰減，將處理后的數(shù)據(jù)發(fā)送給內(nèi)插抽取濾波單元或所述DAC芯片； 或者，所述信號處理單元還包括以下的內(nèi)插抽取濾波單元和正交上變頻單元中的一個或多個； 內(nèi)插抽取濾波單 元對所述脈沖成型濾波單元處理后的數(shù)據(jù)抑制內(nèi)插抽取數(shù)據(jù)的頻譜鏡像，提高信號發(fā)生器的有效采樣速率，將低采樣率數(shù)據(jù)按照設(shè)置的配置參數(shù)插值到高采樣率，將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片； 正交上變頻單元將所述內(nèi)插抽取濾波單元處理后的數(shù)據(jù)按照設(shè)置的配置參數(shù)調(diào)節(jié)載波頻率偏移，使基帶信息實現(xiàn)中心頻率偏移，并將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片。
5.根據(jù)權(quán)利要求1-3中任意一項所述的方法，其特征在于，還包括:緩存單元； 所述緩存單元緩存所述FPGA發(fā)送來的數(shù)據(jù)和控制指令，根據(jù)所述控制指令將所述數(shù)據(jù)發(fā)送給所述信號處理單元，并根據(jù)所述控制指令控制所述信號處理單元開啟或關(guān)閉。
6.一種矢量調(diào)制信號處理裝置，其特征在于，包括:在FPGA上設(shè)置信號處理單元和配置單元； 所述配置單元，用于設(shè)置配置參數(shù)； 所述信號處理單元，用于根據(jù)所述配置單元內(nèi)的配置參數(shù)對發(fā)送給FPGA的數(shù)據(jù)進(jìn)行處理，對所述數(shù)據(jù)中的低頻噪聲和本身諧波進(jìn)行濾波，并將處理之后的數(shù)據(jù)發(fā)送給DAC芯片。
7.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述數(shù)據(jù)包括標(biāo)準(zhǔn)波形數(shù)據(jù)、非標(biāo)準(zhǔn)波形數(shù)據(jù)和控制指令數(shù)據(jù)中的一種或多種。
8.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述配置參數(shù)包括:內(nèi)插抽取率、增益、偏置、頻偏、載波頻率、濾波器類型和濾波器系數(shù)中的一種或多種。
9.根據(jù)權(quán)利要求6-8中任意一項所述的裝置，其特征在于，所述信號處理單元進(jìn)一步包括: 數(shù)據(jù)預(yù)調(diào)理單元，用于根據(jù)所述配置單元設(shè)置的配置參數(shù)改變發(fā)送給FPGA的數(shù)據(jù)的增益和偏移量，使其與所述DAC芯片的要求相匹配，所述數(shù)據(jù)包括1、Q數(shù)據(jù)流； 脈沖成型濾波單元，用于根據(jù)所述配置參數(shù)動態(tài)調(diào)整濾波系數(shù)來調(diào)整濾波器的截止頻率，過渡帶帶寬以及帶外衰減，將處理后的數(shù)據(jù)發(fā)送給內(nèi)插抽取濾波單元或所述DAC芯片；或者，所述信號處理單元還包括以下的內(nèi)插抽取濾波單元和正交上變頻單元中的一個或多個； 內(nèi)插抽取濾波單元，用于對所述脈沖成型濾波單元處理后的數(shù)據(jù)抑制內(nèi)插抽取數(shù)據(jù)的頻譜鏡像，提高信號發(fā)生器的有效采樣速率，將低采樣率數(shù)據(jù)按照設(shè)置的配置參數(shù)插值到高采樣率，將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片； 正交上變頻單元，用于將所述內(nèi)插抽取濾波單元處理后的數(shù)據(jù)按照設(shè)置的配置參數(shù)調(diào)節(jié)載波頻率偏移，使基帶信息實現(xiàn)中心頻率偏移，并將處理后的數(shù)據(jù)發(fā)送給所述DAC芯片。
10.根據(jù)權(quán)利要求6-8中任意一項所述的裝置，其特征在于，還包括:緩存單元； 所述緩存單元緩存，用于所述FPGA發(fā)送來的數(shù)據(jù)和控制指令，根據(jù)所述控制指令將所述數(shù)據(jù)發(fā)送給所述信號 處理單元，并根據(jù)所述控制指令控制所述信號處理單元開啟或關(guān)閉。
【文檔編號】H04L27/00GK103701739SQ201310717131
【公開日】2014年4月2日 申請日期:2013年12月23日 優(yōu)先權(quán)日:2013年12月23日
【發(fā)明者】楊依珍, 王凱, 智國寧, 辛麗霞, 劉金川, 張秋艷 申請人:北京航天測控技術(shù)有限公司