亚洲狠狠干,亚洲国产福利精品一区二区,国产八区,激情文学亚洲色图

Ts-ip路由模塊及廣播路由系統(tǒng)的制作方法

文檔序號(hào):7779579閱讀:332來(lái)源:國(guó)知局
Ts-ip路由模塊及廣播路由系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供一種TS-IP路由模塊及包括該路由模塊的廣播路由系統(tǒng),該TS-IP路由模塊配置于基于TS流調(diào)制解調(diào)的無(wú)線星型非對(duì)稱網(wǎng)絡(luò)中的中心節(jié)點(diǎn)和多個(gè)分節(jié)點(diǎn)內(nèi),TS-IP路由模塊包括TS流數(shù)據(jù)FPGA處理模塊、嵌入式路由處理模塊以及電源時(shí)鐘管理模塊,嵌入式路由處理模接收來(lái)自應(yīng)用層的IP數(shù)據(jù)包,并將IP數(shù)據(jù)包拆包、重組后形成標(biāo)準(zhǔn)TS包,然后傳輸至TS流數(shù)據(jù)FPGA處理模塊,經(jīng)過(guò)時(shí)序控制和緩沖處理后,輸出至TS解調(diào)模塊的接口,實(shí)現(xiàn)與TS解調(diào)模塊的數(shù)據(jù)交互;TS流數(shù)據(jù)FPGA處理模塊接收輸入的TS碼流,經(jīng)過(guò)時(shí)序控制和緩存處理后以TS包格式傳輸至嵌入式路由處理模塊,嵌入式路由處理模塊根據(jù)TS包中的控制字來(lái)完成IP數(shù)據(jù)包的恢復(fù),并輸出至應(yīng)用層。
【專利說(shuō)明】 TS-1P路由模塊及廣播路由系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及無(wú)線通信網(wǎng)絡(luò)【技術(shù)領(lǐng)域】,具體而言涉及一種TS-1P路由模塊及廣播路由系統(tǒng),應(yīng)用于基于TS流調(diào)制解調(diào)組建的無(wú)線星型非對(duì)稱網(wǎng)絡(luò)中,可實(shí)現(xiàn)信息共享的廣播路由。
【背景技術(shù)】
[0002]利用基于TS流調(diào)制解調(diào)的無(wú)線傳輸系統(tǒng)組建的無(wú)線星形非對(duì)稱網(wǎng)絡(luò)由一個(gè)中心節(jié)點(diǎn)和若干個(gè)分節(jié)點(diǎn)組成,中心節(jié)點(diǎn)與各分節(jié)點(diǎn)構(gòu)成星形網(wǎng)絡(luò),中心節(jié)點(diǎn)向各分節(jié)點(diǎn)發(fā)送下行數(shù)據(jù),各分節(jié)點(diǎn)向中心節(jié)點(diǎn)發(fā)送上行數(shù)據(jù)。中心節(jié)點(diǎn)向各分節(jié)點(diǎn)發(fā)送數(shù)據(jù)的下行信道是廣播信道,各分節(jié)點(diǎn)向中心節(jié)點(diǎn)發(fā)送數(shù)據(jù)的上行信道是分別建立的獨(dú)立信道,上下行信道帶寬非對(duì)稱,下行信道帶寬速率高于單個(gè)上行信道帶寬速率,但上行信道帶寬總速率大于下行信道帶寬速率。因此,如果按照常規(guī)的廣播通信實(shí)現(xiàn)方法,每個(gè)分站分別發(fā)送一次信息以實(shí)現(xiàn)下行數(shù)據(jù)廣播,就會(huì)出現(xiàn)下行信道帶寬不夠用的現(xiàn)象。在利用基于TS流調(diào)制解調(diào)的無(wú)線傳輸系統(tǒng)組建的無(wú)線星形非對(duì)稱網(wǎng)絡(luò)中實(shí)現(xiàn)多媒體信息共享的關(guān)鍵就是節(jié)省無(wú)線信道的帶寬資源,因此考慮通過(guò)實(shí)現(xiàn)上行信道點(diǎn)到點(diǎn)單播和下行信道點(diǎn)到多點(diǎn)的廣播通信的路由,使系統(tǒng)中所有的節(jié)點(diǎn)都能夠相互傳送多媒體信息,實(shí)現(xiàn)信息共享。
[0003]基于UDP協(xié)議的數(shù)據(jù)廣播是圖像等大容量數(shù)據(jù)分發(fā)的主要方式之一。在地面?zhèn)鹘y(tǒng)以太網(wǎng)中,相對(duì)于復(fù)雜的網(wǎng)絡(luò)結(jié)構(gòu)而言,單純的帶寬資源并不是影響廣播的主要問(wèn)題,因此基于UDP協(xié)議的數(shù)據(jù)廣播在實(shí)現(xiàn)時(shí)通常都是通過(guò)MAC層的單播來(lái)實(shí)現(xiàn)的,要發(fā)送給不同分站的相同數(shù)據(jù)在下行信道上會(huì)有多次傳遞,這種方式并不節(jié)省帶寬資源。但對(duì)于無(wú)線星形非對(duì)稱網(wǎng)絡(luò)而言,其網(wǎng)絡(luò)特點(diǎn)恰好與地面?zhèn)鹘y(tǒng)以太網(wǎng)相反,網(wǎng)絡(luò)結(jié)構(gòu)比較簡(jiǎn)單,但帶寬資源受限,特別是從中心節(jié)點(diǎn)到各分節(jié)點(diǎn)的下行帶寬資源并不十分寬裕。中心節(jié)點(diǎn)需要分發(fā)的下行數(shù)據(jù)在下行信道進(jìn)行傳輸時(shí)應(yīng)該采用嚴(yán)格意義的廣播式傳送,也就是說(shuō)要發(fā)送給不同分站的相同數(shù)據(jù)在下行信道上只應(yīng)該傳遞一次。
[0004]中國(guó)專利200910157768.9中披露了一種“基于地面數(shù)字電視信道的雙向無(wú)線嵌入式網(wǎng)關(guān)”,該發(fā)明網(wǎng)關(guān)可以將以太網(wǎng)數(shù)據(jù)轉(zhuǎn)換成適用于無(wú)線發(fā)射的TS流數(shù)據(jù),同時(shí)可以接收TS流數(shù)據(jù)并將其轉(zhuǎn)換為IP數(shù)據(jù),并根據(jù)不同應(yīng)用需要搭建不同的單向或雙向網(wǎng)絡(luò)構(gòu)架。但該網(wǎng)關(guān)僅僅支持了點(diǎn)對(duì)點(diǎn)的單向或雙向數(shù)據(jù)傳輸,而未設(shè)計(jì)相關(guān)的路由功能,從而無(wú)法利用該網(wǎng)關(guān)組建多點(diǎn)網(wǎng)絡(luò)實(shí)現(xiàn)多個(gè)節(jié)點(diǎn)間的信息共享。
[0005]中國(guó)專利200710175819.1中披露了一種“非對(duì)稱路由情況下的報(bào)文轉(zhuǎn)發(fā)方法及網(wǎng)絡(luò)地址轉(zhuǎn)換網(wǎng)關(guān)”,該發(fā)明提出的NAT網(wǎng)絡(luò)轉(zhuǎn)換目的是解決使用私有IP地址的網(wǎng)絡(luò)如何訪問(wèn)公有IP網(wǎng)絡(luò),所涉及的各種方法都是通過(guò)轉(zhuǎn)換私有網(wǎng)絡(luò)側(cè)的IP地址來(lái)實(shí)現(xiàn)的。

【發(fā)明內(nèi)容】

[0006]本發(fā)明說(shuō)解決的技術(shù)問(wèn)題是:提供一種用于無(wú)線星形非對(duì)稱網(wǎng)絡(luò)的TS-1P路由模塊和廣播路由系統(tǒng),可在不改變應(yīng)用層對(duì)使用UDP協(xié)議進(jìn)行數(shù)據(jù)廣播的使用方式的前提下,在無(wú)線星形非對(duì)稱網(wǎng)絡(luò)中實(shí)現(xiàn)下行數(shù)據(jù)廣播和上行數(shù)據(jù)單播,對(duì)網(wǎng)絡(luò)終端用戶屏蔽在數(shù)據(jù)廣播問(wèn)題上無(wú)線星形非對(duì)稱網(wǎng)絡(luò)與典型的地面?zhèn)鹘y(tǒng)以太網(wǎng)的差異性,使得在地面?zhèn)鹘y(tǒng)以太網(wǎng)開(kāi)發(fā)的相關(guān)應(yīng)用能夠直接在無(wú)線星形非對(duì)稱網(wǎng)絡(luò)中高效地應(yīng)用。
[0007]為達(dá)成上述目的,本發(fā)明所采用的技術(shù)方案如下:
[0008]一種TS-1P路由模塊,配置于基于TS流調(diào)制解調(diào)的無(wú)線星型非對(duì)稱網(wǎng)絡(luò)中的中心節(jié)點(diǎn)和多個(gè)分節(jié)點(diǎn)內(nèi),每個(gè)分節(jié)點(diǎn)配置有一 TS調(diào)制模塊和TS解調(diào)模塊,中心節(jié)點(diǎn)配置有一TS調(diào)制模塊和與分節(jié)點(diǎn)對(duì)應(yīng)的多個(gè)TS解調(diào)模塊,該TS-1P路由模塊包括TS流數(shù)據(jù)FPGA處理模塊、嵌入式路由處理模塊以及電源時(shí)鐘管理模塊,TS流數(shù)據(jù)FPGA處理模塊與嵌入式路由處理模塊之間通過(guò)并行數(shù)據(jù)總線PIO接口連接,其中:
[0009]電源時(shí)鐘管理模塊提供TS流數(shù)據(jù)FPGA處理模以及嵌入式路由處理模塊的電源供應(yīng)和時(shí)鐘信號(hào);
[0010]嵌入式路由處理模接收來(lái)自應(yīng)用層的IP數(shù)據(jù)包,并將IP數(shù)據(jù)包拆包、重組后形成標(biāo)準(zhǔn)TS包,然后傳輸至TS流數(shù)據(jù)FPGA處理模塊,經(jīng)過(guò)時(shí)序控制和緩沖處理后,輸出至所述TS解調(diào)模塊的接口,實(shí)現(xiàn)與該TS解調(diào)模塊的數(shù)據(jù)交互;
[0011]TS流數(shù)據(jù)FPGA處理模塊接收輸入的TS流數(shù)據(jù),經(jīng)過(guò)時(shí)序控制和緩存處理后以TS包格式傳輸至嵌入式路由處理模塊,嵌入式路由處理模塊根據(jù)TS包中的控制字來(lái)完成IP數(shù)據(jù)包的恢復(fù),并輸出至應(yīng)用層。
[0012]進(jìn)一步,所述TS流數(shù)據(jù)FPGA處理模塊由TS流輸入輸出接口處理芯片、TS流輸入輸出接口插座、FPGA主芯片和FPGA配置芯片組成,通過(guò)該TS流輸入輸出接口處理芯片、TS流輸入輸出接口插座實(shí)現(xiàn)TS碼流的輸入和輸出交互,TS流輸入輸出接口處理芯片用于對(duì)通過(guò)串行ASI接口傳輸?shù)腡S碼流進(jìn)行串并轉(zhuǎn)換處理;所述嵌入式路由處理模塊由以太網(wǎng)控制器、以太網(wǎng)插座、嵌入式處理器、非易失性存儲(chǔ)器以及緩存組成,以太網(wǎng)控制器、非易失性存儲(chǔ)器、緩存分別與嵌入式處理器連接,來(lái)自應(yīng)用層的IP數(shù)據(jù)包通過(guò)以太網(wǎng)插座輸入以太網(wǎng)控制器,該以太網(wǎng)控制器為嵌入式處理器提供接口以完成IP數(shù)據(jù)包的全雙工收發(fā)。
[0013]進(jìn)一步,所述TS流數(shù)據(jù)FPGA處理模塊中的TS流數(shù)據(jù)輸入輸出接口支持串行ASI接口和并行SPI接口,由串行ASI接口傳輸?shù)腡S碼流經(jīng)過(guò)TS流輸入輸出接口處理芯片完成串并轉(zhuǎn)換后輸入FPGA主芯片,由并行SPI接口傳輸?shù)腡S流數(shù)據(jù)直接輸入FPGA主芯片。
[0014]進(jìn)一步,所述TS流數(shù)據(jù)由所述TS流輸入輸出接口插座與所述解調(diào)模塊的接口連接完成數(shù)據(jù)交互后,TS碼流在FPGA主芯片中完成時(shí)序匹配,并經(jīng)雙口 RAM緩存后按照標(biāo)準(zhǔn)ISSbyte或204byte長(zhǎng)度的TS包格式與后續(xù)的嵌入式處理器進(jìn)行并行數(shù)據(jù)交互,嵌入式處理器根據(jù)TS包中的控制字來(lái)完成IP數(shù)據(jù)包的恢復(fù),并經(jīng)以太網(wǎng)控制器輸出至應(yīng)用層。
[0015]進(jìn)一步,所述雙口 RAM通過(guò)PIO接口與所述嵌入式處理器之間數(shù)據(jù)交互。
[0016]進(jìn)一步,所述嵌入式路由處理模的嵌入式處理器通過(guò)以太網(wǎng)控制器接收來(lái)自應(yīng)用層的IP數(shù)據(jù)包,并將IP數(shù)據(jù)包拆包,以188byte或204byte的長(zhǎng)度重組為一個(gè)或多個(gè)帶有47h包頭和控制字的標(biāo)準(zhǔn)TS包,然后通過(guò)PIO接口傳輸至FPGA主芯片,經(jīng)過(guò)時(shí)序控制和緩沖處理后,經(jīng)ASI接口或SPI接口輸出至所述TS解調(diào)模塊的接口,實(shí)現(xiàn)與該TS解調(diào)模塊的數(shù)據(jù)交互。
[0017]進(jìn)一步,所述嵌入式路由處理模塊的緩存中配置有靜態(tài)路由表,通過(guò)該靜態(tài)路由表實(shí)現(xiàn)星型非對(duì)稱網(wǎng)絡(luò)廣播路由功能,中心節(jié)點(diǎn)以m)P廣播方式向各個(gè)分節(jié)點(diǎn)發(fā)送高速下行數(shù)據(jù),各分節(jié)點(diǎn)以單播方式向中心節(jié)點(diǎn)發(fā)送低速上行數(shù)據(jù),通過(guò)MAC地址轉(zhuǎn)換的方式實(shí)現(xiàn)高速數(shù)據(jù)的接收,該路由功能的具體實(shí)現(xiàn)包括以下步驟:
[0018]步驟1、各分節(jié)點(diǎn)以單播方式向中心節(jié)點(diǎn)發(fā)送IP數(shù)據(jù)包,其中的UDP報(bào)文源地址設(shè)置為各分節(jié)點(diǎn)的IP地址,目的地址設(shè)置為中心節(jié)點(diǎn)的IP地址;
[0019]步驟2:中心節(jié)點(diǎn)接收各分節(jié)點(diǎn)發(fā)來(lái)的IP數(shù)據(jù)包,并存儲(chǔ)到本地的服務(wù)器中;
[0020]步驟3:在中心節(jié)點(diǎn)網(wǎng)絡(luò)層增加一個(gè)專門(mén)用于廣播的IP地址;
[0021]步驟4:在MAC層對(duì)每個(gè)分節(jié)點(diǎn)增加一個(gè)統(tǒng)一的虛擬MAC地址,由該虛擬MAC地址對(duì)應(yīng)廣播IP地址;
[0022]步驟5:中心節(jié)點(diǎn)將收到的多媒體信息以UDP廣播方式向各分節(jié)點(diǎn)進(jìn)行廣播時(shí),UDP報(bào)文的目的地址設(shè)置為所述廣播IP地址,MAC層的目的MAC地址則設(shè)置為所述統(tǒng)一的虛擬MAC地址;以及
[0023]步驟6:在各分節(jié)點(diǎn)收發(fā)報(bào)文時(shí),通過(guò)對(duì)MAC地址的改變來(lái)實(shí)現(xiàn)廣播:在各分節(jié)點(diǎn)將自己的MAC地址上對(duì)應(yīng)兩個(gè)IP地址,一個(gè)是自身IP地址,一個(gè)是廣播IP地址,如果接收到的UDP報(bào)文的目的MAC地址是虛擬MAC地址,則將這個(gè)虛擬MAC地址換成自身MAC地址再提交到網(wǎng)絡(luò)層。
[0024]進(jìn)一步,所述分節(jié)點(diǎn)的數(shù)目小于等于253。
[0025]根據(jù)本發(fā)明的改進(jìn),還提出一種廣播路由系統(tǒng),應(yīng)用于基于TS流調(diào)制解調(diào)的無(wú)線星型非對(duì)稱網(wǎng)絡(luò)中,該無(wú)線星型非對(duì)稱網(wǎng)絡(luò)包括一中心節(jié)點(diǎn)和多個(gè)分節(jié)點(diǎn),每個(gè)分節(jié)點(diǎn)配置有一 TS調(diào)制模塊和TS解調(diào)模塊,中心節(jié)點(diǎn)配置有一 TS調(diào)制模塊和與分節(jié)點(diǎn)對(duì)應(yīng)的多個(gè)TS解調(diào)模塊,該廣播路由系統(tǒng)中設(shè)置有如上所述的TS-1P路由模塊并配置于所述中心節(jié)點(diǎn)和多個(gè)分節(jié)點(diǎn)內(nèi)。
[0026]由以上本發(fā)明的技術(shù)方案可知,相對(duì)于現(xiàn)有技術(shù),本發(fā)明的有益效果在于:
[0027]I)由于路由系統(tǒng)直接于底層CPU與FPGA中實(shí)現(xiàn),從邏輯上看是直接將TS流接口作為網(wǎng)絡(luò)設(shè)備進(jìn)行處理,與底層接收后再由上層來(lái)進(jìn)行路由分發(fā)的傳統(tǒng)方法相比,減少了路由交換時(shí)延;
[0028]2)在實(shí)現(xiàn)數(shù)據(jù)的UDP廣播時(shí),地面網(wǎng)UDP協(xié)議的數(shù)據(jù)廣播在實(shí)現(xiàn)時(shí)通常都是通過(guò)MAC層的單播來(lái)實(shí)現(xiàn)的,要發(fā)送給不同分站的相同數(shù)據(jù)在下行信道上會(huì)有多次傳遞,本方法通過(guò)MAC層地址欺騙的方法避免了 MAC層的報(bào)文復(fù)制,為無(wú)線信道大大節(jié)省了帶寬。
【專利附圖】

【附圖說(shuō)明】
[0029]圖1為一個(gè)無(wú)線星形非對(duì)稱網(wǎng)絡(luò)系統(tǒng)的示例性示意圖。
[0030]圖2為本發(fā)明一實(shí)施例TS-1P路由模塊的示例性結(jié)構(gòu)示意圖。
[0031]圖3為圖2所示TS-1P路由模塊中TS流數(shù)據(jù)FPGA處理模塊的一個(gè)示例性示意圖。
[0032]圖4為圖2所示TS-1P路由模塊中嵌入式路由處理模塊的一個(gè)示例性示意圖。
[0033]圖5為利用圖2所示TS-1P路由模塊實(shí)現(xiàn)的由一個(gè)中心節(jié)點(diǎn)和四個(gè)分節(jié)點(diǎn)組成的無(wú)線星形非對(duì)稱網(wǎng)絡(luò)的系統(tǒng)構(gòu)架示意圖。
[0034]圖6為圖5所示無(wú)線星形非對(duì)稱網(wǎng)絡(luò)中路由功能的路由配置圖?!揪唧w實(shí)施方式】
[0035]為了更了解本發(fā)明的技術(shù)內(nèi)容,特舉具體實(shí)施例并配合所附圖式說(shuō)明如下。
[0036]如圖1所示為一個(gè)無(wú)線星形非對(duì)稱網(wǎng)絡(luò)系統(tǒng)的示例性示意圖,星形非對(duì)稱網(wǎng)絡(luò)包括一中心節(jié)點(diǎn)和多個(gè)分節(jié)點(diǎn)。每個(gè)分節(jié)點(diǎn)配置有一 TS調(diào)制模塊和TS解調(diào)模塊,中心節(jié)點(diǎn)配置有一 TS條子模塊和與分節(jié)點(diǎn)對(duì)應(yīng)的多個(gè)TS解調(diào)模塊,中心節(jié)點(diǎn)和每個(gè)分節(jié)點(diǎn)均配置一 TS-1P路由模塊,用于連接TS解調(diào)模塊的接口以及應(yīng)用層的IP接口。中心節(jié)點(diǎn)與分節(jié)點(diǎn)間通過(guò)基于TS流調(diào)制解調(diào)的無(wú)線信道進(jìn)行信號(hào)傳輸,中心節(jié)點(diǎn)向各分節(jié)點(diǎn)以較高的速率分發(fā)內(nèi)容完全相同的下行廣播數(shù)據(jù),各分節(jié)點(diǎn)分別以較低的速率各自發(fā)送不同的上行點(diǎn)對(duì)點(diǎn)數(shù)據(jù),以此組建成為基于TS流接口的無(wú)線星形非對(duì)稱網(wǎng)絡(luò)。如圖1所示,分節(jié)點(diǎn)的數(shù)目小于等于253。
[0037]圖2所示為本發(fā)明一個(gè)實(shí)施方式TS-1P路由模塊的示意圖,其中,該TS-1P路由模塊包括TS流數(shù)據(jù)FPGA處理模塊、嵌入式路由處理模塊以及電源時(shí)鐘管理模塊,TS流數(shù)據(jù)FPGA處理模塊與嵌入式路由處理模塊之間通過(guò)并行數(shù)據(jù)總線PIO接口連接。其中,該電源時(shí)鐘管理模塊由電源管理芯片、晶振和時(shí)鐘驅(qū)動(dòng)芯片組成,提供TS流數(shù)據(jù)FPGA處理模以及嵌入式路由處理模塊的正常工作所需要的電源供應(yīng)和時(shí)鐘信號(hào)。
[0038]嵌入式路由處理模接收來(lái)自應(yīng)用層的IP數(shù)據(jù)包,并將IP數(shù)據(jù)包拆包、重組后形成標(biāo)準(zhǔn)TS包,然后傳輸至TS流數(shù)據(jù)FPGA處理模塊,經(jīng)過(guò)時(shí)序控制和緩沖處理后,輸出至TS解調(diào)模塊的接口,實(shí)現(xiàn)與TS解調(diào)模塊的數(shù)據(jù)交互。
[0039]TS流數(shù)據(jù)FPGA處理模塊接收輸入的TS碼流,經(jīng)過(guò)時(shí)序控制和緩存處理后以TS包格式傳輸至嵌入式路由處理模塊,嵌入式路由處理模塊根據(jù)TS包中的控制字來(lái)完成IP數(shù)據(jù)包的恢復(fù),并輸出至應(yīng)用層。
[0040]圖3所示為T(mén)S-1P路由模塊中TS流數(shù)據(jù)FPGA處理模塊的示例性實(shí)施方式,其中,該TS流數(shù)據(jù)FPGA處理模塊由TS流輸入輸出接口處理芯片、TS流輸入輸出接口插座、FPGA主芯片和FPGA配置芯片組成。
[0041]TS流輸入輸出接口處理芯片用于對(duì)由串行ASI接口傳輸?shù)腡S流數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換處理。
[0042]TS流數(shù)據(jù)輸入輸出接口支持串行ASI接口和并行SPI接口,由串行ASI接口傳輸?shù)腡S碼流經(jīng)過(guò)TS流輸入輸出接口處理芯片完成串并轉(zhuǎn)換后輸入FPGA主芯片,由并行SPI接口傳輸?shù)腡S流數(shù)據(jù)直接輸入FPGA主芯片。
[0043]通過(guò)該TS流輸入輸出接口處理芯片、TS流輸入輸出接口插座實(shí)現(xiàn)TS碼流的輸入和輸出交互。
[0044]FPGA配置芯片內(nèi)存儲(chǔ)有FPGA平臺(tái)軟件程序,用于實(shí)現(xiàn)TS碼流的收發(fā)功能,以兼容各類基于TS碼流傳輸?shù)恼{(diào)制解調(diào)器的接口連接。
[0045]圖4所示為T(mén)S-1P路由模塊中嵌入式路由處理模塊的示例性實(shí)施方式,其中,該嵌入式路由處理模塊由以太網(wǎng)控制器、以太網(wǎng)插座、嵌入式處理器、非易失性存儲(chǔ)器以及緩存組成,以太網(wǎng)控制器、非易失性存儲(chǔ)器、緩存分別與嵌入式處理器連接。
[0046]非易失性存儲(chǔ)器裝載嵌入式平臺(tái)軟件程序,這些軟件程序用于實(shí)現(xiàn)操作系統(tǒng)的運(yùn)行、網(wǎng)絡(luò)驅(qū)動(dòng)程序的加載、TS流數(shù)據(jù)和IP數(shù)據(jù)的雙向收發(fā)轉(zhuǎn)換及星型非對(duì)稱網(wǎng)絡(luò)廣播路由功能。本實(shí)施例中,非易失性存儲(chǔ)器優(yōu)選為FLASH閃存,當(dāng)然也可以采用其他形式的存儲(chǔ)器,包括但不限于EPROM等。
[0047]緩存優(yōu)選為SDRAM緩存,用于作為嵌入式處理器進(jìn)行數(shù)據(jù)處理時(shí)的數(shù)據(jù)交換緩存。當(dāng)然也可以采用其他形式的緩存器。
[0048]來(lái)自應(yīng)用層的IP數(shù)據(jù)包通過(guò)以太網(wǎng)插座輸入以太網(wǎng)控制器,該以太網(wǎng)控制器為嵌入式處理器提供接口以完成IP數(shù)據(jù)包的全雙工收發(fā)。
[0049]以太網(wǎng)插座和以太網(wǎng)控制器優(yōu)選支持ΙΟΜΗζ/ΙΟΟΜΗζ/ΙΟΟΟΜΗζ自適應(yīng)傳輸,以太網(wǎng)控制器在嵌入式處理器提供的驅(qū)動(dòng)程序支持下正常工作,為嵌入式處理器提供以太網(wǎng)接口完成IP包數(shù)據(jù)的全雙工收發(fā)。
[0050]參考圖2結(jié)合圖3和圖4所示,TS碼流由TS流輸入輸出接口插座與解調(diào)模塊的接口連接完成數(shù)據(jù)交互后,TS流數(shù)據(jù)在FPGA主芯片中完成時(shí)序匹配,并經(jīng)雙口 RAM緩存后按照標(biāo)準(zhǔn)188byte或204byte長(zhǎng)度的TS包格式與后續(xù)的嵌入式處理器進(jìn)行并行數(shù)據(jù)交互,嵌入式處理器根據(jù)TS包中的控制字來(lái)完成IP數(shù)據(jù)包的恢復(fù),并經(jīng)以太網(wǎng)控制器輸出至應(yīng)用層。較佳地,雙口 RAM通過(guò)PIO接口與嵌入式處理器之間數(shù)據(jù)交互。
[0051]嵌入式路由處理模的嵌入式處理器通過(guò)以太網(wǎng)控制器接收來(lái)自應(yīng)用層的IP數(shù)據(jù)包,并將IP數(shù)據(jù)包拆包,以188byte或204byte的長(zhǎng)度重組為一個(gè)或多個(gè)帶有47h包頭和控制字的標(biāo)準(zhǔn)TS包,然后通過(guò)PIO接口傳輸至FPGA主芯片,經(jīng)過(guò)時(shí)序控制和緩沖處理后,經(jīng)ASI接口或SPI接口輸出至TS解調(diào)模塊的接口,實(shí)現(xiàn)與TS解調(diào)模塊的數(shù)據(jù)交互。
[0052]本實(shí)施例中,在星形非對(duì)稱網(wǎng)絡(luò)構(gòu)建時(shí),嵌入式路由處理模塊中的緩存內(nèi)生成一靜態(tài)路由表,通過(guò)該靜態(tài)路由表實(shí)現(xiàn)星型非對(duì)稱網(wǎng)絡(luò)的廣播路由功能,中心節(jié)點(diǎn)以m)P廣播方式向各個(gè)分節(jié)點(diǎn)發(fā)送高速下行數(shù)據(jù),各分節(jié)點(diǎn)以單播方式向中心節(jié)點(diǎn)發(fā)送低速上行數(shù)據(jù),通過(guò)MAC地址轉(zhuǎn)換的方式實(shí)現(xiàn)高速數(shù)據(jù)的接收,該路由功能的具體實(shí)現(xiàn)包括以下步驟:
[0053]步驟1、各分節(jié)點(diǎn)以單播方式向中心節(jié)點(diǎn)發(fā)送多媒體信息IP數(shù)據(jù)包,其中的m)P報(bào)文源地址設(shè)置為各分節(jié)點(diǎn)的IP地址,目的地址設(shè)置為中心節(jié)點(diǎn)的IP地址;
[0054]步驟2:中心節(jié)點(diǎn)接收各分節(jié)點(diǎn)發(fā)來(lái)的多媒體信息IP數(shù)據(jù)包,并存儲(chǔ)到本地的服務(wù)器中;
[0055]步驟3:在中心節(jié)點(diǎn)網(wǎng)絡(luò)層增加一個(gè)專門(mén)用于廣播的IP地址(該IP地址在應(yīng)用層相當(dāng)于廣播服務(wù)器地址,同時(shí)增加相應(yīng)的路由設(shè)置);
[0056]步驟4:為了防止從中心節(jié)點(diǎn)到各分節(jié)點(diǎn)的發(fā)送的廣播報(bào)文在鏈路上傳送多次,在MAC層對(duì)每個(gè)分節(jié)點(diǎn)增加一個(gè)統(tǒng)一的虛擬MAC地址,由該虛擬MAC地址對(duì)應(yīng)廣播IP地址;
[0057]步驟5:中心節(jié)點(diǎn)將收到的多媒體信息以UDP廣播方式向各分節(jié)點(diǎn)進(jìn)行廣播時(shí),UDP報(bào)文的目的地址設(shè)置為所述廣播IP地址,MAC層的目的MAC地址則設(shè)置為所述統(tǒng)一的虛擬MAC地址;以及
[0058]步驟6:在各分節(jié)點(diǎn)收發(fā)報(bào)文時(shí),通過(guò)對(duì)MAC地址的改變來(lái)實(shí)現(xiàn)廣播:在各分節(jié)點(diǎn)將自己的MAC地址上對(duì)應(yīng)兩個(gè)IP地址,一個(gè)是自身IP地址,一個(gè)是廣播IP地址,如果接收到的UDP報(bào)文的目的MAC地址是虛擬MAC地址,則將這個(gè)虛擬MAC地址換成自身MAC地址再提交到網(wǎng)絡(luò)層。從每而實(shí)現(xiàn)在MAC層對(duì)所有節(jié)點(diǎn)進(jìn)行協(xié)議欺騙,使UDP廣播報(bào)文不需要在無(wú)線信道上按不同的MAC地址拷貝和發(fā)送多份。
[0059]如圖1所示,路由功能可支持1-253個(gè)分節(jié)點(diǎn)同時(shí)接入網(wǎng)絡(luò),并可以根據(jù)不同的應(yīng)用需求,通過(guò)修改靜態(tài)路由表來(lái)實(shí)現(xiàn)數(shù)據(jù)的轉(zhuǎn)發(fā),使構(gòu)建的無(wú)線星形非對(duì)稱網(wǎng)絡(luò)能夠無(wú)縫接入其它以太網(wǎng)絡(luò)。
[0060]圖6所示為利用圖2所示TS-1P路由模塊實(shí)現(xiàn)的由一個(gè)中心節(jié)點(diǎn)和四個(gè)分節(jié)點(diǎn)組成的無(wú)線星形非對(duì)稱網(wǎng)絡(luò)的系統(tǒng)構(gòu)架示意圖,本實(shí)施例中,該系統(tǒng)為一個(gè)搜救通信指揮系統(tǒng),由一個(gè)中心節(jié)點(diǎn)和四個(gè)分節(jié)點(diǎn)組成,中心節(jié)點(diǎn)與各分節(jié)點(diǎn)間組成星形網(wǎng)絡(luò),各節(jié)點(diǎn)間利用基于TS調(diào)制解調(diào)的無(wú)線傳輸,中心節(jié)點(diǎn)向各分節(jié)點(diǎn)發(fā)送的下行數(shù)據(jù)速率是5Mbps,各分節(jié)點(diǎn)分別以IMbps的上行數(shù)據(jù)速率向中心節(jié)點(diǎn)傳輸數(shù)據(jù)。
[0061]中心節(jié)點(diǎn)具備一個(gè)TS調(diào)制模塊和四個(gè)TS解調(diào)模塊,分別對(duì)應(yīng)于四個(gè)分節(jié)點(diǎn)的TS調(diào)制模塊。各分節(jié)點(diǎn)各具備一個(gè)TS調(diào)制模塊和一個(gè)TS解調(diào)模塊。所有節(jié)點(diǎn)均具有基于上述圖2實(shí)施例所示的TS-1P路由模塊,用于連接TS調(diào)制解調(diào)模塊接口與應(yīng)用層的IP 口,同時(shí)通過(guò)TS-1P路由模塊中嵌入式路由處理模塊的靜態(tài)路由表實(shí)現(xiàn)上行數(shù)據(jù)廣播和下行數(shù)據(jù)單播,實(shí)現(xiàn)無(wú)線星形非對(duì)稱網(wǎng)絡(luò)。
[0062]中心節(jié)點(diǎn)的TS-1P路由模塊通過(guò)以太網(wǎng)控制器接收應(yīng)用層產(chǎn)生的IP數(shù)據(jù)包,再將整個(gè)IP數(shù)據(jù)包拆包,以188byte的長(zhǎng)度重組為一個(gè)或多個(gè)帶有47h包頭和控制字的標(biāo)準(zhǔn)TS包,然后,經(jīng)由雙口 RAM傳輸至TS流數(shù)據(jù)FPGA處理模塊,通過(guò)時(shí)序控制和緩存處理,經(jīng)ASI接口輸出,送入與TS-1P路由模塊連接的TS調(diào)制模塊,最后經(jīng)射頻前端和天線完成發(fā)射。
[0063]同樣,各分節(jié)點(diǎn)的天線和射頻前端接收到經(jīng)過(guò)空間傳送的無(wú)線信號(hào)后,經(jīng)TS解調(diào)模塊恢復(fù)出TS流,送入每個(gè)分節(jié)點(diǎn)TS-1P路由模塊的ASI輸入接口,分節(jié)點(diǎn)的TS流數(shù)據(jù)FPGA處理模塊接收到來(lái)自ASI接口的TS碼流,通過(guò)時(shí)序控制和緩存處理再送至嵌入式路由處理模塊,嵌入式路由處理模塊的嵌入式處理器根據(jù)TS包中的控制字來(lái)完成IP數(shù)據(jù)包的恢復(fù),并經(jīng)以太網(wǎng)控制器輸出,最終送至各分節(jié)點(diǎn)的應(yīng)用層。
[0064]反之亦然,各分節(jié)點(diǎn)的業(yè)務(wù)IP數(shù)據(jù)經(jīng)過(guò)類似的數(shù)據(jù)處理過(guò)程,分別傳送到中心節(jié)點(diǎn)。
[0065]星形非對(duì)稱網(wǎng)絡(luò)的路由功能是通過(guò)在嵌入式路由處理模塊中配置靜態(tài)路由表實(shí)現(xiàn)的。中心節(jié)點(diǎn)以m)P廣播方式向其他各個(gè)分節(jié)點(diǎn)發(fā)送高速下行數(shù)據(jù),而各個(gè)分節(jié)點(diǎn)以單播方式向中心節(jié)點(diǎn)發(fā)送低速上行數(shù)據(jù),通過(guò)MAC地址轉(zhuǎn)換的方式實(shí)現(xiàn)高速數(shù)據(jù)的接收。系統(tǒng)中的IP地址規(guī)則分配為,中心節(jié)點(diǎn)和四個(gè)分節(jié)點(diǎn)分別使用10.0.1-5網(wǎng)段,均使用24位子網(wǎng)掩碼。
[0066]參考圖6所示的無(wú)線星形非對(duì)稱網(wǎng)絡(luò)中路由功能的路由配置,該路由功能的具體實(shí)現(xiàn)包括以下步驟
[0067]步驟1:各分節(jié)點(diǎn)向中心節(jié)點(diǎn)發(fā)送多媒體信息IP數(shù)據(jù),其中的UDP報(bào)文源地址設(shè)置為各分節(jié)點(diǎn)的IP地址,目的地址設(shè)置為中心節(jié)點(diǎn)的IP地址10.0.1.1/24 ;
[0068]步驟2:中心節(jié)點(diǎn)接收各分節(jié)點(diǎn)發(fā)來(lái)的多媒體信息IP數(shù)據(jù),并存儲(chǔ)到本地的媒體服務(wù)器中,媒體服務(wù)器配置IP地址為10.0.1.2/24 ;
[0069]步驟3:在中心節(jié)點(diǎn)網(wǎng)絡(luò)層增加一個(gè)專門(mén)用于廣播的IP地址10.0.255.255,該IP地址在應(yīng)用層相當(dāng)于廣播服務(wù)器地址,同時(shí)增加相應(yīng)的路由設(shè)置。為了防止從中心節(jié)點(diǎn)到各分節(jié)點(diǎn)的發(fā)送的廣播報(bào)文在鏈路上傳送多次,在MAC層對(duì)每個(gè)分節(jié)點(diǎn)增加一個(gè)統(tǒng)一的虛擬MAC地址MAC0,由這個(gè)虛擬MAC地址MACO對(duì)應(yīng)廣播IP地址10.0.255.255。當(dāng)中心節(jié)點(diǎn)將收到的多媒體信息向各分節(jié)點(diǎn)進(jìn)行廣播時(shí),UDP報(bào)文的目的地址設(shè)置為該廣播IP地址10.0.255.255,MAC層的目的MAC地址則設(shè)置為該統(tǒng)一的虛擬MAC地址MACO ;
[0070]步驟4:在各分節(jié)點(diǎn)收發(fā)報(bào)文時(shí),通過(guò)對(duì)MAC地址的改變來(lái)實(shí)現(xiàn)廣播。具體來(lái)說(shuō),在各分節(jié)點(diǎn)將自己的MAC地址上對(duì)應(yīng)兩個(gè)IP地址,一個(gè)是自身IP地址,一個(gè)是廣播IP地址10.0.255.255。如果接收到的UDP報(bào)文目的MAC地址是那個(gè)虛擬MAC地址MACO,則將這個(gè)虛擬MAC地址MACO換成自身MAC地址再提交到網(wǎng)絡(luò)層。實(shí)現(xiàn)在MAC層對(duì)所有節(jié)點(diǎn)進(jìn)行協(xié)議欺騙,使UDP廣播報(bào)文不需要在無(wú)線信道上按不同的MAC地址拷貝和發(fā)送多份。
[0071]雖然本發(fā)明已以較佳實(shí)施例揭露如上,然其并非用以限定本發(fā)明。本發(fā)明所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者,在不脫離本發(fā)明的精神和范圍內(nèi),當(dāng)可作各種的更動(dòng)與潤(rùn)飾。因此,本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書(shū)所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種TS-1P路由模塊,配置于基于TS流調(diào)制解調(diào)的無(wú)線星型非對(duì)稱網(wǎng)絡(luò)中的中心節(jié)點(diǎn)和多個(gè)分節(jié)點(diǎn)內(nèi),每個(gè)分節(jié)點(diǎn)配置有一 TS調(diào)制模塊和TS解調(diào)模塊,中心節(jié)點(diǎn)配置有一 TS調(diào)制模塊和與分節(jié)點(diǎn)對(duì)應(yīng)的多個(gè)TS解調(diào)模塊,其特征在于,該TS-1P路由模塊包括TS流數(shù)據(jù)FPGA處理模塊、嵌入式路由處理模塊以及電源時(shí)鐘管理模塊,TS流數(shù)據(jù)FPGA處理模塊與嵌入式路由處理模塊之間通過(guò)并行數(shù)據(jù)總線PIO接口連接,其中: 電源時(shí)鐘管理模塊提供TS流數(shù)據(jù)FPGA處理模以及嵌入式路由處理模塊的電源供應(yīng)和時(shí)鐘信號(hào); 嵌入式路由處理模接收來(lái)自應(yīng)用層的IP數(shù)據(jù)包,并將IP數(shù)據(jù)包拆包、重組后形成標(biāo)準(zhǔn)TS包,然后傳輸至TS流數(shù)據(jù)FPGA處理模塊,經(jīng)過(guò)時(shí)序控制和緩沖處理后,輸出至所述TS解調(diào)模塊的接口,實(shí)現(xiàn)與該TS解調(diào)模塊的數(shù)據(jù)交互; TS流數(shù)據(jù)FPGA處理模塊接收輸入的TS流數(shù)據(jù),經(jīng)過(guò)時(shí)序控制和緩存處理后以TS包格式傳輸至嵌入式路由處理模塊,嵌入式路由處理模塊根據(jù)TS包中的控制字來(lái)完成IP數(shù)據(jù)包的恢復(fù),并輸出至應(yīng)用層。
2.根據(jù)權(quán)利要求1所述的TS-1P路由模塊,其特征在于,所述TS流數(shù)據(jù)FPGA處理模塊由TS流輸入輸出接口處理芯片、TS流輸入輸出接口插座、FPGA主芯片和FPGA配置芯片組成,通過(guò)該TS流輸入輸出接口處理芯片、TS流輸入輸出接口插座實(shí)現(xiàn)TS碼流的輸入和輸出交互,TS流輸入輸出接口處理芯片用于對(duì)通過(guò)串行ASI接口傳輸?shù)腡S碼流進(jìn)行串并轉(zhuǎn)換處理;所述嵌入式路由處理模塊由以太網(wǎng)控制器、以太網(wǎng)插座、嵌入式處理器、非易失性存儲(chǔ)器以及緩存組成,以太網(wǎng)控制器、非易失性存儲(chǔ)器、緩存分別與嵌入式處理器連接,來(lái)自應(yīng)用層的IP數(shù)據(jù)包通過(guò)以太網(wǎng)插座輸入以太網(wǎng)控制器,該以太網(wǎng)控制器為嵌入式處理器提供接口以完成IP數(shù)據(jù)包的全雙工收發(fā)。
3.根據(jù)權(quán)利要求2所述的TS-1P路`由模塊,其特征在于,所述TS流數(shù)據(jù)FPGA處理模塊中的TS流數(shù)據(jù)輸入輸出接口支持串行AS I接口和并行SPI接口,由串行AS I接口傳輸?shù)腡S碼流經(jīng)過(guò)TS流輸入輸出接口處理芯片完成串并轉(zhuǎn)換后輸入FPGA主芯片,由并行SPI接口傳輸?shù)腡S流數(shù)據(jù)直接輸入FPGA主芯片。
4.根據(jù)權(quán)利要求2所述的TS-1P路由模塊,其特征在于,所述TS流數(shù)據(jù)由所述TS流輸入輸出接口插座與所述解調(diào)模塊的接口連接完成數(shù)據(jù)交互后,TS碼流在FPGA主芯片中完成時(shí)序匹配,并經(jīng)雙口 RAM緩存后按照標(biāo)準(zhǔn)188byte或204byte長(zhǎng)度的TS包格式與后續(xù)的嵌入式處理器進(jìn)行并行數(shù)據(jù)交互,嵌入式處理器根據(jù)TS包中的控制字來(lái)完成IP數(shù)據(jù)包的恢復(fù),并經(jīng)以太網(wǎng)控制器輸出至應(yīng)用層。
5.根據(jù)權(quán)利要求4所述的TS-1P路由模塊,其特征在于,所述雙口RAM通過(guò)PIO接口與所述嵌入式處理器之間數(shù)據(jù)交互。
6.根據(jù)權(quán)利要求2所述的TS-1P路由模塊,其特征在于,所述嵌入式路由處理模的嵌入式處理器通過(guò)以太網(wǎng)控制器接收來(lái)自應(yīng)用層的IP數(shù)據(jù)包,并將IP數(shù)據(jù)包拆包,以188byte或204byte的長(zhǎng)度重組為一個(gè)或多個(gè)帶有47h包頭和控制字的標(biāo)準(zhǔn)TS包,然后通過(guò)PIO接口傳輸至FPGA主芯片,經(jīng)過(guò)時(shí)序控制和緩沖處理后,經(jīng)ASI接口或SPI接口輸出至所述TS解調(diào)模塊的接口,實(shí)現(xiàn)與該TS解調(diào)模塊的數(shù)據(jù)交互。
7.根據(jù)權(quán)利要求1所述的TS-1P路由模塊,其特征在于,所述嵌入式路由處理模塊的緩存中配置有靜態(tài)路由表,通過(guò)該靜態(tài)路由表實(shí)現(xiàn)星型非對(duì)稱網(wǎng)絡(luò)廣播路由功能,中心節(jié)點(diǎn)以UDP廣播方式向各個(gè)分節(jié)點(diǎn)發(fā)送高速下行數(shù)據(jù),各分節(jié)點(diǎn)以單播方式向中心節(jié)點(diǎn)發(fā)送低速上行數(shù)據(jù),通過(guò)MAC地址轉(zhuǎn)換的方式實(shí)現(xiàn)高速數(shù)據(jù)的接收,該路由功能的具體實(shí)現(xiàn)包括以下步驟: 步驟1、各分節(jié)點(diǎn)以單播方式向中心節(jié)點(diǎn)發(fā)送IP數(shù)據(jù)包,其中的UDP報(bào)文源地址設(shè)置為各分節(jié)點(diǎn)的IP地址,目的地址設(shè)置為中心節(jié)點(diǎn)的IP地址; 步驟2:中心節(jié)點(diǎn)接收各分節(jié)點(diǎn)發(fā)來(lái)的IP數(shù)據(jù)包,并存儲(chǔ)到本地的服務(wù)器中; 步驟3:在中心節(jié)點(diǎn)網(wǎng)絡(luò)層增加一個(gè)專門(mén)用于廣播的IP地址; 步驟4:在MAC層對(duì)每個(gè)分節(jié)點(diǎn)增加一個(gè)統(tǒng)一的虛擬MAC地址,由該虛擬MAC地址對(duì)應(yīng)廣播IP地址; 步驟5:中心節(jié)點(diǎn)將收到的多媒體信息以UDP廣播方式向各分節(jié)點(diǎn)進(jìn)行廣播時(shí),UDP報(bào)文的目的地址設(shè)置為所述廣播IP地址,MAC層的目的MAC地址則設(shè)置為所述統(tǒng)一的虛擬MAC地址;以及 步驟6:在各分節(jié)點(diǎn)收發(fā)報(bào)文時(shí),通過(guò)對(duì)MAC地址的改變來(lái)實(shí)現(xiàn)廣播:在各分節(jié)點(diǎn)將自己的MAC地址上對(duì)應(yīng)兩個(gè)IP地址,一個(gè)是自身IP地址,一個(gè)是廣播IP地址,如果接收到的UDP報(bào)文的目的MAC地址是虛擬MAC地址,則將這個(gè)虛擬MAC地址換成自身MAC地址再提交到網(wǎng)絡(luò)層。
8.根據(jù)權(quán)利要 求7所述的TS-1P路由模塊,其特征在于,所述分節(jié)點(diǎn)的數(shù)目小于等于253。
9.一種廣播路由系統(tǒng),應(yīng)用于基于TS流調(diào)制解調(diào)的無(wú)線星型非對(duì)稱網(wǎng)絡(luò)中,該無(wú)線星型非對(duì)稱網(wǎng)絡(luò)包括一中心節(jié)點(diǎn)和多個(gè)分節(jié)點(diǎn),每個(gè)分節(jié)點(diǎn)配置有一 TS調(diào)制模塊和TS解調(diào)模塊,中心節(jié)點(diǎn)配置有一 TS調(diào)制模塊和與分節(jié)點(diǎn)對(duì)應(yīng)的多個(gè)TS解調(diào)模塊,其特征在于,該廣播路由系統(tǒng)中設(shè)置有如權(quán)利要求1所述的TS-1P路由模塊并配置于所述中心節(jié)點(diǎn)和多個(gè)分節(jié)點(diǎn)內(nèi)。
【文檔編號(hào)】H04L12/761GK103763749SQ201310660957
【公開(kāi)日】2014年4月30日 申請(qǐng)日期:2013年12月6日 優(yōu)先權(quán)日:2013年12月6日
【發(fā)明者】史焱, 李江華, 續(xù)欣, 賈躍偉 申請(qǐng)人:中國(guó)人民解放軍理工大學(xué)
網(wǎng)友詢問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1