專利名稱：實現(xiàn)軟判決fec譯碼的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域,尤其涉及一種實現(xiàn)軟判決FEC (Forward Error Correct,前向糾錯)譯碼的方法及裝置。
背景技術(shù)：
在目前的數(shù)字通信系統(tǒng)中，F(xiàn)EC技術(shù)得到了廣泛的應(yīng)用。FEC是一種數(shù)據(jù)編碼技術(shù)，數(shù)據(jù)發(fā)送端在需要發(fā)送的數(shù)據(jù)報文中加入一定冗余的糾錯碼，接收端根據(jù)糾錯碼進行檢錯。在FEC方式中，接收端不但能發(fā)現(xiàn)差錯，而且能確定二進制碼元發(fā)生錯誤的位置，從而加以糾正。
在100G光通信系統(tǒng)中，除了采用FEC技術(shù)，還加入軟判決(Soft-Decision)以獲得更高的傳輸性能，降低對光信道OSNR(Optical Signal Noise Ratio，光信噪比)的要求。具體的，軟判決FEC譯碼是在接收端利用糾錯碼的軟信息(比如具有一定的小數(shù)位的概率值)經(jīng)過多次迭代計算，以提升接收端的糾錯能力，迭代次數(shù)越多，糾錯能力越強。目前，IOOG光通信中采用的軟判決FEC譯碼方案為全并行譯碼方案:系統(tǒng)接收端每次收到一個獨立完整的FEC幀后，將該FEC幀發(fā)送至FEC譯碼器進行譯碼，對該FEC幀進行糾錯，得到譯碼結(jié)果；完成一次譯碼后，將得到的譯碼結(jié)果再次發(fā)送至該FEC譯碼器進行譯碼；重復多次譯碼過程后通過硬判決輸出數(shù)據(jù)。
在實現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在如下問題:
由于現(xiàn)有全并行譯碼方案是將FEC幀重復發(fā)送至一個FEC譯碼器進行迭代譯碼；當FEC幀長較大時，F(xiàn)EC譯碼器在一個FEC幀周期時間能夠進行的迭代譯碼次數(shù)有限，會導致FEC譯碼器的糾錯能力較差。發(fā)明內(nèi)容
本發(fā)明的實施例提供一種軟判決FEC譯碼器的實現(xiàn)方法及裝置，能夠解決現(xiàn)有技術(shù)中FEC幀長較大時，F(xiàn)EC譯碼器在一個FEC幀周期時間能夠進行的迭代譯碼次數(shù)有限，導致FEC譯碼器的糾錯能力較差的問題。
為達到上述目的，本發(fā)明的實施例采用如下技術(shù)方案:
第一方面，本發(fā)明實施例提供了一種實現(xiàn)軟判決FEC譯碼的方法，該方法應(yīng)用于一種譯碼裝置，所述譯碼裝置包括數(shù)據(jù)接收端以及由多個逐級相連的譯碼器構(gòu)成的譯碼器組，所述譯碼器組中的譯碼器擁有相同的譯碼控制邏輯，所述方法包括:
所述數(shù)據(jù)接收端接收多個FEC幀，并將接收到的每個FEC幀分解為η個子幀，將分解得到的子幀按照譯碼周期依次發(fā)送給所述譯碼器組，所述η為正整數(shù)；
在第k個譯碼周期中，如果所述譯碼器組中的第一 FEC譯碼器接收子幀后，所述第一 FEC譯碼器中的子幀的達到η個，則所述第一 FEC譯碼器將所述η個子幀組成待譯碼FEC幀，并對所述待譯碼FEC幀進行軟判決FEC譯碼；如果所述第一 FEC譯碼器接收子幀后，所述第一 FEC譯碼器中的子幀的達到η+1個，則所述第一 FEC譯碼器首先將所述第一 FEC譯碼器中最先到達的子幀發(fā)送給與其相連的第二 FEC譯碼器，然后將余下的η個子幀組成待譯碼FEC幀，并對所述待譯碼FEC幀進行軟判決譯碼，其中，所述k為大于等于η的正整數(shù)，所述第一 FEC譯碼器為所述譯碼器組中的任意譯碼器。
在第一種可能的實現(xiàn)方式中，如果所述第一 FEC譯碼器在第k個譯碼周期接收到一個子幀后，所述第一 FEC譯碼器中的子幀達到η個，則所述第一 FEC譯碼器對在所述第k個譯碼周期接收到的子幀進行輸入數(shù)據(jù)位寬變換處理，確定所述子幀的軟信息位數(shù)；將經(jīng)過數(shù)據(jù)位寬變換的子幀和所述第一 FEC譯碼器中已存的η-l個子幀級聯(lián)成待譯碼FEC幀，將所述待譯碼FEC幀發(fā)送至校驗節(jié)點更新模塊進行校驗處理得到校驗節(jié)點信息，所述校驗節(jié)點信息用于表征所述完整的FEC幀中各數(shù)據(jù)位的誤差；根據(jù)所述校驗節(jié)點信息對所述待譯碼FEC幀進行變量處理，對所述待譯碼FEC幀中的各數(shù)據(jù)位進行糾錯以減少誤差；
或者
如果所述第一 FEC譯碼器在第k個譯碼周期接收到一個子幀后，所述第一 FEC譯碼器中的子幀達到η+1個，則所述第一 FEC譯碼器首先將所述第一 FEC譯碼器中最先到達的子幀發(fā)送給與其相連的第二 FEC譯碼器，然后對在所述第k個譯碼周期接收到的子幀進行輸入數(shù)據(jù)位寬變換處理，確定所述子幀的軟信息位數(shù)；將經(jīng)過數(shù)據(jù)位寬變換的子幀和所述第一 FEC譯碼器中剩余的η-l個子幀級聯(lián)成待譯碼FEC幀，將所述待譯碼FEC幀發(fā)送至校驗節(jié)點更新模塊進行校驗處理得到校驗節(jié)點信息，所述校驗節(jié)點信息用于表征所述完整的FEC幀中各數(shù)據(jù)位的誤差；根據(jù)所述校驗節(jié)點信息對所述待譯碼FEC幀進行變量處理，對所述待譯碼FEC幀中的各數(shù)據(jù)位進行糾錯以減少誤差。
結(jié)合第一方面的第一種可能的實現(xiàn)方式，在第二種可能的實現(xiàn)方式中，所述第一FEC譯碼器首先將所述第一 FEC譯碼器中最先到達的子幀發(fā)送給與其相連的第二 FEC譯碼器，包括:
在所述對所述待譯碼FEC幀中的各數(shù)據(jù)位進行糾錯以減少誤差之后，在第k+Ι個譯碼周期，將組成所述待譯碼FEC幀的η個子幀中最先接收到的一個子幀進行輸出數(shù)據(jù)位寬變換處理，將經(jīng)過所述數(shù)據(jù)位寬變化處理的該子幀發(fā)送給與所述第一 FEC譯碼器相連的第二 FEC譯碼器。
結(jié)合第一方面、或第一方面的第一種可能的是實現(xiàn)方式、或第一方面的第二種可能的實現(xiàn)方式，在第三種可能的實現(xiàn)方式中，所述譯碼器組中的每個譯碼器互相串聯(lián)進行迭代軟判決FEC譯碼；
在每一個FEC譯碼器完成軟判決FEC譯碼之后，還包括:
對當前的糾錯性能進行統(tǒng)計。
結(jié)合第一方面、或第一方面的第一種可能的實現(xiàn)方式、或第一方面的第二種可能的實現(xiàn)方式、或第一方面的第三種可能的實現(xiàn)方式，在第四種可能的實現(xiàn)方式中，所述方法還包括:從所述譯碼器組中末尾的譯碼器接收子幀，并將η個子幀整合為一個FEC幀。
第二方面，本發(fā)明實施例還提供了一種實現(xiàn)軟判決FEC譯碼的裝置，包括數(shù)據(jù)接收端和譯碼器組，其中:
所述數(shù)據(jù)接收機端用于接收多個FEC幀，并將接收到的每個FEC幀分解為η個子幀，將分解得到的子幀按照譯碼周期依次發(fā)送至給所述譯碼器組，所述η為正整數(shù)；
所述譯碼器組包括多個逐級相連的、并擁有相同的譯碼控制邏輯的譯碼器，所述譯碼控制邏輯包括:第k個譯碼周期中，如果在接收子幀后，所述譯碼器組中的第一 FEC譯碼器中的子幀的達到η個，則所述第一 FEC譯碼器將所述η個子幀組成待譯碼FEC幀，并對所述待譯碼FEC幀進行軟判決FEC譯碼；如果在接收子幀后，所述第一 FEC譯碼器中存儲的子幀的達到η+1個，則所述第一 FEC譯碼器將所述第FEC —譯碼器中最先到達的子幀發(fā)送給下一級的譯碼器，并且所述第一 FEC譯碼器將余下的η個子幀組成待譯碼FEC幀，對所述待譯碼FEC幀進行軟判決譯碼，其中，k為大于等于η的正整數(shù)，所述第一 FEC譯碼器為所述譯碼器組中的任意譯碼器。
在第一種可能的實現(xiàn)方式中，所述第一 FEC譯碼器包括:輸入數(shù)據(jù)處理模塊、變量節(jié)點更新模塊和校驗節(jié)點更新模塊，其中:
所述輸入數(shù)據(jù)處理模塊用于逐個接收子幀，對接收到的子幀進行輸入數(shù)據(jù)位寬變換處理，確定所述子幀的軟信息位數(shù)；
所述變量節(jié)點更新模塊用于將經(jīng)過所述輸入數(shù)據(jù)處理模塊處理的子幀和所述第一 FEC譯碼器中已存的η-l個子幀級聯(lián)成待譯碼FEC幀，將所述待譯碼FEC幀發(fā)送至所述校驗節(jié)點更新模塊；
所述校驗節(jié)點更新模塊用于從所述變量節(jié)點更新模塊接收所述待譯碼FEC幀進行校驗處理，得到校驗節(jié)點信息，所述校驗節(jié)點信息用于表征所述待譯碼FEC幀中各數(shù)據(jù)位的誤差；
所述校驗節(jié)點更新模塊還用于根據(jù)所述校驗節(jié)點信息對所述待譯碼FEC幀進行變量處理，對所述待譯碼FEC幀中的各數(shù)據(jù)位進行糾錯以減少誤差。
結(jié)合第二方面或第二方面的第一種可能的實現(xiàn)方式，在第二種可能的實現(xiàn)方式中，所述第一 FEC譯碼器中還包括輸出數(shù)據(jù)處理模塊，用于在所述變量節(jié)點更新模塊對所述待譯碼FEC幀中的各數(shù)據(jù)位進行糾錯以減少誤差之后，在下一個譯碼周期將組成所述待譯碼FEC幀的η個子幀中最先接收到的一個子幀進行輸出數(shù)據(jù)位寬變換處理，將經(jīng)過所述數(shù)據(jù)位寬變化處理的該子幀發(fā)送給與所述第一 FEC譯碼器相串聯(lián)的第二 FEC譯碼器。
結(jié)合第二方面、或第二方面的第一種可能的實現(xiàn)方式、或第二方面的第二種可能的實現(xiàn)方式，在第三種可能的實現(xiàn)方式中，所述裝置還包括性能統(tǒng)計模塊，用于在每一級FEC譯碼器完成軟判決FEC譯碼之后，對當前的糾錯性能進行統(tǒng)計。
結(jié)合第二方面、或第二方面的第一種可能的實現(xiàn)方式、或第二方面的第二種可能的實現(xiàn)方式、或第三方面的第三種可能的實現(xiàn)方式，在第四種可能的實現(xiàn)方式中，所述裝置還包括整合譯碼器，所述整合譯碼器與所述譯碼器組中末尾的譯碼器相接，用于從所述譯碼器組中接收子幀，并將η個子幀整合為一個FEC幀。
本發(fā)明實施例提供的實現(xiàn)軟判決FEC譯碼的方法及裝置，將接收到的每個FEC幀分解為η個子幀，由每個FEC譯碼器依次對每η個子幀進行一次譯碼處理，通過多個相互串聯(lián)的FEC譯碼器實現(xiàn)對每η個子幀的迭代譯碼。采用本發(fā)明實施例提供的方法，對FEC幀進行迭代譯碼的次數(shù)并不受FEC幀長的限制，能夠提高FEC譯碼器的糾錯能力；另一方面，將FEC幀分解為η個子幀，可以根據(jù)子幀的幀長靈活設(shè)計FEC譯碼器中運算電路的分時調(diào)度周期，能夠降低FEC譯碼器中運算電路的規(guī)模，便于實現(xiàn)且成本較低。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1為本發(fā)明實施例一提供的實現(xiàn)軟判決FEC譯碼的方法流程示意圖2為本發(fā)明實施例二提供的實現(xiàn)軟判決FEC譯碼的方法流程示意圖3、圖4、圖5為本發(fā)明實施例三提供的實現(xiàn)軟判決FEC譯碼的裝置的結(jié)構(gòu)示意圖。
具體實施方式
下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
實施例一
本發(fā)明實施例提供了一種實現(xiàn)軟判決FEC譯碼的方法，用于一種本發(fā)明提供的譯碼裝置中，本發(fā)明提供的譯碼裝置包括數(shù)據(jù)接收端以及由多個逐級相連的譯碼器構(gòu)成的譯碼器組，所述譯碼器組中的譯碼器擁有相同的譯碼控制邏輯，如圖1所示，所述方法包括:
101、數(shù)據(jù)接收端接收多個FEC巾貞，并將接收到的每個FEC幀分解為η個子巾貞，將分解得到的子幀按照譯碼周期依次發(fā)送給所述譯碼器組中，所述η為正整數(shù)。
具體的，為了便于理解，本實施例以所述譯碼器組中的任意譯碼器(記作第一 FEC譯碼器)為例進行說明，具體如下:
在第k(k大于等于η)個譯碼周期中，如果所述第一 FEC譯碼器接收子幀后，所述第一 FEC譯碼器中的子幀的達到η個，則執(zhí)行102 ;如果所述第一 FEC譯碼器接收子幀后，所述第一 FEC譯碼器中的子幀的達到η+1個，則執(zhí)行103。
102、所述第一 FEC譯碼器將所述η個子幀組成待譯碼FEC幀，并對所述待譯碼FEC幀進行軟判決FEC譯碼。
103、所述第一 FEC譯碼器首先將所述第一 FEC譯碼器中最先到達的子幀發(fā)送給與其相連的第二 FEC譯碼器，然后將余下的η個子幀組成待譯碼FEC幀，并對所述待譯碼FEC幀進行軟判決譯碼。
值得說明的是，所述譯碼器組中包括多個FEC譯碼器，所述多個FEC譯碼器相互串聯(lián)、具備相同的譯碼控制邏輯，用于進行多次的迭代譯碼。
本實施例中，由FEC譯碼器對所述待譯碼FEC幀進行一次譯碼處理，通過多個相互串聯(lián)的FEC譯碼器實現(xiàn)對FEC幀的多次迭代譯碼。同時，所述FEC譯碼器每接收/發(fā)送一個子幀進行一次譯碼處理，即在一個子幀周期時間內(nèi)完成一次FEC幀譯碼，能夠有效降低FEC譯碼器中的電路規(guī)模。
本發(fā)明實施例提供的實現(xiàn)軟判決FEC譯碼的方法，將接收到的每個FEC幀分解為η個子幀，由每個FEC譯碼器依次對每η個子幀進行一次譯碼處理，通過多個相互串聯(lián)的FEC譯碼器實現(xiàn)對每η個子幀的多次迭代譯碼。采用本發(fā)明實施例提供的方法，對FEC幀進行迭代譯碼的次數(shù)并不受FEC幀長的限制，能高提供FEC譯碼器的糾錯能力；另一方面，將FEC幀分解為η個子幀，可以根據(jù)子幀的幀長靈活設(shè)計FEC譯碼器中運算電路的分時調(diào)度周期，能夠降低FEC譯碼器中運算電路的規(guī)模，便于實現(xiàn)且成本較低。
實施例二
本發(fā)明實施例提供了一種實現(xiàn)軟判決FEC譯碼的方法，，該方法應(yīng)用于一種譯碼裝置，所述譯碼裝置包括數(shù)據(jù)接收端以及由多個逐級相連的譯碼器構(gòu)成的譯碼器組，所述譯碼器組中的譯碼器擁有相同的譯碼控制邏輯，具體的，如圖2所示，所述方法包括:
201、數(shù)據(jù)接收端接收多個FEC巾貞，將接收到的每個FEC幀分解為η個子巾貞，將分解得到的子幀按照譯碼周期依次發(fā)送至所述譯碼器組，其中，所述η為正整數(shù)。
其中，所述FEC幀包括用于糾錯的FEC報文頭和數(shù)據(jù)報文，不同協(xié)議類型通信系統(tǒng)中FEC報文頭的存在形式可以不同。例如，在采用IP協(xié)議的通信系統(tǒng)中，F(xiàn)EC報文頭可以通過增加封裝層(或采用已有的封裝層)對數(shù)據(jù)報文進行封裝以增加FEC報文頭。其他協(xié)議類型的通信系統(tǒng)中的FEC報文頭的存在形式此處不再贅述。
202、所述譯碼器組中的第一 FEC譯碼器按照所述譯碼周期逐個接收所述子幀。
值得說明的是，所述第一 FEC譯碼器為所述譯碼器組中的任意譯碼器。在本實施例中，以第一 FEC譯碼器、第二 FEC譯碼器、第三FEC譯碼器......為多個逐級相連的譯碼器為例進行說明。
具體的，在第k (k為大于等于η的正整數(shù))個譯碼周期中，如果所述第一 FEC譯碼器接收子幀后，所述第一 FEC譯碼器中的子幀的達到η個，則執(zhí)行203 ;如果所述第一 FEC譯碼器接收子幀后，所述第一 FEC譯碼器中的子幀的達到η+1個，則執(zhí)行204。
203、所述第一 FEC譯碼器將所述η個子幀組成待譯碼FEC幀。
204、所述第一 FEC譯碼器首先將所述第一 FEC譯碼器中最先到達的子幀發(fā)送給與其相連的第二 FEC譯碼器，然后將余下的η個子幀組成待譯碼FEC幀。
205、所述第一 FEC譯碼器對在所述第k個譯碼周期接收到的子幀進行輸入數(shù)據(jù)位寬變換處理，確定所述子幀的軟信息位數(shù)。
例如,可以通過ADC(Analog-to_Digital Converter,模數(shù)轉(zhuǎn)換器)進行調(diào)制以實現(xiàn)輸入數(shù)據(jù)位寬變換處理，其中，所述子幀的軟信息位數(shù)取決于ADC的能力。
206、所述第一 FEC譯碼器將經(jīng)過數(shù)據(jù)位寬變換的子幀和所述第一 FEC譯碼器中已存的η-l個子幀級聯(lián)成待譯碼FEC幀，將所述待譯碼FEC幀發(fā)送至校驗節(jié)點更新模塊進行校驗處理得到校驗節(jié)點信息，所述校驗節(jié)點信息用于表征所述待譯碼FEC幀中各數(shù)據(jù)位的誤差。
值得說明的是，所述FEC譯碼器中包括所述校驗節(jié)點更新模塊、以及變量更新模塊；所述校驗節(jié)點更新模塊用于對FEC幀進行校驗處理，確定校驗節(jié)點信息；所述變量更新模塊用于根據(jù)所述校驗節(jié)點信息對所述待譯碼FEC幀的各個數(shù)據(jù)位進行糾錯。具體的，所述校驗節(jié)點更新模塊和變量更新模塊可以由特定運算電路實現(xiàn)，例如AS IC (App IicationSpecific Integrated Circuit,專用集成電路)。
207、所述變量更新模塊根據(jù)所述校驗節(jié)點信息對所述待譯碼FEC幀進行變量處理，對所述待譯碼FEC幀中的各數(shù)據(jù)位進行糾錯以減少誤差。
通過203-207，即實現(xiàn)了在第k個譯碼周期中對FEC幀的譯碼處理。
可選的，為了得到譯碼處理后完整的FEC幀，可以在所述譯碼裝置中增加一個整合譯碼器，在所述整合譯碼器與所述譯碼器組中末尾的譯碼器相接，用于從所述譯碼器組中接收譯碼處理后的子幀，并將接收到的η個子幀整合為一個FEC幀。
208、在第k+Ι個譯碼周期，所述第一 FEC譯碼器將組成所述待譯碼FEC幀的η個子幀中最先接收到的一個子幀進行輸出數(shù)據(jù)位寬變換處理，將經(jīng)過所述數(shù)據(jù)位寬變化處理的該子幀發(fā)送給與所述第一 FEC譯碼器相串聯(lián)的第二 FEC譯碼器。
209、所述第二 FEC譯碼器接收所述第一 FEC譯碼器發(fā)送的子幀，按照與所述第一FEC譯碼器相同的方法進行譯碼處理。
值得說明的是，本實施例提供的方法中存在多個FEC譯碼器，所述多個FEC譯碼器與所述第一 FEC譯碼器相串聯(lián)進行迭代軟判決FEC譯碼，所述多個FEC譯碼器與所述第一FEC譯碼器功能相同。每個FEC譯碼器對一個FEC幀進行一次譯碼處理，相互串聯(lián)的FEC譯碼器數(shù)量越多，對一個FEC幀進行的迭代譯碼次數(shù)越多，糾錯能力越強。
優(yōu)選的，為了確定滿足不同指標的糾錯能力的FEC譯碼器的數(shù)量，在每一個FEC譯碼器完成軟判決FEC譯碼之后，還可以對當前的糾錯性能進行統(tǒng)計，確定FEC幀經(jīng)過每個FEC譯碼器之后的誤碼率。例如，如果對指定報文進行軟判決FEC譯碼，要求該指定報文的誤碼率低于預設(shè)閾值A(chǔ) ;那么可以統(tǒng)計該指定報文經(jīng)過每個FEC譯碼器處理后的誤碼率；如果在經(jīng)過10個FEC譯碼器后誤碼率低于預設(shè)閾值Α，那么則將該指定報文通過10個FEC譯碼器之后進行判決輸出，無需再進行更多的迭代譯碼，在滿足預設(shè)指標的前提下設(shè)定數(shù)量最少的FEC譯碼器，節(jié)省譯碼時間以及譯碼成本。
本實施例提供的實現(xiàn)軟判決FEC譯碼的的方法，可以應(yīng)用于所有采用FEC技術(shù)的通信系統(tǒng)，尤其適合應(yīng)用于傳輸速率大的光通信系統(tǒng)，例如100G光通信系統(tǒng)。接下來以100G光通信系統(tǒng)為例對上述方法進行詳細說明:
以業(yè)務(wù)時鐘頻率500Mhz、一個完整的FEC幀為8000bit為例，則一個業(yè)務(wù)時鐘周期為2ns，輸入接口的位寬為200bit (由于100G光通信系統(tǒng)的傳輸速率為lOOGbps，所以每個業(yè)務(wù)時鐘周期傳輸200bit)。在100G光通信系統(tǒng)中，優(yōu)選η = 4，即將一個FEC幀分解為4個子幀，每個子幀的幀長為2000bit。
S1U00G光通信系統(tǒng)的接收端持續(xù)的依次接收完整的FEC幀，可以記作FEC幀A、FEC幀B、FEC幀C.......等多個FEC幀，并轉(zhuǎn)發(fā)給FEC譯碼器進行軟判決FEC譯碼。
S2、FEC譯碼器將接收到的FEC幀分解為4個子巾貞，例如，將FEC幀A按照發(fā)送時間的先后順序分解為子幀O、子幀1、子幀2、子幀3，將FEC幀B分解為子幀4、子幀5、子幀6、子巾貞7,其中，子巾貞編號小的子巾貞發(fā)送時間早,子巾貞編號大的子巾貞發(fā)送時間晚。米用同樣的方法，F(xiàn)EC譯碼器會對接收到的所有FEC幀進行分解，此處不再贅述。
S3、在對FEC幀完成分解后，F(xiàn)EC譯碼器對分解得到的子幀進行輸入數(shù)據(jù)位寬變換處理，處理后的子幀幀長為200X6bit。其中，6為經(jīng)過輸入數(shù)據(jù)位寬變換處理的軟信息的bit數(shù)。例如，可以通過ADC對子幀的位寬進行變換，其中，軟信息的bit數(shù)取決于ADC的能力。
值得說明的是，S2-S3描述的過程是采用先分解、再進行位寬變換的方法?？蛇x的，也可以采用先進行位寬變換、再分解的方法，此處不做限定。
S4、FEC譯碼器通過內(nèi)部的變量節(jié)點更新模塊和校驗節(jié)點更新模塊對接收到的4個子幀進行譯碼處理。例如，F(xiàn)EC譯碼接收到的子幀O、子幀1、子幀2、子幀3之后，會將上述4個子幀進行軟判決FEC譯碼處理；然后，將子幀O進行輸出數(shù)據(jù)位寬變換并發(fā)送至下一FEC譯碼器，同時接收子幀4，對子幀1、子幀2、子幀3、子幀4進行軟判決FEC譯碼處理。也就是說，F(xiàn)EC譯碼器在每個業(yè)務(wù)時鐘周期接收一個新的子幀，同時將本地緩存的最舊的子幀發(fā)送至下一個譯碼器；同時，F(xiàn)EC譯碼器會依次對接收到的新子幀以及本地的3個子幀進行FEC譯碼處理。例如，第一個業(yè)務(wù)時鐘周期，F(xiàn)EC譯碼器對子幀O、子幀1、子幀2、子幀3進行軟判決FEC譯碼處理；在第二個業(yè)務(wù)時鐘周期，F(xiàn)EC譯碼器對子幀1、子幀2、子幀3、子幀4進行軟判決FEC譯碼處理；在第三個業(yè)務(wù)時鐘周期，F(xiàn)EC譯碼器對子幀2、子幀3、子幀4、子幀5進行軟判決FEC譯碼處理，依次類推。綜上所述，一個子幀會在一個FEC譯碼器內(nèi)進行4次迭代譯碼處理，通過串聯(lián)的多個FEC譯碼器，可以有效的增加FEC譯碼的迭代次數(shù)。例如，如果有N個FEC譯碼器，則可以實現(xiàn)對每個子幀的NX 4次迭代譯碼，能夠極大的提高糾錯能力。同時，根據(jù)上述方法，F(xiàn)EC譯碼器對4個子幀(即一個完整的FEC幀)完成一次譯碼的時間最大為10個業(yè)務(wù)時鐘周期(因為一個子幀為2000bit，F(xiàn)EC譯碼器的位寬為200bit)。如果采用現(xiàn)有技術(shù)的FEC譯碼方法，F(xiàn)EC譯碼器接收一個完整的FEC幀需要10X4個業(yè)務(wù)時鐘周期，即FEC譯碼器需要在40個業(yè)務(wù)時鐘周期內(nèi)完成對FEC幀的多次迭代譯碼。如果現(xiàn)有技術(shù)在10個業(yè)務(wù)時鐘周期內(nèi)對FEC幀完成一次譯碼，則在40個業(yè)務(wù)時鐘周期內(nèi)只能對FEC幀完成4次迭代譯碼，而4次迭代譯碼后的糾錯能力遠遠達不到大多數(shù)通信系統(tǒng)的要求。所以，現(xiàn)有技術(shù)中需要提高FEC譯碼器內(nèi)運算電路的處理能力，對FEC幀進行并行處理，以提高FEC譯碼的迭代次數(shù)。所以，本實施例提供的方法對FEC譯碼器中運算電路的要求較低，便于實現(xiàn)。本發(fā)明實施例提供的實現(xiàn)軟判決FEC譯碼的方法，將接收到的每個FEC幀分解為η個子幀，由每個FEC譯碼器依次對每η個子幀進行一次譯碼處理，通過多個相互串聯(lián)的FEC譯碼器實現(xiàn)對每η個子幀的多次迭代譯碼。采用本發(fā)明實施例提供的方法，對FEC幀進行迭代譯碼的次數(shù)并不受FEC幀長的限制，能夠提高FEC譯碼器的糾錯能力；另一方面，將FEC幀分解為η個子幀，可以根據(jù)子幀的幀長靈活設(shè)計FEC譯碼器中運算電路的分時調(diào)度周期，能夠降低FEC譯碼器中運算電路的規(guī)模，便于實現(xiàn)且成本較低。實施例三本發(fā)明實施例提供了一種實現(xiàn)軟判決FEC譯碼的裝置，能夠?qū)崿F(xiàn)上述圖1和圖2所示的方法實施例，如圖3所示，所述裝置包括數(shù)據(jù)接收端31和譯碼器組32，所述譯碼器組32包括多個逐級相連的、并擁有相同的譯碼控制邏輯的譯碼器，如圖中所示的第一 FEC譯碼器321、第二 FEC譯碼器322等。所述數(shù)據(jù)接收端31用于接收多個FEC巾貞，并將接收到的每個FEC幀分解為η個子幀，將分解得到的子幀按照譯碼周期依次發(fā)送至所述譯碼器組32，所述η為正整數(shù)；所述譯碼器組32用于按照所述譯碼周期依次接收所述子幀，并對接收到的子幀進行譯碼處理；
具體的，所述譯碼器組中的譯碼器(如圖3中的第一 FEC譯碼器321和第二 FEC譯碼器322)的譯碼控制邏輯為:第k個譯碼周期中，如果在接收子幀后，所述譯碼器組中的第一 FEC譯碼器321中的子幀的達到η個，則所述第一 FEC譯碼器321將所述η個子幀組成待譯碼FEC幀，并對所述待譯碼FEC幀進行軟判決FEC譯碼；如果在接收子幀后，所述第一 FEC譯碼器321中存儲的子幀的達到η+1個，則所述第一 FEC譯碼器321將所述第FEC一譯碼器321中最先到達的子幀發(fā)送給下一級的譯碼器(即第二 FEC譯碼器322)，并且所述第一 FEC譯碼器321將余下的η個子幀組成待譯碼FEC幀，對所述待譯碼FEC幀進行軟判決譯碼，其中，k為大于等于η的正整數(shù)，所述第一 FEC譯碼器為所述譯碼器組中的任意譯碼器。具體的，圖3所示的裝置中的多個相互串聯(lián)的FEC譯碼器在接收到上一個FEC譯碼器發(fā)送的子幀后，按照與所述第一 FEC譯碼器321相同的方法進行迭代軟判決FEC譯碼處理。為了便于理解，本實施例以第一 FEC譯碼器321為例進行說明:如圖4所示，所述第一 FEC譯碼器321包括:輸入數(shù)據(jù)處理模塊3211、變量節(jié)點更新模塊3212和校驗節(jié)點更新模塊3213，其中:所述輸入數(shù)據(jù)處理模塊3211用于逐個接收子幀，對接收到的子幀進行輸入數(shù)據(jù)位寬變換處理，確定所述子幀的軟信息位數(shù)；所述變量節(jié)點更新模塊3212用于將經(jīng)過所述輸入數(shù)據(jù)處理模塊3211處理的子幀和所述第一 FEC譯碼器321中已存的η-1個子幀級聯(lián)成待譯碼FEC幀，將所述待譯碼FEC幀發(fā)送至所述校驗節(jié)點更新模塊3213 ；所述校驗節(jié)點更新模塊3213用于從所述變量節(jié)點更新模塊3212接收所述完整的FEC幀進行校驗處理，得到校驗節(jié)點信息，所述校驗節(jié)點信息用于表征所述完整的FEC幀中各數(shù)據(jù)位的誤差；所述校驗節(jié)點更新模塊3213還用于根據(jù)得到的校驗節(jié)點信息對所述待譯碼FEC幀進行變量處理，對所述待譯碼FEC幀中的各數(shù)據(jù)位進行糾錯以減少誤差。如圖4所示，所述第一FEC譯碼器321還包括輸出數(shù)據(jù)處理模塊3214，用于在所述變量節(jié)點更新模塊3212對所述待譯碼FEC幀中的各數(shù)據(jù)位進行糾錯以減少誤差之后，在下一個譯碼周期將組成所述待譯碼FEC幀的η個子幀中最先接收到的一個子幀進行輸出數(shù)據(jù)位寬變換處理，將經(jīng)過所述數(shù)據(jù)位寬變化處理的該子幀發(fā)送給與所述第一 FEC譯碼器321相串聯(lián)的第二 FEC譯碼器322。如圖4所示，所述裝置還包括性能統(tǒng)計模塊33，用于在每一級FEC譯碼器完成軟判決FEC譯碼之后，對當前的糾錯性能進行統(tǒng)計。進一步的，如圖5所示，所述裝置還包括整合譯碼器34，所述整合譯碼器34與所述譯碼器組32中末尾的譯碼器相接，用于從所述譯碼器組32中接收子幀，并將η個子幀整合為一個FEC幀。本發(fā)明實施例提供的實現(xiàn)軟判決FEC譯碼的裝置，包括多個相互串聯(lián)的FEC譯碼器，每個FEC譯碼器在一個譯碼周期內(nèi)對待譯碼FEC幀進行一次譯碼處理，通過多個相互串聯(lián)的FEC譯碼器實現(xiàn)多次的迭代譯碼。采用本發(fā)明實施例提供的裝置，對FEC幀進行迭代譯碼的次數(shù)并不受FEC幀長的限制，能夠提高FEC譯碼器的糾錯能力；另一方面，將FEC幀分解為η個子幀，可以根據(jù)子幀的幀長靈活設(shè)計FEC譯碼器中運算電路的分時調(diào)度周期，能夠降低FEC譯碼器中運算電路的規(guī)模，便于實現(xiàn)且成本較低。通過以上的實施方式的描述，所屬領(lǐng)域的技術(shù)人員可以清楚地了解到本發(fā)明可借助軟件加必需的通用硬件的方式來實現(xiàn)，當然也可以通過硬件，但很多情況下前者是更佳的實施方式?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計算機軟件產(chǎn)品存儲在可讀取的存儲介質(zhì)中，如計算機的軟盤，硬盤或光盤等，包括若干指令用以使得一臺計算機設(shè)備(可以是個人計算機，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個實施例所述的方法。以上所述，僅為本發(fā)明的具體實施方式
，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)以所述權(quán)利要求的保護范圍為準。
權(quán)利要求
1.一種實現(xiàn)軟判決前向糾錯FEC譯碼的方法，其特征在于，該方法應(yīng)用于一種譯碼裝置，所述譯碼裝置包括數(shù)據(jù)接收端以及由多個逐級相連的譯碼器構(gòu)成的譯碼器組，所述譯碼器組中的譯碼器擁有相同的譯碼控制邏輯，所述方法包括: 所述數(shù)據(jù)接收端接收多個FEC幀，并將接收到的每個FEC幀分解為η個子幀，將分解得到的子幀按照譯碼周期依次發(fā)送給所述譯碼器組，所述η為正整數(shù)； 在第k個譯碼周期中，如果所述譯碼器組中的第一 FEC譯碼器接收子幀后，所述第一FEC譯碼器中的子幀的達到η個，則所述第一 FEC譯碼器將所述η個子幀組成待譯碼FEC幀，并對所述待譯碼FEC幀進行軟判決FEC譯碼；如果所述第一 FEC譯碼器接收子幀后，所述第一 FEC譯碼器中的子幀的達到η+1個，則所述第一 FEC譯碼器首先將所述第一 FEC譯碼器中最先到達的子幀發(fā)送給與其相連的第二 FEC譯碼器，然后將余下的η個子幀組成待譯碼FEC幀，并對所述待譯碼FEC幀進行軟判決譯碼，其中，所述k為大于等于η的正整數(shù)，所述第一 FEC譯碼器為所述譯碼器組中的任意譯碼器。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在第k個譯碼周期中，如果所述譯碼器組中的第一 FEC譯碼器接收子幀后，所述第一 FEC譯碼器中的子幀的達到η個，則所述第一FEC譯碼器將所述η個子幀組成待譯碼FEC幀，并對所述待譯碼FEC幀進行軟判決FEC譯碼；如果所述第一 FEC譯碼器接收子幀后，所述第一 FEC譯碼器中的子幀的達到η+1個，則所述第一 FEC譯碼器首先將所述第一 FEC譯碼器中最先到達的子幀發(fā)送給與其相連的第二FEC譯碼器，然后將余下的η個子幀組成待譯碼FEC幀，并對所述待譯碼FEC幀進行軟判決譯碼，其中，所述k為大于等于η的正整數(shù)，包括: 如果所述第一 FEC譯碼器在第k個譯碼周期接收到一個子幀后，所述第一 FEC譯碼器中的子幀達到η個，則所述第一 FEC譯碼器對在所述第k個譯碼周期接收到的子幀進行輸入數(shù)據(jù)位寬變換處理，確定所述子幀的軟信息位數(shù)；將經(jīng)過數(shù)據(jù)位寬變換的子幀和所述第一 FEC譯碼器中已存的η-l個子幀級聯(lián)成待譯碼FEC幀，將所述待譯碼FEC幀發(fā)送至校驗節(jié)點更新模塊進行校驗處理得到校驗節(jié)點信息，所述校驗節(jié)點信息用于表征所述完整的FEC幀中各數(shù)據(jù)位的誤差；根據(jù)所述校驗節(jié)點信息對所述待譯碼FEC幀進行變量處理，對所述待譯碼FEC幀中的各數(shù)據(jù)位進行糾錯以減少誤差； 或者 如果所述第一 FEC譯碼器在第k個譯碼周期接收到一個子幀后，所述第一 FEC譯碼器中的子幀達到η+1個，則所述 第一 FEC譯碼器首先將所述第一 FEC譯碼器中最先到達的子幀發(fā)送給與其相連的第二 FEC譯碼器，然后對在所述第k個譯碼周期接收到的子幀進行輸入數(shù)據(jù)位寬變換處理，確定所述子幀的軟信息位數(shù)；將經(jīng)過數(shù)據(jù)位寬變換的子幀和所述第一 FEC譯碼器中剩余的η-l個子幀級聯(lián)成待譯碼FEC幀，將所述待譯碼FEC幀發(fā)送至校驗節(jié)點更新模塊進行校驗處理得到校驗節(jié)點信息，所述校驗節(jié)點信息用于表征所述完整的FEC幀中各數(shù)據(jù)位的誤差；根據(jù)所述校驗節(jié)點信息對所述待譯碼FEC幀進行變量處理，對所述待譯碼FEC幀中的各數(shù)據(jù)位進行糾錯以減少誤差。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述第一FEC譯碼器首先將所述第一 FEC譯碼器中最先到達的子幀發(fā)送給與其相連的第二 FEC譯碼器，包括: 在所述對所述待譯碼FEC幀中的各數(shù)據(jù)位進行糾錯以減少誤差之后，在第k+Ι個譯碼周期，將組成所述待譯碼FEC幀的η個子幀中最先接收到的一個子幀進行輸出數(shù)據(jù)位寬變換處理，將經(jīng)過所述數(shù)據(jù)位寬變化處理的該子幀發(fā)送給與所述第一 FEC譯碼器相連的第二FEC譯碼器。
4.根據(jù)權(quán)利要求1-3中任一項所述的方法，其特征在于，所述譯碼器組中的每個譯碼器互相串聯(lián)進行迭代軟判決FEC譯碼； 在每一個FEC譯碼器完成軟判決FEC譯碼之后，還包括: 對當前的糾錯性能進行統(tǒng)計。
5.根據(jù)權(quán)利要求1-4中任一項所述的方法，其特征在于，還包括: 從所述譯碼器組中末尾的譯碼器接收子幀，并將η個子幀整合為一個FEC幀。
6.一種實現(xiàn)軟判決前向糾錯FEC譯碼的裝置，其特征在于，包括數(shù)據(jù)接收端和譯碼器組,其中: 所述數(shù)據(jù)接收機端用于接收多個FEC幀，并將接收到的每個FEC幀分解為η個子幀，將分解得到的子幀按照譯碼周期依次發(fā)送至給所述譯碼器組，所述η為正整數(shù)； 所述譯碼器組包括多個逐級相連的、并擁有相同的譯碼控制邏輯的譯碼器，所述譯碼控制邏輯包括:第k個譯碼周期中，如果在接收子幀后，所述譯碼器組中的第一 FEC譯碼器中的子幀的達到η個，則所述第一 FEC譯碼器將所述η個子幀組成待譯碼FEC幀，并對所述待譯碼FEC幀進行軟判決FEC譯碼；如果在接收子幀后，所述第一 FEC譯碼器中存儲的子幀的達到η+1個，則所述第一 FEC譯碼器將所述第FEC —譯碼器中最先到達的子幀發(fā)送給下一級的譯碼器，并且所述第一 FEC譯碼器將余下的η個子幀組成待譯碼FEC幀，對所述待譯碼FEC幀進行軟判決譯碼，其中，k為大于等于η的正整數(shù)，所述第FEC—譯碼器為所述譯碼器組中的任意譯碼器。
7.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述第一FEC譯碼器包括:輸入數(shù)據(jù)處理模塊、變量節(jié)點更新模塊和校驗節(jié)點更新模塊，其中: 所述輸入數(shù)據(jù)處理模塊用于逐個接收子幀，對接收到的子幀進行輸入數(shù)據(jù)位寬變換處理，確定所述子幀的軟信息位數(shù)； 所述變量節(jié)點更新模塊用于將經(jīng)過所述輸入數(shù)據(jù)處理模塊處理的子幀和所述第一 FEC譯碼器中已存的η-l個子幀級聯(lián)成待譯碼FEC幀，將所述待譯碼FEC幀發(fā)送至所述校驗節(jié)點更新模塊； 所述校驗節(jié)點更新模塊用于從所述 變量節(jié)點更新模塊接收所述待譯碼FEC幀進行校驗處理，得到校驗節(jié)點信息，所述校驗節(jié)點信息用于表征所述待譯碼FEC幀中各數(shù)據(jù)位的誤差; 所述校驗節(jié)點更新模塊還用于根據(jù)所述校驗節(jié)點信息對所述待譯碼FEC幀進行變量處理，對所述待譯碼FEC幀中的各數(shù)據(jù)位進行糾錯以減少誤差。
8.根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述第一FEC譯碼器中還包括輸出數(shù)據(jù)處理模塊，用于在所述變量節(jié)點更新模塊對所述待譯碼FEC幀中的各數(shù)據(jù)位進行糾錯以減少誤差之后，在下一個譯碼周期將組成所述待譯碼FEC幀的η個子幀中最先接收到的一個子幀進行輸出數(shù)據(jù)位寬變換處理，將經(jīng)過所述數(shù)據(jù)位寬變化處理的該子幀發(fā)送給與所述第一FEC譯碼器相串聯(lián)的第二 FEC譯碼器。
9.根據(jù)權(quán)利要求6-8中任一項所述的裝置，其特征在于，所述裝置還包括性能統(tǒng)計模塊，用于在每一級FEC譯碼器完成軟判決FEC譯碼之后，對當前的糾錯性能進行統(tǒng)計。
10.根據(jù)權(quán)利要求6-9中任一項所述的裝置，其特征在于，所述裝置還包括整合譯碼器，所述整合譯碼器與所述譯碼器組中末尾的譯碼器相接，用于從所述譯碼器組中接收子幀，并將η個子幀整 合為一個FEC幀。
全文摘要
本發(fā)明公開了一種實現(xiàn)軟判決FEC譯碼的方法及裝置，涉及通信領(lǐng)域，用于解決現(xiàn)有技術(shù)中FEC譯碼器的糾錯能力較差的問題。本發(fā)明提供的方法包括數(shù)據(jù)接收端接收多個FEC幀，并將接收到的每個FEC幀分解為n個子幀，將分解得到的子幀按照譯碼周期依次發(fā)送給譯碼器組；如果第一FEC譯碼器中的子幀的達到n個，將所述n個子幀組成待譯碼FEC幀，并對所述待譯碼FEC幀進行軟判決FEC譯碼；如果第一FEC譯碼器中的子幀的達到n+1個，則所述第一FEC譯碼器首先將所述第一FEC譯碼器中最先到達的子幀發(fā)送給與其相連的第二FEC譯碼器，然后將余下的n個子幀組成待譯碼FEC幀，并對所述待譯碼FEC幀進行軟判決譯碼。本發(fā)明適用于通信領(lǐng)域，用于實現(xiàn)軟判決FEC譯碼。
文檔編號H04L1/00GK103199876SQ20131012455
公開日2013年7月10日 申請日期2013年4月11日 優(yōu)先權(quán)日2013年4月11日
發(fā)明者羅明 申請人:華為技術(shù)有限公司