專利名稱：一種萬兆以太網(wǎng)接口卡及以太網(wǎng)組網(wǎng)方法
技術(shù)領(lǐng)域：
本發(fā)明屬于網(wǎng)絡(luò)技術(shù)領(lǐng)域，特別的，屬于以太網(wǎng)接口卡設(shè)備。
背景技術(shù)：
隨著數(shù)據(jù)中心和云計算的迅速發(fā)展，高速，低延遲的數(shù)據(jù)中心網(wǎng)絡(luò)架構(gòu)成為各個網(wǎng)絡(luò)廠商的研究重點。目前，基于萬兆以太網(wǎng)(10 Gigabit Ethernet, 10GE)的數(shù)據(jù)中心網(wǎng)絡(luò)連接已經(jīng)成為了主流，圖I顯示了現(xiàn)有的數(shù)據(jù)中心網(wǎng)絡(luò)結(jié)構(gòu)的簡化圖。外部網(wǎng)絡(luò)接口通過接口路由器101連接至數(shù)據(jù)中心，數(shù)據(jù)通過多臺交換機傳輸至多臺服務(wù)器104。多臺交換機通過級聯(lián)形成二層網(wǎng)絡(luò)架構(gòu)，出口路由器101發(fā)送數(shù)據(jù)至多臺第一層交換機102，并通過第一層交換機102發(fā)送至多臺第二層交換機103，再通過第二層交換機將數(shù)據(jù)發(fā)送至多臺服務(wù)器104。圖2為現(xiàn)有技術(shù)中服務(wù)器上的萬兆以太網(wǎng)接口卡的硬件設(shè)計。數(shù)據(jù)通過1-2個SFP+(small form factor plus)的光模塊201-202輸入至以太網(wǎng)控制器橋接器芯片 203,并通過 PCIE (高速個人電腦接口，Personal Computer Interface Express)接口輸送至服務(wù)器CPU (中央微處理器，center process Unit)。2個SFP+光模塊通常只使用一個或者配置為I發(fā)送I接收，同交換機相連。這樣的網(wǎng)絡(luò)設(shè)計能滿足傳統(tǒng)的網(wǎng)絡(luò)需求，但是由于數(shù)據(jù)流從輸入端口路由器到達服務(wù)器要經(jīng)過多級的以太網(wǎng)交換和傳輸，一方面增大了網(wǎng)絡(luò)的延遲，另一方面，由于交換機到多臺服務(wù)器間需要連接多條光纖，增加了網(wǎng)絡(luò)布線的成本和難度。另一方面，當處理的數(shù)據(jù)包含組播類型時，通過交換機進行數(shù)據(jù)復(fù)制，增大了交換機的負載。因此，有必要提出一種新的以太網(wǎng)接口卡和相應(yīng)的網(wǎng)絡(luò)布線方法，以降低傳輸延遲和降低系統(tǒng)成本。

發(fā)明內(nèi)容
為了解決萬兆以太網(wǎng)傳輸延遲和組網(wǎng)方法的問題，本發(fā)明提出一種萬兆以太網(wǎng)接口卡，多個SFP+輸入數(shù)據(jù)接口、多個SFP+復(fù)制輸出接口、數(shù)據(jù)流分路器以及以太網(wǎng)控制器橋接芯片等部分，所述的萬兆以太網(wǎng)接口卡，其接收數(shù)據(jù)通過數(shù)據(jù)流分路器復(fù)制發(fā)送至多個SFP+接口。所述的以太網(wǎng)接口卡，其數(shù)據(jù)流分路器工作在IOGbps的串行數(shù)據(jù)率上。所述的以太網(wǎng)接口卡，其以太網(wǎng)控制器橋接芯片包括數(shù)據(jù)報文過濾單元，根據(jù)MAC地址，IP地址和組播地址進行報文過濾以從10GE的數(shù)據(jù)流中過濾出本機所需的報文數(shù)據(jù)。所述的以太網(wǎng)控制器橋接芯片，基于FPGA實現(xiàn)。所述的以太網(wǎng)接口卡，其在數(shù)據(jù)路徑上包括具有EDC功能的物理層芯片。所述的數(shù)據(jù)流分路器，通過主機控制選擇多個輸入端之一的數(shù)據(jù)進行復(fù)制。所述的萬兆以太網(wǎng)接口卡，其數(shù)據(jù)數(shù)據(jù)流分路器由多個1:2高速緩沖器以及高速2 X 2交叉點開關(guān)芯片構(gòu)成，其中通過所述多個SFP+輸入數(shù)據(jù)接口輸入的數(shù)據(jù)經(jīng)過多個I :2高速緩沖器分別被復(fù)制成2份第一數(shù)據(jù)組和第二數(shù)據(jù)組，第一數(shù)據(jù)組輸入至所述以太網(wǎng)控制器橋接芯片作為輸入。第二數(shù)據(jù)組輸入至所述2x2交叉點開關(guān)芯片，并通過所述2x2交叉點開關(guān)芯片輸出至多個SFP+復(fù)制輸出接口。本發(fā)明的另一方面，還提供了一種基于所述的萬兆以太網(wǎng)接口卡的以太網(wǎng)組網(wǎng)方法，以太網(wǎng)數(shù)據(jù)經(jīng)交換機分發(fā)至多臺配備具有所述的萬兆以太網(wǎng)接口卡的服務(wù)器，并通過復(fù)制端口連接至下一臺服務(wù)器，以此類推。


圖I顯示的是傳統(tǒng)的設(shè)備的組網(wǎng)方法
圖2顯示的是傳統(tǒng)的設(shè)備網(wǎng)絡(luò)接口卡的硬件設(shè)計 圖3顯示的是本發(fā)明的設(shè)備網(wǎng)絡(luò)接口卡的硬件設(shè)計 圖4顯示的是本發(fā)明的網(wǎng)絡(luò)接口卡的數(shù)據(jù)流分路器的框圖 圖5顯示的是本發(fā)明的網(wǎng)絡(luò)接口卡的以太網(wǎng)控制器橋接芯片的框圖 圖6顯示的是本發(fā)明的服務(wù)器組網(wǎng)結(jié)構(gòu)圖
具體實施例方式參考圖3進行說明。圖3是本發(fā)明中網(wǎng)絡(luò)服務(wù)器上的網(wǎng)絡(luò)接口卡的硬件組成框圖。網(wǎng)絡(luò)接口卡(NIC network interface card)由多個SFP+模塊301-304數(shù)據(jù)流分路器305，萬兆以太網(wǎng)物理層設(shè)備305 (10GE PHY)，以太網(wǎng)控制器橋接芯片307，隨機存儲器(RAM, random access memory) 308,非易失性存儲器(ROM, read only memory) 309,電源310以及PCIE接口 311等部分等部分構(gòu)成。萬兆以太網(wǎng)(10GE)的光纖數(shù)據(jù)從接口卡的側(cè)面輸入至接口卡的SFP+模塊。SFP+是用于IOGbps以太網(wǎng)和8. 5Gbps光纖通道(Fibre Channel)系統(tǒng)的可插拔光纖模塊尺寸規(guī)格。SFP+具緊湊的外形尺寸，而且功耗不到1W。此外，它還提供IOGbps器件的高安裝密度，使得SFP+具有與SFP(small form factor小型可插拔)行業(yè)標準相同的體積。本發(fā)明的數(shù)據(jù)接口卡上安裝4個SFP+模塊，其中2個類似現(xiàn)有技術(shù)中的SFP+接口，另2個作為快速流量復(fù)制輸出端口。在圖3中，SFP+模塊301，302作為網(wǎng)絡(luò)輸入輸出接口，303和304則是復(fù)制流量輸出端口。SFP+模塊可以插入IOGb多?；蛘邌文９饽K，用于中長距離的數(shù)據(jù)連接，例如3米至10公里，或者是插入符合SFP+接口的萬兆屏蔽雙絞線銅纜，用于在網(wǎng)絡(luò)接口卡和網(wǎng)絡(luò)接口卡之間的短距離連接，例如1-5米之內(nèi)的數(shù)據(jù)傳輸。萬兆以太網(wǎng)物理層(PHY)芯片用來對輸入的光纖數(shù)據(jù)流進行色散補償(electronic dispersion compensation, EDC)。通過例如最大可能性序列偵測(MaximumLikelihood Sequence Detection, MLSD)等技術(shù)，從帶有抖動和噪聲的數(shù)據(jù)碼流中恢復(fù)出時鐘信號，并對數(shù)據(jù)流進行重定時(retiming)，以消除抖動和噪聲。為了降低系統(tǒng)延遲，EDC只針對光收端應(yīng)用。內(nèi)建數(shù)字信號處理器可提供多個診斷及自我測試的功能。更多的，PHY芯片可以包含PRBS31/PRBS9產(chǎn)生器、檢查器及計數(shù)器，以及具備MDIO & I2C管理接口接至以太網(wǎng)控制器橋接芯片。典型的PHY芯片例如Clariphy公司的推出的應(yīng)用于網(wǎng)絡(luò)的EDCPHY芯片CLlOll。PHY芯片的輸入輸出均為線路速率的串行數(shù)據(jù)流，對于10GE來說，工作速率為 10. 3125Gbps。經(jīng)過phy芯片305后的10G數(shù)據(jù)串行數(shù)據(jù)獲得了重新定時的信號質(zhì)量。該信號進入數(shù)據(jù)流分路器306進行數(shù)據(jù)復(fù)制。數(shù)據(jù)流分路器306由數(shù)據(jù)流復(fù)制部分和數(shù)據(jù)流選擇部分構(gòu)成。圖4顯示了本發(fā)明的數(shù)據(jù)流分路器的一種構(gòu)成方法，由1:2高速緩沖器401和402，高速2X2交叉點開關(guān)403芯片構(gòu)成。輸入的2路數(shù)據(jù)A和B經(jīng)過I :2高速緩沖器分別被復(fù)制成2份Al，A2和BI，B2。其中信號Al和BI分別輸入至以太網(wǎng)控制器橋接芯片作為輸入。另2路信號A2和B2輸入至2x2交叉點開關(guān)芯片403。403的每個輸出端口可以分別選擇為輸入信號A2或者B2,在本發(fā)明中，2個輸出信號均選擇一路輸入，也就是兩個輸出信號Cl和C2或者同為輸入的信號A2或者同為輸入的信號B2。Cl和C2信號輸出至SFP+模塊301和304。數(shù)據(jù)流分路器上的所有的器件均工作在線路的串行數(shù)據(jù)速率上，也就是，對于IOGE數(shù)據(jù)，工作在10. 3125Gbps速率上。以太網(wǎng)控制器橋接芯片307是整個網(wǎng)絡(luò)接口卡的核心芯片。芯片的內(nèi)部框圖如圖5所示。芯片內(nèi)部由MAC模塊501，報文過濾模塊502，TCP卸載模塊503，控制模塊504以及PCIE接口模塊505等構(gòu)成。一般情況下，以太網(wǎng)控制器橋接芯片307都由商用的ASIC芯片實現(xiàn)，例如broadcom公司的BCM57710等系列芯片。相比于傳統(tǒng)以太網(wǎng)控制器橋接芯片，本發(fā)明中的以太網(wǎng)控制器橋接芯片307需要一個根據(jù)MACXmedia access controller) 地址，IP地址和組播地址進行報文過濾的可配置過濾器，以從IOGE的數(shù)據(jù)流中過濾出本機所需的報文數(shù)據(jù)。因此，優(yōu)選的，本發(fā)明中的以太網(wǎng)控制器橋接芯片307可以采用一現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)。輸入的數(shù)據(jù)流首先經(jīng)過MAC 501的處理，過濾去非本機MAC地址的報文；其次數(shù)據(jù)報文經(jīng)過報文過濾模塊502后，過濾出歸屬于本機的IP報文，過濾可以基于IP地址，或者是vlan ID，或者是組播組地址，或者UDP/TCP端口號等相關(guān)的網(wǎng)絡(luò)信息，具體的過濾字段，由應(yīng)用層和協(xié)議層軟件設(shè)置。經(jīng)過過濾后的數(shù)據(jù)報文可以由TCP/IP卸載引擎進行協(xié)議處理加速或者通過PCIE端口發(fā)送至中央處理器(CPU)進行處理。隨機存儲器308，非易失性存儲器309連接至以太網(wǎng)控制器橋接芯片307。隨機存儲器308用于數(shù)據(jù)報文的隊列緩存，非易失性存儲器309用于存儲以太網(wǎng)控制器橋接芯片307的固件以及配置信息，例如固化的MAC地址等。電源310用于將PCIE接口供應(yīng)的5V和12V直流電源變換成3. 3v，I. 2V等低壓直流電源，供給接口卡上的各個部件。PCIE接口311形成于板卡邊緣的金手指(golden thumb),插接于主板上的PCIE插槽中和主板進行通τΗ ο以下詳細描述本發(fā)明的以太網(wǎng)接口卡的配置過程。 步驟I，服務(wù)器上電，枚舉PCIE設(shè)備，發(fā)現(xiàn)以太網(wǎng)接口卡
步驟2，操作系統(tǒng)啟動，加載以太網(wǎng)接口卡驅(qū)動程序
步驟3，驅(qū)動程序根據(jù)用戶的配置，控制數(shù)據(jù)流分路器選擇SFP+模塊302或者SFP+模塊303的輸出作為復(fù)制端口 SFP+模塊301和SFP+模塊304的數(shù)據(jù)輸入。步驟4，配置以太網(wǎng)控制器橋接芯片的報文過濾模塊502，對輸入的數(shù)據(jù)流進行過濾，通過配置報文過濾模塊502對MAC地址過濾，或者對IP組播地址過濾，或者對協(xié)議和端口過濾，過濾出傳輸給本機MAC地址的數(shù)據(jù)報文，或者組播報文，或者指定的協(xié)議報文。經(jīng)過TCP卸載模塊對報文的預(yù)處理后，由CPU對報文進行進一步處理。以下參考圖6詳細描述本發(fā)明的機架間組網(wǎng)方法
上行數(shù)據(jù)通過交換機或者路由器接入數(shù)據(jù)中心，通過多個10GE光纖端口分發(fā)到多個機架。每個標準機架上布置I-N臺服務(wù)器，每臺服務(wù)器均接有本發(fā)明的以太網(wǎng)接口卡。
下行(從交換機往服務(wù)器方向)的光纖插入第一臺服務(wù)器的以太網(wǎng)接口卡的光纖輸入端，并從第一臺服務(wù)器的復(fù)制端輸出至第二臺服務(wù)器的輸入端，并從第二臺服務(wù)器的復(fù)制端輸出至第三臺服務(wù)器的輸入端，以此類推。這樣，通過萬兆以太網(wǎng)的接口卡上的復(fù)制端口，就可以將輸入的數(shù)據(jù)以極低的延遲發(fā)送至各臺服務(wù)器。 本發(fā)明的有益效果通過在萬兆以太網(wǎng)接口卡上設(shè)計數(shù)據(jù)復(fù)制單元，可以更改現(xiàn)有的以太網(wǎng)數(shù)據(jù)中心數(shù)據(jù)組網(wǎng)方法，同時，提供下行數(shù)據(jù)到服務(wù)器的超低延遲的傳送方法，節(jié)省了系統(tǒng)功耗。
權(quán)利要求
1.一種萬兆以太網(wǎng)接口卡，包括多個SFP+輸入數(shù)據(jù)接口、多個SFP+復(fù)制輸出接口、數(shù)據(jù)流分路器以及以太網(wǎng)控制器橋接芯片等部分，其特征在于所述的萬兆以太網(wǎng)接口卡，其接收數(shù)據(jù)通過數(shù)據(jù)流分路器復(fù)制發(fā)送至多個SFP+復(fù)制輸出接口。
2.如權(quán)利要求I所述的萬兆以太網(wǎng)接口卡，其數(shù)據(jù)流分路器工作在IOGbps的串行數(shù)據(jù)率上。
3.如權(quán)利要求I所述的萬兆以太網(wǎng)接口卡，其以太網(wǎng)控制器橋接芯片包括數(shù)據(jù)報文過濾單元，根據(jù)MAC地址，IP地址和組播地址進行報文過濾以從IOGE的數(shù)據(jù)流中過濾出本機 所需的報文數(shù)據(jù)。
4.如權(quán)利要求3所述的以太網(wǎng)控制器橋接芯片，基于FPGA實現(xiàn)。
5.如權(quán)利要求I所述的萬兆以太網(wǎng)接口卡，其在數(shù)據(jù)路徑上包括具有EDC功能的物理層芯片。
6.如權(quán)利要求I所述的萬兆以太網(wǎng)接口卡，其數(shù)據(jù)流分路器通過主機控制選擇多個輸入端之一的數(shù)據(jù)進行復(fù)制。
7.如權(quán)力要求I所述的萬兆以太網(wǎng)接口卡，其數(shù)據(jù)數(shù)據(jù)流分路器由多個1:2高速緩沖器以及高速2X2交叉點開關(guān)芯片構(gòu)成，其中通過所述多個SFP+輸入數(shù)據(jù)接口輸入的數(shù)據(jù)經(jīng)過多個I :2高速緩沖器分別被復(fù)制成2份第一數(shù)據(jù)組和第二數(shù)據(jù)組，第一數(shù)據(jù)組輸入至所述以太網(wǎng)控制器橋接芯片作為輸入。
8.第二數(shù)據(jù)組輸入至所述2x2交叉點開關(guān)芯片，并通過所述2x2交叉點開關(guān)芯片輸出至多個SFP+復(fù)制輸出接口。
9.一種基于如權(quán)利要求I所述的萬兆以太網(wǎng)接口卡的以太網(wǎng)組網(wǎng)方法，其特征在于 以太網(wǎng)數(shù)據(jù)經(jīng)交換機分發(fā)至多臺配備具有所述的萬兆以太網(wǎng)接口卡的服務(wù)器，并通過復(fù)制端口連接至下一臺服務(wù)器，以此類推。
全文摘要
本發(fā)明提出一種萬兆以太網(wǎng)接口卡及其網(wǎng)絡(luò)連接方法。通過在以太網(wǎng)接口卡上加入多個流量復(fù)制端口，將10Gbps的數(shù)據(jù)流量復(fù)制到多個輸出SFP端口上，并通過復(fù)制端口把一個機架上的多臺服務(wù)器連接至一個統(tǒng)一的輸入端口上，從而減少網(wǎng)絡(luò)延遲并降低系統(tǒng)成本。
文檔編號H04L12/28GK102684964SQ201210141870
公開日2012年9月19日 申請日期2012年5月10日 優(yōu)先權(quán)日2012年5月10日
發(fā)明者李彧, 沈文博, 苗澎, 許迎春, 陳祝清 申請人:南京英飛諾網(wǎng)絡(luò)科技有限公司