專利名稱：Ad轉(zhuǎn)換電路和攝像裝置的制作方法
技術領域：
本發(fā)明涉及AD轉(zhuǎn)換電路和具有該AD轉(zhuǎn)換電路的攝像裝置。本申請根據(jù)2011年3月8日申請的日本專利申請第2011-050812號主張優(yōu)先權，并在此引用其內(nèi)容。
背景技術：
下面，引用專利、專利申請、專利公報、科學文獻等進行明確，但是，為了更加充分說明本發(fā)明的現(xiàn)有技術，在此引用這些內(nèi)容。圖21是示出現(xiàn)有的AD轉(zhuǎn)換電路的一部分結(jié)構的框圖。圖21摘錄了被稱為TDC(=Time to Digital Converter :時間數(shù)字轉(zhuǎn)換器)型AD轉(zhuǎn)換電路的用于計測時間的現(xiàn)有的AD轉(zhuǎn)換電路的一部分。圖21所示的電路由將多個延遲元件(NAND0、INV1 INV8)連接成環(huán)狀而構成的圓環(huán)延遲電路201、保持圓環(huán)延遲電路201的輸出的鎖存電路202、使在鎖存電路202中保持的值成為ニ進制的ニ進制電路(全編碼器電路)203、將圓環(huán)延遲電路201的I個輸出作為計數(shù)時鐘進行計數(shù)的計數(shù)器電路204、保持ニ進制電路203和計數(shù)器電路204的輸出的存儲器電路205構成。接著，對AD轉(zhuǎn)換動作進行說明。圖22是示出現(xiàn)有動作的時序圖。圖22示出圖21所示的電路的動作定時。開始脈沖StartP的邏輯狀態(tài)從L狀態(tài)成為H狀態(tài)，由此，構成圓環(huán)延遲電路201的延遲元件的邏輯狀態(tài)依次變化。由此，脈沖繞著圓環(huán)延遲電路201進行環(huán)繞。在經(jīng)過規(guī)定時間后，鎖存電路202對圓環(huán)延遲電路201的輸出進行保持(鎖存)。如圖22所示，圓環(huán)延遲電路201的輸出對應于9個狀態(tài)(狀態(tài)O 狀態(tài)8)中的任意一方。通過ニ進制電路203對在鎖存電路202中保持(鎖存)的圓環(huán)延遲電路201的輸出進行全編碼(統(tǒng)ー編碼)，生成ニ進制數(shù)據(jù)(下位計數(shù)值)。計數(shù)器電路204將延遲元件INV8的輸出作為計數(shù)時鐘進行計數(shù)，生成計數(shù)值(上位計數(shù)值)。下位計數(shù)值和上位計數(shù)值保持在存儲器電路205中，作為數(shù)字數(shù)據(jù)輸出到后級電路。作為上述AD轉(zhuǎn)換電路的應用裝置，舉出攝像裝置。日本特開2011-23887號公報公開了如下例子在按照像素列對應設置的縱列部內(nèi)配置AD轉(zhuǎn)換電路，對從像素輸出的信號進行AD轉(zhuǎn)換。圖23是示出現(xiàn)有的攝像裝置的結(jié)構的框圖。圖23示出日本特開2011-23887號公報所記載的現(xiàn)有例的(C)MOS攝像裝置的概略結(jié)構。攝像裝置1001由攝像部1002、垂直選擇部1012、讀出電流源部1005、模擬部1006、時鐘生成部1018、斜波部1019、縱列處理部1015、水平選擇部1014、輸出部1017和控制部1020構成。該攝像裝置1001在縱列處理部1015內(nèi)的列AD轉(zhuǎn)換部1016中具有圖21所示的電路的一部分，通過列AD轉(zhuǎn)換部1016進行AD轉(zhuǎn)換?？刂撇?020對垂直選擇部1012、讀出電流源部1005、模擬部1006、時鐘生成部1018、斜波部1019、縱列處理部1015、水平選擇部1014和輸出部1017等各部進行控制。攝像部1002構成為使具有光電轉(zhuǎn)換元件的単位像素1003配置成矩陣狀，生成與所入射的電磁波的大小對應的像素信號，輸出到按照每列設置的垂直信號線1013。垂直選擇部1012在驅(qū)動攝像部1002的各單位像素1003時，經(jīng)由行控制線1011進行攝像部1002的行地址或行掃描的控制。水平選擇部1014進行縱列處理部1015的列AD轉(zhuǎn)換部1016的列地址或列掃描的控制。讀出電流源部1005是用于讀出來自攝像部1002的像素信號作為電壓信號的電流源。模擬部1006根據(jù)需要實施放大等。縱列處理部1015具有按照攝像部1002的每列設置的列AD轉(zhuǎn)換部1016。列AD轉(zhuǎn)換部1016將從攝像部1002的各單位像素1003按照每列輸出的像素信號即模擬信號轉(zhuǎn)換成數(shù)字數(shù)據(jù)并輸出。時鐘生成部10 18例如由圓環(huán)延遲電路(對應于圖21的圓環(huán)延遲電路201)構成，輸出計數(shù)時鐘。斜波部1019例如由積分電路或DAC電路構成，生成隨著時間經(jīng)過而呈傾斜狀變化的參照信號。水平選擇部1014由移位寄存器和解碼器等構成，進行縱列處理部1015中的各列AD轉(zhuǎn)換部1016的列地址或列掃描的控制。由此，AD轉(zhuǎn)換后的數(shù)字數(shù)據(jù)依次經(jīng)由水平信號線輸出到輸出部1017。接著，對列AD轉(zhuǎn)換部1016的結(jié)構進行說明。列AD轉(zhuǎn)換部1016全部同樣構成，各個列AD轉(zhuǎn)換部1016構成為具有比較部1110和計數(shù)器1101(對應于圖21的計數(shù)器電路204)。比較部1110由比較電路構成，對從攝像部1002的單位像素1003輸出的像素信號和參照信號進行比較，例如在參照信號大于像素信號時，輸出High(高)電平，例如在參照信號小于像素信號時，輸出Low(低)電平。計數(shù)器1101由ニ進制計數(shù)器電路構成，對從比較部1110開始比較到結(jié)束比較的比較時間進行計測。由此，得到與像素信號的大小對應的比較時間的計測值，作為計數(shù)器1101的計數(shù)值。接著，對AD轉(zhuǎn)換動作進行說明。省略単位像素1003的具體動作的說明，但是，從単位像素1003輸出復位電平和信號電平作為像素信號。首先，在來自單位像素1003的復位電平的讀出穩(wěn)定后，比較部1110對參照信號和像素信號進行比較。計數(shù)器1101在遞增計數(shù)模式下實施計數(shù)，比較結(jié)束時刻的計數(shù)值成為復位電平的數(shù)字數(shù)據(jù)。然后，計數(shù)器1101的計數(shù)值反轉(zhuǎn)。接著，在來自單位像素1003的信號電平的讀出穩(wěn)定后，比較部1110對參照信號和像素信號進行比較。計數(shù)器1101在遞增計數(shù)模式下實施計數(shù)，比較結(jié)束時刻的計數(shù)器1101的計數(shù)值成為信號成分(從信號電平中減去復位電平后的信號)的數(shù)字數(shù)據(jù)。在圖23所示的攝像裝置中，通過與圖21所示的計數(shù)器電路204相當?shù)挠嫈?shù)器1101實施計數(shù)，得到構成數(shù)字數(shù)據(jù)的上位比特的上位計數(shù)值，但是，由于沒有與圖21所示的鎖存電路202和ニ進制電路203相當?shù)慕Y(jié)構，所以無法得到構成數(shù)字數(shù)據(jù)的下位比特的下位計數(shù)值。因此，在圖23所示的攝像裝置中，無法得到高精度的數(shù)字數(shù)據(jù)。通過在與圖23的列AD轉(zhuǎn)換部1016對應的部分配置用于得到上位計數(shù)值和下位計數(shù)值雙方的電路，能夠得到高精度的數(shù)字數(shù)據(jù)。作為這種電路配置的ー個形式，考慮將用于得到上位計數(shù)值的上位計數(shù)器和用于得到下位計數(shù)值的下位計數(shù)器配置在與列AD轉(zhuǎn)換部1016對應的部分。該情況下，上位計數(shù)器將多個延遲元件的I個輸出信號作為計數(shù)時鐘進行計數(shù)，下位計數(shù)器將與多個延遲元件的輸出信號的狀態(tài)對應的信號作為計數(shù)時鐘進行計數(shù)。在下位計數(shù)器計數(shù)的下位計數(shù)值的MSB (Most Significant Bit :最高有效位)產(chǎn)生進位或退位的情況下，由于相應地調(diào)整上位計數(shù)值，所以上位計數(shù)器將下位計數(shù)器的MSB的輸出信號作為計數(shù)時鐘進行計數(shù)。因此，需要在多個延遲元件的I個輸出信號與下位計數(shù)器的MSB的輸出信號之間，對輸入到上位計數(shù)器的計數(shù)時鐘進行切換。這里，以上位計數(shù)器通過計數(shù)時鐘的下降來進行計數(shù)(在計數(shù)時鐘從High狀態(tài)(以下稱為H狀態(tài))變化為Low狀態(tài)(以下稱為L狀態(tài))時進行計數(shù))的情況為例進行說明。 AD轉(zhuǎn)換動作是非同步動作，參照信號和像素信號的比較結(jié)束的時刻(比較結(jié)束時刻)的計數(shù)時鐘(多個延遲元件的I個輸出信號)的邏輯狀態(tài)為H狀態(tài)或L狀態(tài)。例如，在比較結(jié)束時刻的計數(shù)時鐘的邏輯狀態(tài)為H狀態(tài)、計數(shù)時鐘被切換而從下位計數(shù)器向上位計數(shù)器輸入L狀態(tài)的計數(shù)時鐘的情況下，由于在該切換的前后，計數(shù)時鐘的邏輯狀態(tài)從H狀態(tài)變化為L狀態(tài)，所以產(chǎn)生上位計數(shù)器進行一次多余的計數(shù)的現(xiàn)象(誤計數(shù))。這樣，由于輸入到上位計數(shù)器的計數(shù)時鐘的切換而產(chǎn)生誤計數(shù)。

發(fā)明內(nèi)容
本發(fā)明提供能夠抑制誤計數(shù)的產(chǎn)生的AD轉(zhuǎn)換電路和攝像裝置。本發(fā)明是ー種AD轉(zhuǎn)換電路，該AD轉(zhuǎn)換電路具有參照信號生成部，其生成隨著時間經(jīng)過而增加或減少的參照信號；比較部，其對作為AD轉(zhuǎn)換對象的模擬信號和所述參照信號進行比較，在所述參照信號相對于所述模擬信號滿足規(guī)定條件的定時結(jié)束比較處理；延遲電路，其具有相互連接并使脈沖信號延遲的多個延遲元件，輸出由來自所述多個延遲元件的輸出信號構成的下位相位信號；鎖存部，其在第I模擬信號的所述比較處理結(jié)束的第I定時對第I下位相位信號進行鎖存后，在第2模擬信號的所述比較處理結(jié)束的第2定時對第2下位相位信號進行鎖存；運算電路，其根據(jù)在所述鎖存部中保持的所述第I下位相位信號生成第I下位計數(shù)信號后，根據(jù)在所述鎖存部中保持的所述第2下位相位信號生成第2下位計數(shù)信號；下位計數(shù)器，其由第I ニ進制計數(shù)器構成，該第I ニ進制計數(shù)器將所述第I下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，并且輸出第I上位用計數(shù)時鐘，取得第I下位計數(shù)值，對構成該第I下位計數(shù)值的各比特的值進行反轉(zhuǎn)后，將所述第2下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，并且輸出第2上位用計數(shù)時鐘，取得第2下位計數(shù)值；以及上位計數(shù)器，其由第2 ニ進制計數(shù)器構成，該第2 ニ進制計數(shù)器將構成從所述延遲電路輸出的所述第I下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)，進而根據(jù)所述第I上位用計數(shù)時鐘進行計數(shù)，取得第I上位計數(shù)值，對構成該第I上位計數(shù)值的各比特的值進行反轉(zhuǎn)后，將構成從所述延遲電路輸出的所述第2下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)，進而根據(jù)所述第2上位用計數(shù)時鐘進行計數(shù)，取得第2上位計數(shù)值，該上位計數(shù)器具有在計數(shù)時鐘的切換時保護該第2 ニ進制計數(shù)器所保持的上位計數(shù)值的數(shù)據(jù)保護功能，所述AD轉(zhuǎn)換電路取得與所述第I模擬信號和所述第2模擬信號的差分對應的數(shù)字數(shù)據(jù)。并且，本發(fā)明的AD轉(zhuǎn)換電路的特征在干，所述AD轉(zhuǎn)換電路還具有調(diào)整部，該調(diào)整部將用于對所述第Iニ進制計數(shù)器所保持的下位計數(shù)值或所述第2 ニ進制計數(shù)器所保持的上位計數(shù)值進行調(diào)整的調(diào)整信號作為計數(shù)時鐘，輸出到所述第I ニ進制計數(shù)器或所述第2ニ進制計數(shù)器。
并且，在本發(fā)明的AD轉(zhuǎn)換電路中，其特征在干，所述延遲電路是將所述多個延遲元件連接成環(huán)狀的圓環(huán)延遲電路。并且，本發(fā)明是一種攝像裝置，其特征在于，該攝像裝置具有攝像部，其配置具有光電轉(zhuǎn)換元件的多個像素，所述多個像素在第I時間輸出與復位電平對應的第I像素信號，在第2時間輸出與所入射的電磁波的大小對應的第2像素信號；以及上述AD轉(zhuǎn)換電路，將所述第I像素信號作為所述第I模擬信號，將所述第2像素信號作為所述第2模擬信號。并且，本發(fā)明是ー種AD轉(zhuǎn)換電路 ，該AD轉(zhuǎn)換電路具有參照信號生成部，其生成隨著時間經(jīng)過而增加或減少的參照信號；比較部，其對作為AD轉(zhuǎn)換對象的模擬信號和所述參照信號進行比較，在所述參照信號相對于所述模擬信號滿足規(guī)定條件的定時結(jié)束比較處理；延遲電路，其具有相互連接并使脈沖信號延遲的多個延遲元件，輸出由來自所述多個延遲元件的輸出信號構成的下位相位信號；鎖存部，其在第I模擬信號的所述比較處理結(jié)束的第I定時對第I下位相位信號進行鎖存后，在第2模擬信號的所述比較處理結(jié)束的第2定時對第2下位相位信號進行鎖存；運算電路，其根據(jù)在所述鎖存部中保持的所述第I下位相位信號生成第I下位計數(shù)信號后，根據(jù)在所述鎖存部中保持的所述第2下位相位信號生成第2下位計數(shù)信號；下位計數(shù)器，其由第I ニ進制計數(shù)器構成，該第I ニ進制計數(shù)器將所述第I下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，取得第I下位計數(shù)值，對構成該第I下位計數(shù)值的各比特的值進行反轉(zhuǎn)后，將所述第2下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，取得第2下位計數(shù)值，輸出基于該第2下位計數(shù)值的標志用比特的上位用計數(shù)時鐘；以及上位計數(shù)器，其由第2 ニ進制計數(shù)器構成，該第2 ニ進制計數(shù)器將構成從所述延遲電路輸出的所述第I下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)，取得第I上位計數(shù)值，對構成該第I上位計數(shù)值的各比特的值進行反轉(zhuǎn)后，將構成從所述延遲電路輸出的所述第2下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)，進而根據(jù)所述上位用計數(shù)時鐘進行計數(shù)，取得第2上位計數(shù)值，該上位計數(shù)器具有在計數(shù)時鐘的切換時保護該第2 ニ進制計數(shù)器所保持的上位計數(shù)值的數(shù)據(jù)保護功能，所述AD轉(zhuǎn)換電路取得與所述第I模擬信號和所述第2模擬信號的差分對應的數(shù)字數(shù)據(jù)。并且，在本發(fā)明的AD轉(zhuǎn)換電路中，其特征在干，所述上位計數(shù)器還具有數(shù)據(jù)設置功能，設置將構成從所述延遲電路輸出的所述第I下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)時的所述第2 ニ進制計數(shù)器的上位計數(shù)值的初始值。并且，本發(fā)明的AD轉(zhuǎn)換電路的特征在干，所述AD轉(zhuǎn)換電路還具有調(diào)整部，該調(diào)整部將用于對所述第Iニ進制計數(shù)器所保持的下位計數(shù)值或所述第2 ニ進制計數(shù)器所保持的上位計數(shù)值進行調(diào)整的調(diào)整信號作為計數(shù)時鐘，輸出到所述第I ニ進制計數(shù)器或所述第2ニ進制計數(shù)器。并且，在本發(fā)明的AD轉(zhuǎn)換電路中，其特征在干，所述延遲電路是將所述多個延遲元件連接成環(huán)狀的圓環(huán)延遲電路。并且，本發(fā)明是一種攝像裝置，其特征在于，該攝像裝置具有攝像部，其配置具有光電轉(zhuǎn)換元件的多個像素，所述多個像素在第I時間輸出與復位電平對應的第I像素信號，在第2時間輸出與所入射的電磁波的大小對應的第2像素信號；以及上述AD轉(zhuǎn)換電路，將所述第I像素信號作為所述第I模擬信號，將所述第2像素信號作為所述第2模擬信號。根據(jù)本發(fā)明，具有上位計數(shù)器，該上位計數(shù)器具有在計數(shù)時鐘的切換時保護第2ニ進制計數(shù)器所保持的上位計數(shù)值的數(shù)據(jù)保護功能，由此，能夠抑制誤計數(shù)的產(chǎn)生。


本申請附加參照的附圖構成發(fā)明公開的一部分。圖I是示出本發(fā)明的第I實施方式的攝像裝置的結(jié)構的框圖。圖2是示出本發(fā)明的第I實施方式的列AD轉(zhuǎn)換部的一部分結(jié)構的框圖。
圖3是示出本發(fā)明的第I實施方式的相減時的動作的時序圖。圖4是示出本發(fā)明的第I實施方式的相減時的動作的時序圖。圖5是示出本發(fā)明的第I實施方式的ニ進制計數(shù)器電路的結(jié)構的電路圖。圖6是示出本發(fā)明的第I實施方式的ニ進制計數(shù)器電路的動作的時序圖。圖7是示出本發(fā)明的第I實施方式的運算電路及其周邊結(jié)構的框圖。圖8是示出本發(fā)明的第I實施方式的下位計數(shù)信號生成時的動作的時序圖。圖9是示出本發(fā)明的第I實施方式的下位計數(shù)信號生成時的動作的時序圖。圖10是示出本發(fā)明的第2實施方式的列AD轉(zhuǎn)換部的一部分結(jié)構的框圖。圖11是示出本發(fā)明的第2實施方式的相減時的動作的時序圖。圖12是示出本發(fā)明的第2實施方式的相減時的動作的時序圖。圖13是示出本發(fā)明的第3實施方式的列AD轉(zhuǎn)換部的一部分結(jié)構的框圖。圖14是示出本發(fā)明的第3實施方式的相減時的動作的時序圖。圖15是示出本發(fā)明的第3實施方式的相減時的動作的時序圖。圖16是示出本發(fā)明的第4實施方式的相減時的動作的時序圖。圖17是示出本發(fā)明的第4實施方式的相減時的動作的時序圖。圖18是示出本發(fā)明的第5實施方式的列AD轉(zhuǎn)換部的一部分結(jié)構的框圖。圖19是示出本發(fā)明的第5實施方式的相減時的動作的時序圖。圖20是示出本發(fā)明的第5實施方式的相減時的動作的時序圖。圖21是示出現(xiàn)有的AD轉(zhuǎn)換電路的一部分結(jié)構的框圖。圖22是示出現(xiàn)有動作的時序圖。圖23是示出現(xiàn)有的攝像裝置的結(jié)構的框圖。
具體實施例方式下面，參照附圖對本發(fā)明的實施方式進行說明。根據(jù)本公開內(nèi)容，本領域技術人員可知，本發(fā)明的實施方式的以下說明僅對附加權利要求所規(guī)定的發(fā)明及其均等物進行具體說明，不以對其進行限定為目的。(第I實施方式)首先，對本發(fā)明的第I實施方式進行說明。圖I是示出本發(fā)明的第I實施方式的攝像裝置的結(jié)構的框圖。圖I示出本實施方式的(C)MOS攝像裝置的結(jié)構的一例。圖I所示的攝像裝置I具有攝像部2、垂直選擇部12、讀出電流源部5、模擬部6、時鐘生成部18、斜波部19 (參照信號生成部)、縱列處理部15、水平選擇部14、輸出部17、控制部20。攝像部2將生成并輸出與所入射的電磁波的大小對應的信號的多個單位像素3配置成矩陣狀。垂直選擇部12選擇攝像部2的各行。讀出電流源部5讀出來自攝像部2的信號作為電壓信號。模擬部6省略詳細說明，但是，具有根據(jù)需要而具有信號放大功能的AGC ( = Auto Gain Control :自動增益控制)電路等。時鐘生成部18生成各時鐘。斜波部19生成隨著時間經(jīng)過而增加或減少的參照信號(斜波)。縱列處理部15經(jīng)由參照信號線而與斜波部19連接。水平選擇部14將AD轉(zhuǎn)換后的數(shù)據(jù)讀出到水平信號線。輸出部17與水平信號線連接?？刂撇?0對各部進行控制。在圖I中，為了簡便，對由4行X6列的單位像素3構成的攝像部2的情況進行說明，但是，在現(xiàn)實中，在攝像部2的各行和各列配置有幾十 幾萬的単位像素3。另外，雖然省略了圖示，但是，構成攝像部2的單位像素3由光電ニ極管/光電柵/光電晶體管等光電轉(zhuǎn)換元件和晶體管電路構成。 下面，進行各部的更加詳細的說明。攝像部2以ニ維方式配置4行6列的単位像素3，并且，針對該4行6列的像素排列，按照每行對行控制線11進行布線。行控制線11的各一端與對應于垂直選擇部12的各行的各輸出端連接。垂直選擇部12由移位寄存器或解碼器等構成，在驅(qū)動攝像部2的各単位像素3時，經(jīng)由行控制線11進行攝像部2的行地址或行掃描的控制。并且，針對攝像部2的像素排列，按照每列對垂直信號線13進行布線。讀出電流源部5由用于讀出來自攝像部2的信號作為電壓信號的電流源構成?？v列處理部15具有例如按照攝像部2的像素列(即垂直信號線13)設置的列AD轉(zhuǎn)換部16，將從攝像部2的各単位像素3按照像素列經(jīng)由垂直信號線13讀出的模擬像素信號轉(zhuǎn)換成數(shù)字數(shù)據(jù)。另外，在本例中，采用相對于攝像部2的像素列以I對I的對應關系來配置列AD轉(zhuǎn)換部16的結(jié)構，但是，這只不過是一例，不限于該配置關系。例如，也可以采用如下結(jié)構針對多個像素列配置I個列AD轉(zhuǎn)換部16，在多個像素列之間以時間分割的方式使用該I個列AD轉(zhuǎn)換部16。縱列處理部15與后述的斜波部19和時鐘生成部18 —起，構成將從攝像部2的選擇像素行的単位像素3讀出的模擬像素信號轉(zhuǎn)換成數(shù)字像素數(shù)據(jù)的模擬-數(shù)字轉(zhuǎn)換單元。在后面詳細敘述該縱列處理部15、特別是列AD轉(zhuǎn)換部16。斜波部19例如由積分電路構成，根據(jù)控制部20的控制，生成電平隨著時間經(jīng)過而呈傾斜狀變化的所謂的斜波，經(jīng)由參照信號線供給到比較部110的一個輸入端子。另外，作為斜波部19，不限于使用積分電路，也可以使用DAC電路。但是，在采用使用DAC電路以數(shù)字方式生成斜波的結(jié)構的情況下，需要對斜波的階梯進行細化或者采用與其相同的結(jié)構。水平選擇部14由移位寄存器或解碼器等構成，進行縱列處理部15的列AD轉(zhuǎn)換部16的列地址或列掃描的控制。根據(jù)該水平選擇部14的控制，利用列AD轉(zhuǎn)換部16進行AD轉(zhuǎn)換后的數(shù)字數(shù)據(jù)被依次讀出到水平信號線。時鐘生成部18由作為連接有多個延遲単元(反轉(zhuǎn)元件)的延遲電路的VCO 100構成。例如，如果構成VCO 100的延遲單元連接8級，則VCO 100輸出8相時鐘CKO、CKUCK2、CK3、CK4、CK5、CK6、CK7。這些延遲單元輸出的信號構成后述的下位相位信號。另外，構成VCO 100的延遲電路也可以是將多個反轉(zhuǎn)元件連接成環(huán)狀的圓環(huán)延遲電路。該情況下，與對稱振蕩電路(例如圖21所示的圓環(huán)延遲電路201)同樣，圓環(huán)延遲電路本身由奇數(shù)個延遲單元構成，但是，優(yōu)選其輸出等效地使用偶數(shù)(特別是2的冪乘)個所謂非対稱振蕩電路。進而，也可以使用圓環(huán)延遲電路本身由偶數(shù)個(特別是2的冪乘個)延遲單元構成的RDL( = Ring Delay Line :環(huán)形延遲線)電路、以及圓環(huán)延遲電路本身由偶數(shù)個(特別是2的冪乘個)延遲單元構成進而構成延遲單元的全差動型反轉(zhuǎn)電路的最終級的輸出分別被反饋到初級輸入的相反側(cè)而構成的所謂全差動型振蕩電路。輸出部17輸出ニ進制的數(shù)字數(shù)據(jù)。并且，除了緩沖功能以外，輸出部17也可以內(nèi)置例如黑電平調(diào)整、列偏差校正、顔色處理等信號處理功能。進而，也可以將η比特并行數(shù)字數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)并輸出?？刂撇?0具有供給斜波部19、時鐘生成部18、垂直選擇部12、水平選擇部14、輸出部17等各部的動作所需要的時鐘或規(guī)定定時的脈沖信號的TG( = Timing Generator 定時發(fā)生器)的功能塊、以及用于與該TG進行通信的功能塊。接著，對列AD轉(zhuǎn)換部16的結(jié)構進行說明。列AD轉(zhuǎn)換部16對分別從攝像部2的各単位像素3經(jīng)由垂直信號線13讀出的模擬 像素信號與從斜波部19提供的AD轉(zhuǎn)換用的斜波進行比較，由此，生成具有與復位電平(基準電平)或信號電平的各大小對應的時間軸方向的大小(脈沖寬度)的脈沖信號。然后，將與該脈沖信號的脈沖寬度的期間對應的數(shù)據(jù)作為與像素信號的大小對應的數(shù)字數(shù)據(jù)，由此進行AD轉(zhuǎn)換。下面，對列AD轉(zhuǎn)換部16的詳細結(jié)構進行說明。列AD轉(zhuǎn)換部16按照每列設置，在圖I中設有6個列AD轉(zhuǎn)換部16。各列的列AD轉(zhuǎn)換部16為相同結(jié)構。列AD轉(zhuǎn)換部16由比較部110、鎖存部108、運算電路106、下位計數(shù)器103、切換部109、上位計數(shù)器101構成。這里，假設下位計數(shù)器103和上位計數(shù)器101為兼具保持各計數(shù)器的邏輯狀態(tài)的鎖存功能的ニ進制計數(shù)器電路。比較部110對與從攝像部2的単位像素3經(jīng)由垂直信號線13輸出的模擬像素信號對應的信號電壓和從斜波部19供給的斜波進行比較，由此，將像素信號的大小轉(zhuǎn)換成時間軸方向的信息(脈沖信號的脈沖寬度)。例如在斜波電壓大于信號電壓時，比較部110的比較輸出為High電平(H電平)，在斜波電壓為信號電壓以下時，比較部110的比較輸出為Low電平(L電平)。鎖存部108接受比較部110的比較輸出，在該比較輸出反轉(zhuǎn)的定時，對由時鐘生成部18生成的邏輯狀態(tài)(下位相位信號)進行鎖存(保持/存儲)。運算電路106根據(jù)在鎖存部108中鎖存的下位相位信號，生成作為下位計數(shù)器103的計數(shù)時鐘的下位計數(shù)信號。下位計數(shù)器103將下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)。由此，得到構成數(shù)字數(shù)據(jù)的下位比特的下位計數(shù)值。上位計數(shù)器101將從時鐘生成部18輸出并通過鎖存部108輸入的時鐘信號(上位計數(shù)信號)作為計數(shù)時鐘(第I計數(shù)時鐘)進行計數(shù)。并且，上位計數(shù)器101將下位計數(shù)器103的輸出信號作為計數(shù)時鐘(第2計數(shù)時鐘)進行基于下位計數(shù)值的進位或退位的計數(shù)。由此，得到構成數(shù)字數(shù)據(jù)的上位比特的上位計數(shù)值。本實施方式的上位計數(shù)器101具有在計數(shù)時鐘的切換時保護上位計數(shù)值的數(shù)據(jù)保護功能。這里，在鎖存部108中鎖存的下位相位信號例如是8比特的數(shù)據(jù)。該情況下，下位計數(shù)器103是3比特的計數(shù)器電路。并且，上位計數(shù)器101例如是9比特的計數(shù)器電路。另夕卜，這些是一例，不需要限定于此。接著，對本例的動作進行說明。這里，省略單位像素3的具體動作的說明，但是，眾所周知，在単位像素3中輸出復位電平和信號電平。如下進行AD轉(zhuǎn)換。例如對以規(guī)定斜率下降的斜波和來自單位像素3的像素信號即復位電平或信號電平的各電壓進行比較，通過經(jīng)由鎖存部108輸出的來自VCO 100的時鐘(例如CK7)，對從生成在該比較處理中使用的斜波的時刻到復位電平或信號電平的各電壓與斜波(斜波電壓)一致的期間進行計數(shù)，并且，通過利用具有一定相位差的多相時鐘(CKO CK7)的邏輯狀態(tài)進行計測，得到與復位電平或信號電平的各大小對應的數(shù)字數(shù)據(jù)。來自VCO的時鐘的信號數(shù)(在本例中為8)優(yōu)選為2的冪乘。這里，作為模擬像素信號，在第I次讀出動作中從攝像部2的選擇行的各単位像素3讀出包含像素信號噪音的復位電平，然后，在第2次讀出動作中讀出信號電平。然后，復位電平和信號電平通過垂直信號線13以時間序列輸入到列AD轉(zhuǎn)換部16。另外，也可以在第I次讀出動作中讀出信號電平，在此后的第2次讀出動作中讀出復位電平。下面，對第I次和第2次的各讀出動作和此后的相減(CDS處理)進行詳細說明。為了易于說明，設上位計數(shù)器101和下位計數(shù)器103的計數(shù)模式為遞減計數(shù) 模式，設上位計數(shù)器101和下位計數(shù)器103在計數(shù)時鐘的下降沿的定時進行計數(shù)?！吹贗次讀出〉在從任意像素行的單位像素3向垂直信號線13的第I次讀出穩(wěn)定后，控制部20對斜波部19供給斜波生成的控制數(shù)據(jù)。接受該數(shù)據(jù)，斜波部19輸出波形全體在時間上呈斜坡狀變化的斜波，作為提供給比較部110的一個輸入端子的比較電壓。比較部110對該斜波與復位電平進行比較。其間，上位計數(shù)器101將從VCO 100輸出的時鐘作為計數(shù)時鐘進行計數(shù)。另外，優(yōu)選VCO 100的時鐘信號的輸出開始定時與斜波的輸出開始定時大致同吋，但是不限于此。比較部110對從斜波部19提供的斜波與復位電平進行比較，在雙方的電壓大致一致時(第I定時)，使比較輸出反轉(zhuǎn)。在該第I定時，鎖存部108保持VCO 100的邏輯狀態(tài)作為第I下位相位信號。并且，在該第I定時，上位計數(shù)器101停止計數(shù)動作，由此，保持邏輯狀態(tài)作為第I上位計數(shù)值。當經(jīng)過規(guī)定期間后，控制部20停止針對斜波部19的控制數(shù)據(jù)的供給以及來自時鐘生成部18的輸出。由此，斜波部19停止生成斜波。接著，進行輸入到上位計數(shù)器101的計數(shù)時鐘的切換。切換后的計數(shù)時鐘是作為下位計數(shù)器103的MSB的第3比特的輸出信號。另外，為了抑制誤計數(shù)的產(chǎn)生，設上位計數(shù)器101的動作模式為數(shù)據(jù)保護模式來進行計數(shù)時鐘的切換。然后，運算電路106生成與在鎖存部108中保持的第I下位相位信號對應的時鐘信號即第I下位計數(shù)信號，并輸出到下位計數(shù)器103。下位計數(shù)器103將第I下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)。由此，得到第I下位計數(shù)值。在下位計數(shù)器103進行計數(shù)的期間內(nèi)，上位計數(shù)器101根據(jù)下位計數(shù)器103中的退位進行計數(shù)。接著，構成下位計數(shù)器103所保持的第I下位計數(shù)值和上位計數(shù)器101所保持的第I上位計數(shù)值的各比特的值被反轉(zhuǎn)。然后，進行輸入到上位計數(shù)器101的計數(shù)時鐘的切換。切換后的計數(shù)時鐘是從VCO 100輸出的時鐘。另外，為了抑制誤計數(shù)的產(chǎn)生，設上位計數(shù)器101的動作模式為數(shù)據(jù)保護模式來進行計數(shù)時鐘的切換。〈第2次讀出〉接著，在第2次讀出時，讀出與每個單位像素3的入射光量對應的信號電平，進行與第I次讀出相同的動作。在從任意像素行的単位像素3向垂直信號線13的第2次讀出穩(wěn)定后，控制部20向斜波部19供給斜波生成的控制數(shù)據(jù)。接受該數(shù)據(jù)，斜波部19輸出波形全體在時間上呈斜坡狀變化的斜波，作為提供給比較部110的一個輸入端子的比較電壓。比較部110對該斜波與信號電平進行比較。其間，上位計數(shù)器101將從VCO 100輸出的時鐘作為計數(shù)時鐘進行計數(shù)。另外，優(yōu)選VCO 100的時鐘信號的輸出開始定時與斜波的輸出開始定時大致同吋，但是不限于此。比較部110對從斜波部19提供的斜波與信號電平進行比較，在雙方的電壓大致一致時(第2定時)，使比較輸出反轉(zhuǎn)。在該第2定時，鎖存部108保持VCO 100的邏輯狀態(tài)作為第2下位相位信號。并且，在該第2定時，上位計數(shù)器101停止計數(shù)動作，由此，保持邏輯狀態(tài)作為第2上位計數(shù)值。由此，得到與復位電平和信號電平的差分對應的上位計數(shù)值。當經(jīng)過規(guī)定期間后，控制部20停止針對斜波部19的控制數(shù)據(jù)的供給以及來自時鐘生成部18的輸出。由此，斜波部19停止生成斜波。
接著，進行輸入到上位計數(shù)器101的計數(shù)時鐘的切換。切換后的計數(shù)時鐘是下位計數(shù)器103的第3比特的輸出信號。另外，為了抑制誤計數(shù)的產(chǎn)生，設上位計數(shù)器101的動作模式為數(shù)據(jù)保護模式來進行計數(shù)時鐘的切換。然后，運算電路106生成與在鎖存部108中保持的第2下位相位信號對應的時鐘信號即第2下位計數(shù)信號，并輸出到下位計數(shù)器103。下位計數(shù)器103將第2下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)。由此，得到與復位電平和信號電平的差分對應的下位計數(shù)值即第2下位計數(shù)值。在下位計數(shù)器103進行計數(shù)的期間內(nèi)，上位計數(shù)器101根據(jù)下位計數(shù)器103中的退位進行計數(shù)。如上所述，得到與復位電平和信號電平的差分對應的第2下位計數(shù)值和第2上位計數(shù)值。最后，構成下位計數(shù)器103所保持的第2下位計數(shù)值和上位計數(shù)器101所保持的第2上位計數(shù)值的各比特的值被反轉(zhuǎn)，通過水平選擇部14，經(jīng)由水平信號線將由第2下位計數(shù)值和第2上位計數(shù)值構成的數(shù)字數(shù)據(jù)轉(zhuǎn)送到輸出部17。接著，對列AD轉(zhuǎn)換部16的各結(jié)構進行詳細說明。圖2是示出本發(fā)明的第I實施方式的列AD轉(zhuǎn)換部的一部分結(jié)構的框圖。為了進一步對圖I的列AD轉(zhuǎn)換部16進行說明，圖2示出除了比較部110以外而摘錄一部分的詳細結(jié)構的一例。下面，對圖2所示的結(jié)構進行說明。圖2所示的各結(jié)構對應于圖I所示的列AD轉(zhuǎn)換部16內(nèi)的各結(jié)構，設有鎖存部108、運算電路106、下位計數(shù)器103、切換部109、上位計數(shù)器101。運算電路106和下位計數(shù)器103構成下位計數(shù)部。上位計數(shù)器101構成上位計數(shù)部。由圖I的斜波部19、VC0 100、比較部110和圖2所示的各結(jié)構構成的部分是本發(fā)明的AD轉(zhuǎn)換電路的一例。鎖存部108具有鎖存電路D_0 D_7，該鎖存電路D_0 D_7通過與來自比較部110的比較輸出相當?shù)目刂菩盘朒old，對包含延遲單元的VCO 100的輸出即時鐘信號CKO CK7的規(guī)定定時的邏輯狀態(tài)(下位相位信號)進行鎖存。通過控制信號LRST對各鎖存電路D_0 D_7的邏輯狀態(tài)進行復位。鎖存部108鎖存的下位相位信號被輸出到運算電路106。并且，輸入到鎖存部108的鎖存電路0_7的時鐘信號CK7作為上位計數(shù)器101進行計數(shù)用的計數(shù)時鐘，被輸出到切換部109。運算電路106通過控制信號CTL，根據(jù)從鎖存部108輸出的下位相位信號生成下位計數(shù)信號。下位計數(shù)器103和上位計數(shù)器101由在遞減計數(shù)模式下進行計數(shù)的ニ進制計數(shù)器電路構成。切換部109通過控制信號SEL，對輸入到上位計數(shù)器101的計數(shù)時鐘進行切換。對下位計數(shù)器103/上位計數(shù)器101輸入控制信號CLRST/CHRST、控制信號CLMODE/CHMODE和控制信號REV。控制信號CLRST/CHRST是對下位計數(shù)器103/上位計數(shù)器101的下位計數(shù)值/上位計數(shù)值進行復位的信號?？刂菩盘朇LMODE/CHMODE是在計數(shù)模式與數(shù)據(jù)保護模式之間對下位計數(shù)器103/上位計數(shù)器101的動作進行切換的信號?？刂菩盘朢EV是對下位計數(shù)器103/上位計數(shù)器101的下位計數(shù)值/上位計數(shù)值進行反轉(zhuǎn)的信號。在本例中，也可以在構成上位計數(shù)器101的計數(shù)器電路中設置用于判斷正/負的標志用計數(shù)器電路。參照圖5在后面詳細敘述下位計數(shù)器103和上位計數(shù)器101。另外，在根據(jù)下位相位信號生成下位計數(shù)信號的情況下，優(yōu)選使用例如圖7所示的結(jié)構，通過基于溫度計碼(thermo code)的脈沖與基準時鐘的邏輯運算來生成下位計數(shù)信號，但是不需要限定為該結(jié)構。另外，在后面詳細說明圖7 的詳細內(nèi)容。接著，使用具體例對圖2所示的結(jié)構的動作進行說明。在本說明中，對使用3比特的遞減計數(shù)器電路作為下位計數(shù)器103、使用9比特的遞減計數(shù)器電路作為上位計數(shù)器101的情況進行說明?；谘舆t電路的輸出即8個時鐘信號的下位相位信號的狀態(tài)數(shù)量全部為8個狀態(tài)(狀態(tài)0 7)。在遞減計數(shù)模式下進行計數(shù)的情況下，例如如果為狀態(tài)0，則計數(shù)值為3’ b000，例如如果為狀態(tài)7，則計數(shù)值為3’ b001。對上述計數(shù)值的表記進行說明?！?’ b”表示計數(shù)值為3比特的二進制數(shù)?！?00”表示下位計數(shù)器103的輸出。上位計數(shù)器101的計數(shù)值也使用同樣的表記。下面，說明進行第I像素信號和接著的第2像素信號的相減(⑶S處理)的例子。在本例中，進行使用2的補數(shù)的二進制數(shù)的相減。圖3和圖4是示出本發(fā)明的第I實施方式的相減時的動作的時序圖。圖3和圖4示出各信號的波形。圖3示出第I次讀出時的各信號的波形，圖4示出第2次讀出時的各信號的波形。另外，在圖3和圖4中，OUT
、OUT[I], OUT[2]表示下位計數(shù)器103的輸出，OUT[2:0]表示構成12比特的數(shù)字數(shù)據(jù)的下位比特(第0比特 第2比特)，OUT [11:3]表示構成數(shù)字數(shù)據(jù)的上位比特(第3比特 第11比特)。這里，設與第I像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)2，基于第I像素信號的上位計數(shù)值為3，設與第2像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，基于第2像素信號的上位計數(shù)值為7。S卩，第I像素信號對應于26 ( = 2+8X3)，第2像素信號對應于63 ( = 7+8X7)，從第2像素信號減去第I像素信號(⑶S處理)后的值為37?！兜贗次讀出》最初，控制信號CLMODE/CHMODE為L狀態(tài)，下位計數(shù)器103和上位計數(shù)器101的動作模式被設定為計數(shù)模式。接著，通過控制信號CLRST/CHRST對下位計數(shù)器103和上位計數(shù)器101的計數(shù)值進行復位。同時，通過控制信號LRST對鎖存電路D_0 D_7的邏輯狀態(tài)進行復位。由于控制信號SEL被設定為L狀態(tài)，所以上位計數(shù)器101的計數(shù)時鐘被設定為鎖存部108的鎖存電路D_7的輸出。因此，在比較處理的結(jié)束時刻之前，經(jīng)由鎖存電路0_7和切換部109對上位計數(shù)器101輸入時鐘信號CK7，上位計數(shù)器101將時鐘信號CK7作為計數(shù)時鐘進行計數(shù)。在比較處理的開始時刻，下位計數(shù)器103所保持的值為3’ b000，上位計數(shù)器101所保持的值為9’b0000_0000_0。利用12比特表現(xiàn)這些值時，為12’b0000_0000_0000。在滿足規(guī)定條件的第I定時(在所述動作中為從斜波部19提供的斜波和復位電平的比較的第I定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VCO 100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第I下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器103所保持的值為3’b000，上位計數(shù)器101所保持的值為9’bllll_1110_l (相當于-3)。利用12比特表現(xiàn)這些值時，為12’ bllll_1110_1000。接著，控制信號CLMODE/CHMODE成為H狀態(tài)。由此，下位計數(shù)器103和上位計數(shù)器101的動作模式成為數(shù)據(jù)保護模式。然后，控制信號SEL被設定為H狀態(tài)。該時刻的上位計數(shù)器101的計數(shù)時鐘是下位計數(shù)器103的第3比特的輸出信號。另外，在本例中，下位計數(shù)器103的第3比特的反轉(zhuǎn)輸出被輸入到上位計數(shù)器101。在該時刻，下位計數(shù)器103所保持的值為3’ bOOO，上位計數(shù)器101所保持的值為9’ bllll_1110_l(相當于-3)。利用12比特表現(xiàn)這些值時，為12，bllll_1110_1000。接著，控制信號CLMODE/CHMODE成為L狀態(tài)。由此，下位計數(shù)器103和上位計數(shù)器101的動作模式成為計數(shù)模式。然后，進行第I下位相位信號的二進制處理(參照圖7 圖9在后面敘述下位計數(shù)信號的生成)。通過第I下位相位信號的二進制處理，從運算電路106向下位計數(shù)器103輸出計數(shù)時鐘，下位計數(shù)器103進行計數(shù)。在下位計數(shù)器103的第3比特的輸出從“0”變化為“I”的定時，下位計數(shù)器103的第3比特的反轉(zhuǎn)輸出從“I”變化為“0”，下位計數(shù)器103的計數(shù)值產(chǎn)生退位。由于該退位，上位計數(shù)器101的計數(shù)值減去I。在第I下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器103所保持的值為3 ’ b 110 (相當于-2)，上位計數(shù)器101所保持的值為9 ’ b 1111_1110_0 (相當于-4)。利用12比特表現(xiàn)時，為12’ bllll_1110_0110o接著，下位計數(shù)器103和上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器103所保持的值為3’ b001 (相當于I)，上位計數(shù)器101所保持的值為9’ b0000_0001_l (相當于3)。利用12比特表現(xiàn)這些值時，為12，b0000_0001_1001。在二進制數(shù)的相減中，在對值進行反轉(zhuǎn)后，需要加上1，但是，如后所述，由于在第2次讀出時也對值進行反轉(zhuǎn)，所以各反轉(zhuǎn)后加上I而導致的值的變化被抵消。因此，在本例中，在對值進行反轉(zhuǎn)后不加I。另夕卜，參照圖5和圖6，在后面詳細敘述反轉(zhuǎn)時的下位計數(shù)器103和上位計數(shù)器101的動作。接著，控制信號CLMODE/CHMODE成為H狀態(tài)。由此，下位計數(shù)器103和上位計數(shù)器101的動作模式成為數(shù)據(jù)保護模式。然后，控制信號SEL被設定為L狀態(tài)，上位計數(shù)器101的計數(shù)時鐘被設定為鎖存部108的鎖存電路D 7的輸出。在該時刻，下位計數(shù)器103所保持的值為3’ b001 (相當于I)，上位計數(shù)器101所保持的值為9，b0000_0001_l (相當于3)。利用12比特表現(xiàn)這些值時，為12’ b0000_0001_1001?！兜?次讀出》接著，通過控制信號LRST對鎖存電路D_0 D_7進行復位。這里，不進行基于控制信號CLRST/CHRST的下位計數(shù)器103和上位計數(shù)器101的計數(shù)值的復位。然后，控制信號CLMODE/CHMODE成為L狀態(tài)。由此，下位計數(shù)器103和上位計數(shù)器101的動作模式成為計數(shù)模式。在該時刻，下位計數(shù)器103所保持的值為3’b001 (相當于I)，上位計數(shù)器101所保持的值為9’b0000_0001_l(相當于3)。利用12比特表現(xiàn)這些值時，為12’b0000_0001_1001。在滿足規(guī)定條件的第2定時(在所述動作中為從斜波部19提供的斜波和信號電平的比較的第2定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VCO 100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第2下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器103所保持的值為3’ b001 (相當于I)，上位計數(shù)器101所保持的值為9，bllll_1110_0(相當于-4)。利用12比特表現(xiàn)這些值時，為12，bllll_1110_0001。
接著，控制信號CLMODE/CHMODE成為H狀態(tài)。由此，下位計數(shù)器103和上位計數(shù)器101的動作模式成為數(shù)據(jù)保護模式。然后，控制信號SEL被設定為H狀態(tài)。該時刻的上位計數(shù)器101的計數(shù)時鐘是下位計數(shù)器103的第3比特的輸出信號。另外，在本例中，下位計數(shù)器103的第3比特的反轉(zhuǎn)輸出被輸入到上位計數(shù)器101。在該時刻，下位計數(shù)器103所保持的值為3’ b001(相當于I)，上位計數(shù) 器101所保持的值為9’ bllll_1110_0(相當于-4)。利用12比特表現(xiàn)這些值時，為12，bllll_1110_0001。接著，控制信號CLMODE/CHMODE成為L狀態(tài)。由此，下位計數(shù)器103和上位計數(shù)器101的動作模式成為計數(shù)模式。然后，進行第2下位相位信號的二進制處理(參照圖7 圖9在后面敘述下位計數(shù)信號的生成)。通過第2下位相位信號的二進制處理，從運算電路106向下位計數(shù)器103輸出計數(shù)時鐘，下位計數(shù)器103進行計數(shù)。在下位計數(shù)器103的第3比特的輸出從“0”變化為“I”的定時，下位計數(shù)器103的第3比特的反轉(zhuǎn)輸出從“I”變化為“0”，下位計數(shù)器103的計數(shù)值產(chǎn)生退位。由于該退位，上位計數(shù)器101的計數(shù)值減去I。在第2下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器103所保持的值為3’b010 (相當于-6)，上位計數(shù)器101所保持的值為9’bllll_1101_l (相當于-5)。利用12比特表現(xiàn)時，為12，bllll_1101_1010。如上所述，由于下位計數(shù)器103和上位計數(shù)器101的計數(shù)值為負數(shù)，所以最后，下位計數(shù)器103和上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)(圖4中省略)。在該時刻，下位計數(shù)器103所保持的值為3’ blOl (相當于5)，上位計數(shù)器101所保持的值為9’ b0000_0010_0 (相當于4)。利用12比特表現(xiàn)這些值時，為12’b0000_0010_0101(相當于37)。在二進制數(shù)的相減中，在對值進行反轉(zhuǎn)后，需要加上1，但是，如上所述，由于在第I次讀出時也對值進行反轉(zhuǎn)，所以各反轉(zhuǎn)后加上I而導致的值的變化被抵消。因此，在本例中，在對值進行反轉(zhuǎn)后不加I。通過水平選擇部14，經(jīng)由水平信號線將由第2下位計數(shù)值和第2上位計數(shù)值構成的數(shù)字數(shù)據(jù)轉(zhuǎn)送到輸出部17。另外，也可以在將數(shù)字數(shù)據(jù)轉(zhuǎn)送到輸出部17后，進行第2次讀出時的數(shù)字數(shù)據(jù)的反轉(zhuǎn)。通過上述動作，得到與第I像素信號和第2像素信號的差分對應的二進制數(shù)據(jù)。接著，對在下位計數(shù)器103和上位計數(shù)器101中使用的二進制計數(shù)器電路進行詳細說明。圖5是示出本發(fā)明的第I實施方式的二進制計數(shù)器電路的結(jié)構的電路圖。圖5示出構成下位計數(shù)器103和上位計數(shù)器101的I比特的計數(shù)器電路Bit [m] (m :0 n_l)的結(jié)構的一例。圖5所示的計數(shù)器電路Bit [m]由觸發(fā)器DFF、AND電路ANDUOR電路0R1、切換開關SW構成。觸發(fā)器電路DFF由D觸發(fā)器構成。AND電路ANDl通過進行前級的計數(shù)器電路Bit [m-1]的輸出信號CK[m-l]與控制信號CNTEN的AND運算，輸出用于使計數(shù)時鐘有效/無效的脈沖。OR電路ORl通過進行AND電路ANDl的輸出信號與控制信號REV的OR運算，生成用于對比特進行反轉(zhuǎn)的脈沖。為了保護比特值，切換開關SW根據(jù)控制信號CKS (對應于圖2 圖4的控制信號CLMODE/CHMODE)，對連接輸入端子D與輸出端子Q的狀態(tài)、以及連接輸入端子D與反轉(zhuǎn)輸出端子QB的狀態(tài)進行切換。當連接n個計數(shù)器電路Bit[m]時，構成n比特的計數(shù)器電路。另外，優(yōu)選構成計數(shù)器電路的各比特為大致相同的結(jié)構，但是不限于此。
接著，對計數(shù)器電路的動作、特別是比特反轉(zhuǎn)動作進行說明。圖6是示出本發(fā)明的第I實施方式的二進制計數(shù)器電路的動作的時序圖。圖6示出計數(shù)器電路Bit [m]的動作的各信號的波形。特別地，圖6示出以比特反轉(zhuǎn)動作為中心的動作的各信號的波形。另外，計數(shù)動作時的控制信號CKS為L狀態(tài)，控制信號CNTEN為H狀態(tài)，控制信號REV為L狀態(tài)。在計數(shù)動作后，控制信號CKS成為H狀態(tài)。由此，計數(shù)器電路Bit [m]的輸出端子Q與輸入端子D連接，所以計數(shù)器電路Bit[m]的輸出不變化而保持恒定狀態(tài)，保護各比特值。接著，控制信號CNTEN成為L狀態(tài)。由此，計數(shù)時鐘的輸入成為無效。接著，控制信號CKS成為L狀態(tài)，計數(shù)器電路Bit [m]的反轉(zhuǎn)輸出端子QB與輸入端子D連接。由此，輸入到輸入端子D的信號的 狀態(tài)反轉(zhuǎn)。然后，控制信號REV從L狀態(tài)變化為H狀態(tài)，進而變化為L狀態(tài)。在控制信號REV從H狀態(tài)變化為L狀態(tài)的時刻，觸發(fā)器電路DFF保持輸入到輸入端子D的信號，并從輸出端子Q輸出。如上所述，在控制信號CKS成為L狀態(tài)的時刻，由于輸入到輸入端子D的信號的狀態(tài)反轉(zhuǎn)，所以控制信號REV從H狀態(tài)變化為L狀態(tài)，由此，計數(shù)器電路Bit [m]的輸出、即各比特值被反轉(zhuǎn)。然后，控制信號CKS成為H狀態(tài)。由此，計數(shù)器電路的輸出端子Q與輸入端子D連接，所以計數(shù)器電路的輸出不變化而保持恒定狀態(tài)，保護各比特值。接著，控制信號CNTEN成為H狀態(tài)。由此，計數(shù)時鐘的輸入成為有效。最后，控制信號CKS成為L狀態(tài)，計數(shù)器電路Bit [m]的反轉(zhuǎn)輸出端子QB與輸入端子D連接。通過上述動作，能夠?qū)Ω鞅忍刂颠M行反轉(zhuǎn)后的值作為初始值，再次進行計數(shù)動作。另外，對輸入到上位計數(shù)器101的計數(shù)時鐘進行切換時的數(shù)據(jù)保護模式的動作與圖6中記載為“數(shù)據(jù)保護模式”的期間的動作相同。接著，對運算電路106進行詳細說明。圖7是示出本發(fā)明的第I實施方式的運算電路及其周邊結(jié)構的框圖。為了對運算電路106中的下位計數(shù)信號的生成進行說明，圖7示出包含運算電路106的周邊結(jié)構的詳細結(jié)構的一例。圖7所示的結(jié)構中的鎖存部108和下位計數(shù)器103如上所述。下面，對運算電路106的結(jié)構進行說明。如圖7所示，運算電路106由鎖存電路D_TMP、AND電路AND2、RS鎖存RSUAND電路AND3構成。鎖存電路D_TMP根據(jù)脈沖信號TMPLAT，按照規(guī)定順序臨時保持鎖存電路D_0 D_7的輸出。并且，通過控制信號LATSET對鎖存電路D_TMP進行復位。AND電路AND2進行鎖存電路D_0 D_7中的任意I個輸出與鎖存電路D_TMP的反轉(zhuǎn)輸出QB的AND運算。對RS鎖存RSl輸入AND電路AND2的輸出和控制信號RSLRST。通過控制信號RSLRST對RS鎖存RSl進行復位后，在AND電路AND2的輸出從L狀態(tài)變化為H狀態(tài)時，輸出Q從L狀態(tài)變化為H狀態(tài)，然后，在通過控制信號RSLRST進行復位之前，與AND電路AND2的輸出無關地，將輸出Q保持為H狀態(tài)。AND電路AND3進行RS鎖存RSl的輸出與計數(shù)信號LATCNT (基準時鐘)的AND運算。接著，對運算電路106的動作進行說明。圖8和圖9是示出本發(fā)明的第I實施方式的下位計數(shù)信號生成時的動作的時序圖。圖8和圖9示出下位計數(shù)信號生成時的動作。圖8示出從延遲電路輸出的時鐘信號CKO CK7的波形。在圖8中，脈沖信號STARTP是輸入到延遲電路的脈沖信號。時鐘信號CKO CK7的狀態(tài)成為圖8所示的狀態(tài)0 狀態(tài)7中的任意一方。鎖存部108的鎖存電路D_0 D_7通過控制信號Hold對時鐘信號CKO CK7的狀態(tài)(下位相位信號)進行鎖存。圖9示出生成下位計數(shù)信號的動作的各信號的波形。下面，對根據(jù)第I下位相位信號生成第I下位計數(shù)信號、根據(jù)第2下位相位信號生成第2下位計數(shù)信號的具體例進行說明。這里，設與第I下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，設與第2下位相位信號相當?shù)臓顟B(tài)為狀態(tài)3。在本例的情況下，根據(jù)第I下位相位信號，生成7個脈沖的第I下位計數(shù)信號，根據(jù)第2下位相位信號，生成3個脈沖的第2下位計數(shù)信號。作為下位計數(shù)器103的計數(shù)時鐘輸入所生成的各脈沖。首先，對動作的概略進行說明。通過控制信號SWO SW7和脈沖信號TMPLAT生成與下位相位信號對應的脈沖，根據(jù)該脈沖檢測溫度計碼(在本例的情況下為從H狀態(tài)變化為L狀態(tài)的邊緣位置)。在鎖存電路D_*(*為0 7中的任意一方)的輸出Q與鎖存電路D.TMP的反轉(zhuǎn)輸出QB的AND運算的結(jié)果成為H狀態(tài)的 情況下，該H狀態(tài)被輸入到RS鎖存RS1，從而檢測溫度計碼。并且，作為RS鎖存RSl的輸出與計數(shù)信號LATCNT的AND運算的結(jié)果，生成下位計數(shù)信號的脈沖，成為下位計數(shù)器103的計數(shù)時鐘。下面，對詳細動作進行說明。另外，由于下位計數(shù)器103的詳細動作已經(jīng)說明，所以下面省略下位計數(shù)器103的動作說明。在滿足規(guī)定條件的第I時刻(相當于在所述動作中從斜波部19提供的斜波和復位電平的比較的第I定時)，控制信號Hold變化，由此，從延遲電路輸出的時鐘信號CKl CK7的狀態(tài)被保持在鎖存部108中。在該時刻，在鎖存電路D_0 D_7中保持的狀態(tài)與第I下位相位信號對應。由于控制信號CLMODE為L狀態(tài)，所以下位計數(shù)器103的動作模式被設定為計數(shù)模式。進而，通過控制信號LATSET對鎖存電路D_TMP進行復位，通過控制信號CLRST對下位計數(shù)器103的計數(shù)值進行復位，通過控制信號RSLRST對RS鎖存RSl進行復位。該時刻的RS鎖存RSl的輸出Q為L狀態(tài)。接著，控制信號SW* (* 0 7)按照規(guī)定順序有效(ON)。當控制信號SW7有效時，從鎖存電路D_7輸出L狀態(tài)的信號。通過脈沖信號TMPLAT，鎖存電路D_TMP的反轉(zhuǎn)輸出QB成為通過控制信號LATSET進行復位時的L狀態(tài)。通過鎖存電路D_TMP的L狀態(tài)的輸出和鎖存電路D_7的L狀態(tài)的輸出，AND電路AND2的輸出成為L狀態(tài)。由于RS鎖存RSl的輸入S成為L狀態(tài)，所以RS鎖存RSl的輸出Q依然為L狀態(tài)。接著，當控制信號SW6有效時，從鎖存電路D 6輸出H狀態(tài)的信號。通過脈沖信號TMPLAT，鎖存電路0_11^的反轉(zhuǎn)輸出QB成為基于鎖存電路D_7的輸出(L)的H狀態(tài)。通過鎖存電路D_TMP的H狀態(tài)的輸出和鎖存電路D_6的H狀態(tài)的輸出，AND電路AND2的輸出成為H狀態(tài)。由于RS鎖存RSl的輸入S成為H狀態(tài)，所以RS鎖存RSl的輸出Q成為H狀態(tài)。通過RS鎖存RSl的輸出Q和計數(shù)信號LATCNT，從AND電路AND2輸出I個脈沖的計數(shù)時鐘。接著，當控制信號SW5有效時，從鎖存電路D_5輸出H狀態(tài)的信號。通過脈沖信號TMPLAT,鎖存電路D_TMP的反轉(zhuǎn)輸出QB成為基于鎖存電路D_6的輸出⑶的L狀態(tài)。通過鎖存電路D_TMP的L狀態(tài)的輸出和鎖存電路D_6的H狀態(tài)的輸出，AND電路AND2的輸出成為L狀態(tài)。RS鎖存RSl的輸入S成為L狀態(tài)，但是，由于輸入到RS鎖存RSl的控制信號RSLRST為L狀態(tài)，所以RS鎖存RSl的輸出Q依然為H狀態(tài)。通過RS鎖存RSl的輸出Q和計數(shù)信號LATCNT，從AND電路AND2輸出I個脈沖的計數(shù)時鐘。此后，控制信號SW4 SWO依次有效，但是，由于RS鎖存RSl的輸入S保持L狀態(tài)，所以RS鎖存RSl的輸出Q保持H狀態(tài)。因此，在控制信號SW4 SWO依次有效時，通過RS鎖存RSl的輸出Q和計數(shù)信號LATCNT，從AND電路AND2輸出計數(shù)時鐘的脈沖。因此，作為下位計數(shù)器103的計數(shù)時鐘的第I下位計數(shù)信號合計生成7個脈沖。以上，第I下位計數(shù)信號的生成結(jié)束。接著，在滿足規(guī)定條件的第2時刻(相當于在所述動作中從斜波部19提供的斜波和信號電平的比較的第2定時)，控制信號Hold變化，由此，從延遲電路輸出的時鐘信號CKl CK7的狀態(tài)被保持在鎖存部108中。在該時刻，在鎖存電路D_0 D_7中保持的狀態(tài)與第2下位相位信號對應。接著，控制信號CLMODE成為H狀態(tài)，在下位計數(shù)器103的各比特的值被反轉(zhuǎn)后，控制信號CLMODE成為L狀態(tài)，下位計數(shù)器103的動作模式被設定為計數(shù)模式。進而，通過控制信號LATSET對鎖存電路D_TMP進行復位，通過控 制信號RSLRST對RS鎖存RSl進行復位。這里，不進行下位計數(shù)器103的復位。該時刻的RS鎖存RSl的輸出Q為L狀態(tài)。接著，控制信號SW* (* 0 7)按照規(guī)定順序有效。當控制信號SW7有效時，從鎖存電路D_7輸出H狀態(tài)的信號。通過脈沖信號TMPLAT，鎖存電路D_TMP的反轉(zhuǎn)輸出QB成為通過控制信號LATSET進行復位時的L狀態(tài)。通過鎖存電路D_TMP的L狀態(tài)的輸出和鎖存電路D_7的H狀態(tài)的輸出，AND電路AND2的輸出成為L狀態(tài)。由于RS鎖存RSl的輸入S成為L狀態(tài)，所以RS鎖存RSl的輸出Q依然為L狀態(tài)。接著，當控制信號SW6有效時，從鎖存電路D_6輸出L狀態(tài)的信號。通過脈沖信號TMPLAT，鎖存電路0_11^的反轉(zhuǎn)輸出QB成為基于鎖存電路D_7的輸出⑶的L狀態(tài)。通過鎖存電路D_TMP的L狀態(tài)的輸出和鎖存電路D_6的L狀態(tài)的輸出，AND電路AND2的輸出成為L狀態(tài)。由于RS鎖存RSl的輸入S依然為L狀態(tài)，所以RS鎖存RSl的輸出Q依然為L狀態(tài)。通過RS鎖存RSl的輸出Q和計數(shù)信號LATCNT，不從AND電路AND2輸出計數(shù)時鐘的脈沖。此后，控制信號SW5 SW3依次有效，但是，由于RS鎖存RSl的輸入S保持L狀態(tài)，所以RS鎖存RSl的輸出Q保持L狀態(tài)。因此，在控制信號SW5 SW3依次有效時，通過RS鎖存RSl的輸出Q和計數(shù)信號LATCNT，不從AND電路AND2輸出計數(shù)時鐘的脈沖。接著，當控制信號SW2有效時，從鎖存電路D_2輸出H狀態(tài)的信號。通過脈沖信號TMPLAT，鎖存電路0_11^的反轉(zhuǎn)輸出QB成為基于鎖存電路D_3的輸出(L)的H狀態(tài)。通過鎖存電路D_TMP的H狀態(tài)的輸出和鎖存電路D_2的H狀態(tài)的輸出，AND電路AND2的輸出成為H狀態(tài)。由于RS鎖存RSl的輸入S成為H狀態(tài)，所以RS鎖存RSl的輸出Q成為H狀態(tài)。通過RS鎖存RSl的輸出Q和計數(shù)信號LATCNT，從AND電路AND2輸出計數(shù)時鐘的脈沖。此后，控制信號SWl SWO依次有效，但是，由于RS鎖存RSl的輸入S保持L狀態(tài)，所以RS鎖存RSl的輸出Q保持H狀態(tài)。因此，在控制信號SWl SWO依次有效時，通過RS鎖存RSl的輸出Q和計數(shù)信號LATCNT，從AND電路AND2輸出計數(shù)時鐘的脈沖。因此，作為下位計數(shù)器103的計數(shù)時鐘的第2下位計數(shù)信號合計生成3個脈沖。以上，第2下位計數(shù)信號的生成結(jié)束。根據(jù)圖7所示的結(jié)構，能夠利用簡易的電路結(jié)構實現(xiàn)根據(jù)下位相位信號生成下位計數(shù)信號的電路。如上所述，根據(jù)本實施方式，由于在計數(shù)時鐘的切換時保護上位計數(shù)器101所保持的計數(shù)值，所以能夠抑制伴隨計數(shù)時鐘的切換而產(chǎn)生誤計數(shù)。并且，由于下位計數(shù)器103和上位計數(shù)器101僅具有I種計數(shù)模式(在本實施方式中為遞減計數(shù)模式)即可，所以能夠利用簡易的電路結(jié)構實現(xiàn)AD轉(zhuǎn)換電路。并且，作為延遲電路，使用將多個延遲單元連接成環(huán)狀的圓環(huán)延遲電路，由此，能夠提高下位相位信號的各相位的精度。并且，通過將本實施方式的AD轉(zhuǎn)換電路應用于攝像裝置，能夠得到高畫質(zhì)的圖像。(第2實施方式)接著，對本發(fā)明的第2實施方式進行說明。除了列AD轉(zhuǎn)換部16以外，本實施方式的攝像裝置的結(jié)構與圖I所示的結(jié)構相同。由于除此之外大致相同，所以省略說明。圖10是示出本發(fā)明的第2實施方式的列AD轉(zhuǎn)換部的一部分結(jié)構的框圖。為了進一步對圖I的列AD轉(zhuǎn)換部16進行說明，圖10示出除了比較部110以外而摘錄一部分的詳細結(jié)構的一例。下面，對圖10所示的結(jié)構進行說明。如圖10所 示，設有鎖存部108、運算電路106、下位調(diào)整電路104、下位計數(shù)器103、切換部109、上位計數(shù)器101。由于下位調(diào)整電路104、下位計數(shù)器103、上位計數(shù)器101以外的結(jié)構與圖2所示的結(jié)構相同，所以省略說明。下位調(diào)整電路104構成下位調(diào)整部，在下位計數(shù)器103所保持的值被反轉(zhuǎn)后，根據(jù)控制信號LCNT，生成用于對該值進行調(diào)整的調(diào)整脈沖，并輸出到下位計數(shù)器103。下位計數(shù)器103和上位計數(shù)器101由在遞增計數(shù)模式下進行計數(shù)的二進制計數(shù)器電路構成。由圖I的斜波部19、VC0 100、比較部110和圖10所示的各結(jié)構構成的部分是本發(fā)明的AD轉(zhuǎn)換電路的一例。接著，對本例的動作進行說明。下面，對第I次和第2次的各讀出動作和此后的相減(CDS處理)進行詳細說明。為了易于說明，設上位計數(shù)器101和下位計數(shù)器103的計數(shù)模式為遞增計數(shù)模式，設上位計數(shù)器101和下位計數(shù)器103在計數(shù)時鐘的下降沿的定時進行計數(shù)。并且，適當省略與所述動作相同的動作的說明?！吹贗次讀出〉在從任意像素行的單位像素3向垂直信號線13的第I次讀出穩(wěn)定后，斜波部19輸出斜波。比較部110對該斜波與復位電平進行比較。其間，上位計數(shù)器101將從VCO 100輸出的時鐘作為計數(shù)時鐘進行計數(shù)。比較部110對從斜波部19提供的斜波與復位電平進行比較，在雙方的電壓大致一致時(第I定時)，使比較輸出反轉(zhuǎn)。在該第I定時，鎖存部108保持VCO 100的邏輯狀態(tài)作為第I下位相位信號。并且，在該第I定時，上位計數(shù)器101停止計數(shù)動作，由此，保持邏輯狀態(tài)作為第I上位計數(shù)值。接著，斜波部19停止生成斜波。接著，進行輸入到上位計數(shù)器101的計數(shù)時鐘的切換。切換后的計數(shù)時鐘是下位計數(shù)器103的第3比特的輸出信號。另外，為了抑制誤計數(shù)的產(chǎn)生，設上位計數(shù)器101的動作模式為數(shù)據(jù)保護模式來進行計數(shù)時鐘的切換。然后，運算電路106生成與在鎖存部108中保持的第I下位相位信號對應的時鐘信號即第I下位計數(shù)信號，輸出到下位計數(shù)器103。下位計數(shù)器103將第I下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)。由此，得到第I下位計數(shù)值。在下位計數(shù)器103進行計數(shù)的期間內(nèi)，上位計數(shù)器101根據(jù)下位計數(shù)器103中的進位進行計數(shù)。接著，構成下位計數(shù)器103所保持的第I下位計數(shù)值和上位計數(shù)器101所保持的第I上位計數(shù)值的各比特的值被反轉(zhuǎn)。接著，下位調(diào)整電路104生成調(diào)整脈沖并輸出到下位計數(shù)器103。下位計數(shù)器103將調(diào)整脈沖作為計數(shù)時鐘進行計數(shù)。然后，進行輸入到上位計數(shù)器101的計數(shù)時鐘的切換。切換后的計數(shù)時鐘是從VCO 100輸出的時鐘。另外，為了抑制誤計數(shù)的產(chǎn)生，設上位計數(shù)器101的動作模式為數(shù)據(jù)保護模式來進行計數(shù)時鐘的切換?！吹?次讀出〉接著，在第2次讀出時，讀出與每個單位像素3的入射光量對應的信號電平，進行與第I次讀出相同的動作。在從任意像素行的單位像素3向垂直信號線13的第2次讀出穩(wěn)定后，斜波部19輸出斜波。比較部110對該斜波與信號電平進行比較。其間，上位計數(shù)器101將從VCO 100輸出的時鐘作為計數(shù)時鐘進行計 數(shù)。比較部110對從斜波部19提供的斜波與信號電平進行比較，在雙方的電壓大致一致時(第2定時)，使比較輸出反轉(zhuǎn)。在該第2定時，鎖存部108保持VCO 100的邏輯狀態(tài)作為第2下位相位信號。并且，在該第2定時，上位計數(shù)器101停止計數(shù)動作，由此，保持邏輯狀態(tài)作為第2上位計數(shù)值。由此，得到與復位電平和信號電平的差分對應的上位計數(shù)值。接著，斜波部19停止生成斜波。接著，進行輸入到上位計數(shù)器101的計數(shù)時鐘的切換。切換后的計數(shù)時鐘是下位計數(shù)器103的第3比特的輸出信號。另外，為了抑制誤計數(shù)的產(chǎn)生，設上位計數(shù)器101的動作模式為數(shù)據(jù)保護模式來進行計數(shù)時鐘的切換。然后，運算電路106生成與在鎖存部108中保持的第2下位相位信號對應的時鐘信號即第2下位計數(shù)信號，并輸出到下位計數(shù)器103。下位計數(shù)器103將第2下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)。由此，得到與復位電平和信號電平的差分對應的下位計數(shù)值即第2下位計數(shù)值。在下位計數(shù)器103進行計數(shù)的期間內(nèi)，上位計數(shù)器101根據(jù)下位計數(shù)器103中的進位進行計數(shù)。如上所述，得到與復位電平和信號電平的差分對應的第2下位計數(shù)值和第2上位計數(shù)值。通過水平選擇部14，經(jīng)由水平信號線將由第2下位計數(shù)值和第2上位計數(shù)值構成的數(shù)字數(shù)據(jù)轉(zhuǎn)送到輸出部17。接著，使用具體例對圖10所示的結(jié)構的動作進行說明。在本說明中，對使用3比特的遞增計數(shù)器電路作為下位計數(shù)器103、使用9比特的遞增計數(shù)器電路作為上位計數(shù)器101的情況進行說明。在以下說明中，適當省略與圖2所示的結(jié)構的動作相同的部分的說明。下面，說明進行第I像素信號和接著的第2像素信號的相減(⑶S處理)的例子。在本例中，進行使用2的補數(shù)的二進制數(shù)的相減。圖11和圖12是示出本發(fā)明的第2實施方式的相減時的動作的時序圖。圖11和圖12示出各信號的波形。圖11示出第I次讀出時的各信號的波形，圖12示出第2次讀出時的各信號的波形。這里，設與第I像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)2，基于第I像素信號的上位計數(shù)值為3，設與第2像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，基于第2像素信號的上位計數(shù)值為7。S卩，第I像素信號對應于26( = 2+8X3)，第2像素信號對應于63 ( = 7+8X7)，從第2像素信號減去第I像素信號(⑶S處理)后的值為37?！兜贗次讀出》最初，控制信號CLMODE/CHMODE為L狀態(tài)，下位計數(shù)器103和上位計數(shù)器101的動作模式被設定為計數(shù)模式。接著，通過控制信號CLRST/CHRST對下位計數(shù)器103和上位計數(shù)器101的計數(shù)值進行復位。同時，通過控制信號LRST對鎖存電路D_0 D_7的邏輯狀態(tài)進行復位。由于控制信號SEL被設定為L狀態(tài)，所以上位計數(shù)器101的計數(shù)時鐘被設定為鎖存部108的鎖存電路D_7的輸出。因此，在比較處理的結(jié)束時刻之前，經(jīng)由鎖存電路0_7和切換部109向上位計數(shù)器101輸入時鐘信號CK7，上位計數(shù)器101將時鐘信號CK7作為計數(shù)時鐘進行計數(shù)。在比較處理的開始時刻，下位計數(shù)器103所保持的值為3’ bOOO，上位計數(shù)器101所保持的值為9’b0000_0000_0。利用12比特表現(xiàn)這些值時，為12’b0000_0000_0000。在滿足規(guī)定條件的第I定時(在所述動作中為從斜波部19提供的斜波和復位電平的比較的第I定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VCO 100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第I下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器103所保持的值為3’b000，上位 計數(shù)器101所保持的值為9’b0000_0001_l (相當于3)。利用12比特表現(xiàn)這些值時，為12’ b0000_0001_1000。接著，控制信號CLMODE/CHMODE成為H狀態(tài)。由此，下位計數(shù)器103和上位計數(shù)器101的動作模式成為數(shù)據(jù)保護模式。然后，控制信號SEL被設定為H狀態(tài)。該時刻的上位計數(shù)器101的計數(shù)時鐘是下位計數(shù)器103的第3比特的輸出信號。在該時刻，下位計數(shù)器103所保持的值為3’ b000,上位計數(shù)器101所保持的值為9’ b0000_0001_l (相當于3)。利用12比特表現(xiàn)這些值時，為12’ b0000_0001_1000。接著，控制信號CLMODE/CHMODE成為L狀態(tài)。由此，下位計數(shù)器103和上位計數(shù)器101的動作模式成為計數(shù)模式。然后，進行第I下位相位信號的二進制處理。通過第I下位相位信號的二進制處理，從運算電路106向下位計數(shù)器103輸出計數(shù)時鐘，下位計數(shù)器103進行計數(shù)。在本例中，由于下位計數(shù)器103的計數(shù)值不產(chǎn)生進位，所以上位計數(shù)器101的計數(shù)值不變化。在第I下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器103所保持的值為3，b010(相當于2)，上位計數(shù)器101所保持的值為9’ b0000_0001_l(相當于3)。利用12比特表現(xiàn)這些值時，為12’ b0000_0001_1010。接著，下位計數(shù)器103和上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器103所保持的值為3 ’ b 101 (相當于-3)，上位計數(shù)器101所保持的值為9 ’ b 1111_1110_0 (相當于-4)。利用12比特表現(xiàn)這些值時，為12，bllll_1110_0101。在二進制數(shù)的相減中，在對值進行反轉(zhuǎn)后，需要加上1，所以下位調(diào)整電路104根據(jù)控制信號LCNT生成I個脈沖的調(diào)整脈沖，并輸出到下位計數(shù)器103。下位計數(shù)器103將調(diào)整脈沖作為計數(shù)時鐘進行計數(shù)。通過該計數(shù)，上位計數(shù)器103的計數(shù)值增加I。另外，在本例中，下位計數(shù)器103的第3比特的輸出信號被輸入到上位計數(shù)器101，由此，下位計數(shù)器103和上位計數(shù)器101形成I個計數(shù)器電路而進行動作，所以僅下位計數(shù)器103進行計數(shù)值的調(diào)整即可。接著，控制信號CLMODE/CHMODE成為H狀態(tài)。由此，下位計數(shù)器103和上位計數(shù)器101的動作模式成為數(shù)據(jù)保護模式。然后，控制信號SEL被設定為L狀態(tài)，上位計數(shù)器101的計數(shù)時鐘被設定為鎖存部108的鎖存電路D_7的輸出。在該時刻，下位計數(shù)器103所保持的值為3’bll0(相當于-2)，上位計數(shù)器101所保持的值為9’bllll_1110_0(相當于-4)。利用12比特表現(xiàn)這些值時，為12’ bllll_1110_0110?！兜?次讀出》
接著，通過控制信號LRST對鎖存電路D_0 D_7進行復位。這里，不進行基于控制信號CLRST/CHRST的下位計數(shù)器103和上位計數(shù)器101的計數(shù)值的復位。然后，控制信號CLMODE/CHMODE成為L狀態(tài)。由此，下位計數(shù)器103和上位計數(shù)器101的動作模式成為計數(shù)模式。在該時刻，下位計數(shù)器103所保持的值為3’bllO (相當于-2)，上位計數(shù)器101所保持的值為9’bllll_1110_0(相當于-4)。利用12比特表現(xiàn)這些值時，為12’bllll_1110_0110。在滿足規(guī)定條件的第2定時(在所述動作中為從斜波部19提供的斜波和信號電平的比較的第2定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VCO 100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第2下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器103所保持的值為3’ bll0(相 當于-2)，上位計數(shù)器101所保持的值為9’ b0000_0001_l(相當于3)。利用12比特表現(xiàn)這些值時，為12’ b0000_0001_1110。接著，控制信號CLMODE/CHMODE成為H狀態(tài)。由此，下位計數(shù)器103和上位計數(shù)器101的動作模式成為數(shù)據(jù)保護模式。然后，控制信號SEL被設定為H狀態(tài)。該時刻的上位計數(shù)器101的計數(shù)時鐘是下位計數(shù)器103的第3比特的輸出信號。在該時刻，下位計數(shù)器103所保持的值為3’ bll0(相當于-2)，上位計數(shù)器101所保持的值為9’ b0000_0001_l (相當于3)。利用12比特表現(xiàn)這些值時，為12，b0000_0001_1110。接著，控制信號CLMODE/CHMODE成為L狀態(tài)。由此，下位計數(shù)器103和上位計數(shù)器101的動作模式成為計數(shù)模式。然后，進行第2下位相位信號的二進制處理。通過第2下位相位信號的二進制處理，從運算電路106向下位計數(shù)器103輸出計數(shù)時鐘，下位計數(shù)器103進行計數(shù)。在下位計數(shù)器103的第3比特的輸出從“I”變化為“0”的定時，下位計數(shù)器103的計數(shù)值產(chǎn)生進位。由于該進位，上位計數(shù)器101的計數(shù)值加上I。在第2下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器103所保持的值為3’ bl01(相當于5)，上位計數(shù)器101所保持的值為9’b0000_0010_0(相當于4)。利用12比特表現(xiàn)這些值時，為12，b0000_0010_0101 (相當于 37)。通過水平選擇部14，經(jīng)由水平信號線將由第2下位計數(shù)值和第2上位計數(shù)值構成的數(shù)字數(shù)據(jù)轉(zhuǎn)送到輸出部17。通過上述動作，得到與第I像素信號和第2像素信號的差分對應的二進制數(shù)據(jù)。如上所述，根據(jù)本實施方式，由于在計數(shù)時鐘的切換時保護上位計數(shù)器101所保持的計數(shù)值，所以能夠抑制伴隨計數(shù)時鐘的切換而產(chǎn)生誤計數(shù)。并且，由于下位計數(shù)器103和上位計數(shù)器101僅具有I種計數(shù)模式(在本實施方式中為遞增計數(shù)模式)即可，所以能夠利用簡易的電路結(jié)構實現(xiàn)AD轉(zhuǎn)換電路。并且，下位調(diào)整電路104輸出調(diào)整脈沖，下位計數(shù)器103將調(diào)整脈沖作為計數(shù)脈沖進行計數(shù)，由此，能夠與將要該計數(shù)之前進行的計數(shù)值的反轉(zhuǎn)連動，實現(xiàn)二進制數(shù)的相減。(第3實施方式)接著，對本發(fā)明的第3實施方式進行說明。除了列AD轉(zhuǎn)換部16以外，本實施方式的攝像裝置的結(jié)構與圖I所示的結(jié)構相同。由于除此之外大致相同，所以省略說明。圖13是示出本發(fā)明的第3實施方式的列AD轉(zhuǎn)換部的一部分結(jié)構的框圖。為了進一步對圖I的列AD轉(zhuǎn)換部16進行說明，圖13示出除了比較部110以外而摘錄一部分的詳細結(jié)構的一例。下面，對圖13所示的結(jié)構進行說明。如圖13所示，設有鎖存部108、運算電路106、下位計數(shù)器103a、103b、判定部105、切換部109、上位計數(shù)器101。由于下位計數(shù)器103a、103b、判定部105、上位計數(shù)器101以外的結(jié)構與圖2所示的結(jié)構相同，所以省略說明。下位計數(shù)器103a、103b構成4比特的二進制計數(shù)器電路。下位計數(shù)器103a對第I比特 第3比特的計數(shù)值進行計數(shù)，下位計數(shù)器103b對第4比特(標志用比特)的計數(shù)值進行計數(shù)。下位計數(shù)器103b是根據(jù)在下位計數(shù)器103a進行計數(shù)時產(chǎn)生的退位進行計數(shù)的標志用計數(shù)器。另外，在本例中，下位計數(shù)器103a的第3比特的反轉(zhuǎn)輸出被輸入到下位計數(shù)器103b。并且，在第I實施方式和 第2實施方式中，用于進行計數(shù)值的復位的控制信號CHRST被輸入到上位計數(shù)器101，但是，在本實施方式中，用于將計數(shù)值設置為規(guī)定值的控制信號CHSET被輸入到上位計數(shù)器101。即，本實施方式的上位計數(shù)器101具有數(shù)據(jù)設置功能。判定部105在由控制信號FLAG指定的期間內(nèi)，根據(jù)下位計數(shù)器103b的輸出信號，判定是否需要進行上位計數(shù)值的調(diào)整。在判定為需要進行上位計數(shù)值的調(diào)整的情況下，判定部105將用于進行上位計數(shù)值的相減的計數(shù)時鐘輸出到切換部109。由圖I的斜波部19、VCO 100、比較部110和圖13所示的各結(jié)構構成的部分是本發(fā)明的AD轉(zhuǎn)換電路的一例。接著，對本例的動作進行說明。下面，對第I次和第2次的各讀出動作和此后的相減(⑶S處理)進行詳細說明。為了易于說明，設上位計數(shù)器101和下位計數(shù)器103a、103b的計數(shù)模式為遞減計數(shù)模式，設上位計數(shù)器101和下位計數(shù)器103a、103b在計數(shù)時鐘的下降沿的定時進行計數(shù)。并且，適當省略與所述動作相同的動作的說明。在第I實施方式和第2實施方式中，在第I次讀出時和第2次讀出時分別進行計數(shù)時鐘的切換，但是，在本實施方式中，僅在第2次讀出時進行計數(shù)時鐘的切換。〈第I次讀出〉在從任意像素行的單位像素3向垂直信號線13的第I次讀出穩(wěn)定后，斜波部19輸出斜波。比較部110對該斜波與復位電平進行比較。其間，上位計數(shù)器101將從VCO 100輸出的時鐘作為計數(shù)時鐘進行計數(shù)。比較部110對從斜波部19提供的斜波與復位電平進行比較，在雙方的電壓大致一致時(第I定時)，使比較輸出反轉(zhuǎn)。在該第I定時，鎖存部108保持VCO 100的邏輯狀態(tài)作為第I下位相位信號。并且，在該第I定時，上位計數(shù)器101停止計數(shù)動作，由此，保持邏輯狀態(tài)作為第I上位計數(shù)值。接著，斜波部19停止生成斜波。然后，運算電路106生成與在鎖存部108中保持的第I下位相位信號對應的時鐘信號即第I下位計數(shù)信號，輸出到下位計數(shù)器103a。下位計數(shù)器103a將第I下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，下位計數(shù)器103b將下位計數(shù)器103a的第3比特的輸出信號作為計數(shù)時鐘進行計數(shù)。由此，得到第I下位計數(shù)值。接著，構成下位計數(shù)器103a、103b所保持的第I下位計數(shù)值和上位計數(shù)器101所保持的第I上位計數(shù)值的各比特的值被反轉(zhuǎn)。〈第2次讀出〉接著，在第2次讀出時，讀出與每個單位像素3的入射光量對應的信號電平，進行與第I次讀出相同的動作。在從任意像素行的單位像素3向垂直信號線13的第2次讀出穩(wěn)定后，斜波部19輸出斜波。比較部110對該斜波與信號電平進行比較。其間，上位計數(shù)器101將從VCO 100輸出的時鐘作為計數(shù)時鐘進行計數(shù)。
比較部110對從斜波部19提供的斜波與信號電平進行比較，在雙方的電壓大致一致時(第2定時)，使比較輸出反轉(zhuǎn)。在該第2定時，鎖存部108保持VCO 100的邏輯狀態(tài)作為第2下位相位信號。并且，在該第2定時，上位計數(shù)器101停止計數(shù)動作，由此，保持邏輯狀態(tài)作為第2上位計數(shù)值。由此，得到與復位電平和信號電平的差分對應的上位計數(shù)值。接著，斜波部19停止生成斜波。然后，運算電路106生成與在鎖存部108中保持的第2下位相位信號對應的時鐘信號即第2下位計數(shù)信號，并輸出到下位計數(shù)器103a。下位計數(shù)器103a將第2下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，下位計數(shù)器103b將下位計數(shù)器103a的第3比特的輸出信號作為計數(shù)時鐘進行計數(shù)。由此，得到與復位電平和信號電平的差分對應的下位計數(shù)值即第2下位計數(shù)值。接著，進行輸入到上位計數(shù)器101的計數(shù)時鐘的切換。切換后的計數(shù)時鐘是基于下位計數(shù)器103b的輸出信號的判 定部105的輸出信號。另外，為了抑制誤計數(shù)的產(chǎn)生，設上位計數(shù)器101的動作模式為數(shù)據(jù)保護模式來進行計數(shù)時鐘的切換。在下位計數(shù)器103b的輸出信號為H狀態(tài)的情況下，判定部105輸出計數(shù)時鐘，在下位計數(shù)器103b的輸出信號為L狀態(tài)的情況下，判定部105不輸出計數(shù)時鐘。在從判定部105輸出計數(shù)時鐘的情況下，上位計數(shù)器101的上位計數(shù)值減去I。如上所述，得到與復位電平和信號電平的差分對應的第2下位計數(shù)值和第2上位計數(shù)值。最后，構成下位計數(shù)器103a、103b所保持的第2下位計數(shù)值和上位計數(shù)器101所保持的第2上位計數(shù)值的各比特的值被反轉(zhuǎn)，通過水平選擇部14，經(jīng)由水平信號線將由第2下位計數(shù)值和第2上位計數(shù)值構成的數(shù)字數(shù)據(jù)轉(zhuǎn)送到輸出部17。接著，使用具體例對圖13所示的結(jié)構的動作進行說明。在本說明中，對使用合計4比特的遞減計數(shù)器電路作為下位計數(shù)器103a、103b、使用9比特的遞減計數(shù)器電路作為上位計數(shù)器101的情況進行說明。在以下說明中，將下位計數(shù)器103a、103b的輸出表記為例如“
000”?！?
”表示下位計數(shù)器103b的輸出，“000”表示下位計數(shù)器103a的輸出。在以下說明中，適當省略與圖2所示的結(jié)構的動作相同的部分的說明。下面，說明進行第I像素信號和接著的第2像素信號的相減(⑶S處理)的例子。在本例中，進行使用2的補數(shù)的二進制數(shù)的相減。圖14和圖15是示出本發(fā)明的第3實施方式的相減時的動作的時序圖。圖14和圖15不出各信號的波形。圖14不出第I次讀出時的各信號的波形，圖15示出第2次讀出時的各信號的波形。這里，設與第I像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，基于第I像素信號的上位計數(shù)值為3，設與第2像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，基于第2像素信號的上位計數(shù)值為7。S卩，第I像素信號對應于31 ( = 7+8X3)，第2像素信號對應于63 ( = 7+8X7)，從第2像素信號減去第I像素信號(⑶S處理)后的值為32?！兜贗次讀出》最初，控制信號CLMODE/CHMODE為L狀態(tài)，下位計數(shù)器103a、103b和上位計數(shù)器101的動作模式被設定為計數(shù)模式。接著，通過控制信號CLRST對下位計數(shù)器103a、103b的計數(shù)值進行復位。并且，通過控制信號CHSET將上位計數(shù)器101的計數(shù)值設置成規(guī)定值(該情況下為9’bllll_llll_l)。同時，通過控制信號LRST對鎖存電路D_0 D_7的邏輯狀態(tài)進行復位。由于控制信號SEL被設定為L狀態(tài)，所以上位計數(shù)器101的計數(shù)時鐘被設定為鎖存部108的鎖存電路D_7的輸出。因此，在比較處理的結(jié)束時刻之前，經(jīng)由鎖存電路0_7和切換部109對上位計數(shù)器101輸入時鐘信號CK7，上位計數(shù)器101將時鐘信號CK7作為計數(shù)時鐘進行計數(shù)。在比較處理的開始時刻，下位計數(shù)器103a、103b所保持的值為3’b
000，上位計數(shù)器101所保持的值為9’bllll_llll_l(相當于-I)。利用12比特表現(xiàn)這些值時，為 12， bllll_llll_1000。 在滿足規(guī)定條件的第I定時(在所述動作中為從斜波部19提供的斜波和復位電平的比較的第I定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VCO 100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第I下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器103a、103b所保持的值為3’ b
000，上位計數(shù)器101所保持的值為9’bllll_1110_0(相當于-4)。利用12比特表現(xiàn)這些值時，為12’bllll_1110_0000。接著，進行第I下位相位信號的二進制處理。通過第I下位相位信號的二進制處理，從運算電路106向下位計數(shù)器103a輸出計數(shù)時鐘，下位計數(shù)器103a進行計數(shù)。在本例中，下位計數(shù)器103a的第3比特的反轉(zhuǎn)輸出被輸入到下位計數(shù)器103b。在下位計數(shù)器103a的第3比特的輸出從“0”變化為“I”的定時，下位計數(shù)器103a的第3比特的反轉(zhuǎn)輸出從“I”變化為“0”，下位計數(shù)器103a的計數(shù)值產(chǎn)生退位。由于該退位，下位計數(shù)器103b的計數(shù)值減去I。在第I下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器103a、103b所保持的值為3’ b[l]001(相當于-7)，上位計數(shù)器101所保持的值為9’ bllll_1110_0(相當于-4)。利用12比特表現(xiàn)這些值時，為12’ bllll_1110_0001。接著，下位計數(shù)器103a、103b和上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器103a、103b所保持的值為3’ b
110(相當于6)，上位計數(shù)器101所保持的值為9’ b0000_0001_l(相當于3)。利用12比特表現(xiàn)這些值時，為12’ b0000_0001_1110。在二進制數(shù)的相減中，在對值進行反轉(zhuǎn)后，需要加上1，但是，如后所述，在第2次讀出時也對值進行反轉(zhuǎn)，所以，各反轉(zhuǎn)后加上I而導致的值的變化被抵消。因此，在本例中，在對值進行反轉(zhuǎn)后不加I。接著，控制信號CLMODE/CHMODE成為H狀態(tài)。由此，下位計數(shù)器103a、103b和上位計數(shù)器101的動作模式成為數(shù)據(jù)保護模式?！兜?次讀出》接著，通過控制信號LRST對鎖存電路D_0 D_7進行復位。這里，不進行基于控制信號CLRST的下位計數(shù)器103a、103b的計數(shù)值的復位和基于控制信號CHSET的上位計數(shù)器101的計數(shù)值的設置。然后，控制信號CLMODE/CHMODE成為L狀態(tài)。由此，下位計數(shù)器103a、103b和上位計數(shù)器101的動作模式成為計數(shù)模式。在該時刻，下位計數(shù)器103a、103b所保持的值為3’ b
110(相當于6)，上位計數(shù)器101所保持的值為9，b0000_0001_l (相當于3)。利用12比特表現(xiàn)這些值時，為12’ b0000_0001_1110。在滿足規(guī)定條件的第2定時(在所述動作中為從斜波部19提供的斜波和信號電平的比較的第2定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VCO 100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第2下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時亥丨J，下位計數(shù)器103a、103b所保持的值為3’b
110(相當于6)，上位計數(shù)器101所保持的值為9’bllll_1110_0(相當于-4)。利用12比特表現(xiàn)這些值時，為12’bllll_1110_0110。然后，進行第2下位相位信號的二進制處理。通過第2下位相位信號的二進制處理，從運算電路106向下位計數(shù)器103a輸出計數(shù)時鐘，下位計數(shù)器103a進行計數(shù)。在本例中，下位計數(shù)器103a的第3比特的反 轉(zhuǎn)輸出被輸入到下位計數(shù)器103b。在下位計數(shù)器103a的第3比特的輸出從“0”變化為“I”的定時，下位計數(shù)器103a的第3比特的反轉(zhuǎn)輸出從“I”變化為“0”，下位計數(shù)器103a的計數(shù)值產(chǎn)生退位。由于該退位，下位計數(shù)器103b的計數(shù)值減去I。在第2下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器103a、103b所保持的值為3，b[l]lll(相當于-1)，上位計數(shù)器101所保持的值為9，bllll_1110_0(相當于-4)。利用12比特表現(xiàn)這些值時，成為12’ bllll_1110_0111。接著，進行判定部105的判定和上位計數(shù)值的相減。在下位計數(shù)器103b的計數(shù)值為I的情況下，判定部105輸出計數(shù)時鐘，在下位計數(shù)器103b的計數(shù)值為0的情況下，判定部105不輸出計數(shù)時鐘。首先，控制信號CLMODE/CHMODE成為H狀態(tài)。由此，下位計數(shù)器103a、103b和上位計數(shù)器101的動作模式成為數(shù)據(jù)保護模式。然后，控制信號SEL被設定為H狀態(tài)。該時刻的上位計數(shù)器101的計數(shù)時鐘是判定部105的輸出信號。在該時刻，下位計數(shù)器103a、103b所保持的值為3’b[l] 111 (相當于-I)，上位計數(shù)器101所保持的值為9’ bllll_1110_0(相當于-4)。利用12比特表現(xiàn)這些值時，為12’ bllll_1110_0111o接著，控制信號CLMODE/CHMODE為L狀態(tài)，下位計數(shù)器103a、103b和上位計數(shù)器101的動作模式被設定為計數(shù)模式。由于下位計數(shù)器103b的計數(shù)值為1，所以判定部105輸出計數(shù)時鐘。上位計數(shù)器101根據(jù)該計數(shù)時鐘進行計數(shù)。通過該計數(shù)，上位計數(shù)器101的計數(shù)值減少I。在該時刻，下位計數(shù)器103a、103b所保持的值為3’b [I] 111 (相當于-I)，上位計數(shù)器101所保持的值為9’bllll_1101_l(相當于-5)。利用12比特表現(xiàn)這些值時，為12， bllll_1101_llll。如上所述，由于下位計數(shù)器103a、103b和上位計數(shù)器101的計數(shù)值為負數(shù)，所以下位計數(shù)器103a、103b和上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)(圖15中省略)。在該時刻，下位計數(shù)器103a、103b所保持的值為3’ b
000(相當于0)，上位計數(shù)器101所保持的值為9’b0000_0010_0(相當于4)。利用12比特表現(xiàn)這些值時，為12’b0000_0010_0000 (相當于32)。在二進制數(shù)的相減中，在對值進行反轉(zhuǎn)后，需要加上1，但是，如上所述，由于在第I次讀出時也對值進行反轉(zhuǎn)，所以各反轉(zhuǎn)后加上I而導致的值的變化被抵消。因此，在本例中，在對值進行反轉(zhuǎn)后不加I。通過水平選擇部14，經(jīng)由水平信號線將由第2下位計數(shù)值和第2上位計數(shù)值構成的數(shù)字數(shù)據(jù)轉(zhuǎn)送到輸出部17。通過上述動作，得到與第I像素信號和第2像素信號的差分對應的二進制數(shù)據(jù)。接著，在本例中，對最初將上位計數(shù)器101的計數(shù)值設置成規(guī)定值的理由進行說明。在最初對上位計數(shù)器101的計數(shù)值進行復位后進行計數(shù)時的動作如下所述。在以下說明中，與上述說明同樣，設與第I像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，基于第I像素信號的上位計數(shù)值為3，設與第2像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，基于第2像素信號的上位計數(shù)值為7。S卩，第I像素信號對應于31 ( = 7+8X3)，第2像素信號對應于63( = 7+8X7)，從第2像素信號減去第I像素信號(⑶S處理)后的值為32。另外，在以下說明中，適當省略與上述說明相同的部分的說明。并且，設上位計數(shù)器101也具有復位功能來進行說明。《第I次讀出》
第I次讀出中的動作與上述動作相同。但是，由于最初對上位計數(shù)器101的計數(shù)值進行復位，所以上位計數(shù)器101的計數(shù)值與上述動作中的計數(shù)值不同。在第I次讀出的結(jié)束時刻，下位計數(shù)器103a、103b所保持的 值為3’b
110 (相當于6)，上位計數(shù)器101所保持的值為9’b0000_0001_0(相當于2)。利用12比特表現(xiàn)這些值時，為12’b0000_0001_0110?！兜?次讀出》在第2次讀出中，對輸入到上位計數(shù)器101的計數(shù)時鐘進行切換之前的動作與上述動作相同。但是，由于最初對上位計數(shù)器101的計數(shù)值進行復位，所以上位計數(shù)器101的計數(shù)值與上述動作中的計數(shù)值不同。在進行計數(shù)時鐘的切換的時刻，下位計數(shù)器103a、103b所保持的值為3’b [I] 111 (相當于-I)，上位計數(shù)器101所保持的值為9’bllll_1101_l (相當于-5)。利用12比特表現(xiàn)這些值時，為12’ bllll_1101_llll。然后，需要根據(jù)下位計數(shù)器103b的計數(shù)值進行上位計數(shù)值的調(diào)整。在上位計數(shù)值的調(diào)整后，進行下位計數(shù)值和上位計數(shù)值的反轉(zhuǎn)，但是，需要使該反轉(zhuǎn)后的下位計數(shù)值成為正數(shù)。即，需要使反轉(zhuǎn)后的下位計數(shù)器103b的計數(shù)值為O、即反轉(zhuǎn)前的下位計數(shù)器103b的計數(shù)值為I。由于在反轉(zhuǎn)后的下位計數(shù)器103b的計數(shù)值為I的情況下，需要從上位計數(shù)器101的計數(shù)值中減去1，所以在反轉(zhuǎn)前的下位計數(shù)器103b的計數(shù)值為0的情況下，需要在上位計數(shù)器101的計數(shù)值中加上I。并且，在反轉(zhuǎn)前的下位計數(shù)器103b的計數(shù)值為I的情況下，不需要對上位計數(shù)器101的計數(shù)值進行調(diào)整。如上所述，進行判定部105的判定和上位計數(shù)值的相加。在下位計數(shù)器103b的計數(shù)值為0的情況下，判定部105輸出相加用的計數(shù)時鐘，在下位計數(shù)器103b的計數(shù)值為I的情況下，判定部105不輸出計數(shù)時鐘。在本例的情況下，由于下位計數(shù)器103b的計數(shù)值為1，所以判定部105不輸出計數(shù)時鐘。因此，即使上位計數(shù)器101的計數(shù)時鐘被切換為判定部105的輸出信號，上位計數(shù)器101的計數(shù)值也不變化。在該時刻，下位計數(shù)器103a、103b所保持的值為3’b [I] 111 (相當于-I)，上位計數(shù)器101所保持的值為9’ bllll_1101_l (相當于-5)。利用12比特表現(xiàn)這些值時，為 12，bllll_1101_llll。接著，下位計數(shù)器103a、103b和上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器103a、103b所保持的值為3’ 13
000(相當于0)，上位計數(shù)器101所保持的值為9，b0000_0010_0(相當于4)。利用12比特表現(xiàn)這些值時，為12，b0000_0010_0000 (相當于32)。其結(jié)果與所述結(jié)果相同。在本例中，不進行用于調(diào)整上位計數(shù)器101的計數(shù)值的相加。但是，在需要調(diào)整上位計數(shù)器101的計數(shù)值的情況下，在本例中，由于上位計數(shù)器101在遞減計數(shù)模式下進行計數(shù)，所以無法進行用于調(diào)整計數(shù)值的相加。下面，說明需要進行用于調(diào)整上位計數(shù)器101的計數(shù)值的相加的例子。在以下說明中，設與第I像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，基于第I像素信號的上位計數(shù)值為3，設與第2像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)1，基于第2像素信號的上位計數(shù)值為7。即，第I像素信號對應于31 ( = 7+8X3)，第2像素信號對應于57( = 1+8X 7)，從第2像素信號減去第I像素信號(⑶S處理)后的值為26。另外，在以下說明中，適當省略與上述說明相同的部分的說明。并且，設上位計數(shù)器101也具有復位功能來進行說明。
《第I次讀出》第I次讀出中的動作與上述動作相同。在第I次讀出的結(jié)束時刻，下位計數(shù)器103a、103b所保持的值為3’ b
110(相當于6)，上位計數(shù)器101所保持的值為9’ b0000_0001_0(相當于2)。利用12比特表現(xiàn)這些值時，為12’ b0000_0001_0110o
《第2次讀出》在第2次讀出中，對輸入到上位計數(shù)器101的計數(shù)時鐘進行切換之前的動作與上述動作相同。在進行計數(shù)時鐘的切換的時刻，下位計數(shù)器103a、103b所保持的值為3’b
101 (相當于5)，上位計數(shù)器101所保持的值為9’bllll_1101_l (相當于-5)。利用12比特表現(xiàn)這些值時，為12，bllll_1101_1101。然后，需要根據(jù)下位計數(shù)器103b的計數(shù)值進行上位計數(shù)值的調(diào)整。如上所述，在下位計數(shù)器103b的計數(shù)值為0的情況下，判定部105輸出相加用的計數(shù)時鐘，在下位計數(shù)器103b的計數(shù)值為I的情況下，判定部105不輸出計數(shù)時鐘。在本例的情況下，由于下位計數(shù)器103b的計數(shù)值為0，所以判定部105輸出計數(shù)時鐘。假設上位計數(shù)器101根據(jù)該計數(shù)時鐘進行相加。在該時刻，下位計數(shù)器103a、103b所保持的值為3’ b
101 (相當于5)，上位計數(shù)器101所保持的值為9，bllll_1110_0 (相當于-4)。利用12比特表現(xiàn)這些值時，為12，bllll_1110_0101。接著,下位計數(shù)器103a、103b和上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器103a、103b所保持的值為3’b [I] 010 (正數(shù)，相當于2)，上位計數(shù)器101所保持的值為9’ b0000_0001_l(相當于3)。利用12比特表現(xiàn)這些值時，為12，b0000_0001_1010 (相當于26)。在本例中，假設上位計數(shù)器101根據(jù)來自判定部105的計數(shù)時鐘進行相加，但是，實際上由于上位計數(shù)器101在遞減計數(shù)模式下進行計數(shù)，所以無法進行用于調(diào)整計數(shù)值的相加。因此，在本實施方式中，上位計數(shù)器101的計數(shù)值的初始值被設定為從復位時的值中減去I而得到的值。如上所述，在第2次讀出中的反轉(zhuǎn)前的下位計數(shù)器103b的計數(shù)值為0的情況下，需要在上位計數(shù)器101的計數(shù)值中加上1，在反轉(zhuǎn)前的下位計數(shù)器103b的計數(shù)值為I的情況下，不需要調(diào)整上位計數(shù)器101的計數(shù)值。另一方面，在將上位計數(shù)器101的計數(shù)值的初始值設定為從復位時的值中減去I而得到的值并開始動作的情況下，在第I次讀出時，在上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)后的第2次讀出的開始時刻，上位計數(shù)器101的計數(shù)值成為多余加上I的狀態(tài)。即，在第2次讀出的開始時刻，需要將上位計數(shù)器101的計數(shù)值減去I。因此，在將上位計數(shù)器101的計數(shù)值的初始值設定為從復位時的值中減去I而得到的值并開始動作后，在第2次讀出中的反轉(zhuǎn)前的下位計數(shù)器103b的計數(shù)值為0的情況下，不需要調(diào)整上位計數(shù)值，在第2次讀出中的反轉(zhuǎn)前的下位計數(shù)器103b的計數(shù)值為I的情況下，需要將上位計數(shù)值減去I。另外，在本例中，將上位計數(shù)器101的計數(shù)值的初始值設定為從復位時的值中減去I而得到的值，但是，也可以取而代之，設上位計數(shù)器101的計數(shù)值的初始值為復位時的值，在第2次讀出時，在進行計數(shù)值的反轉(zhuǎn)后，將上位計數(shù)器101的計數(shù)值減去I。這里，根據(jù)相減(CDS處理)的次數(shù)來設定上位計數(shù)器101的計數(shù)值的初始值。并且，在上述中，在進行下位計數(shù)器103a、103b的計數(shù)值的反轉(zhuǎn)時，進行標志用比特即下位計數(shù)器103b的計數(shù)值的反轉(zhuǎn)，但是，也可以不進行下位計數(shù)器103b的計數(shù)值的反轉(zhuǎn)。在不進行下位計數(shù)器103b的計數(shù)值的反轉(zhuǎn)的情況下，與上述相反地變更基于下位計數(shù)器103b的計數(shù)值的判定部105的判定基準即可。如上所述，根據(jù)本實施方 式，由于在計數(shù)時鐘的切換時保護上位計數(shù)器101所保持的計數(shù)值，所以能夠抑制伴隨計數(shù)時鐘的切換而產(chǎn)生誤計數(shù)。并且，由于下位計數(shù)器103a、103b和上位計數(shù)器101僅具有I種計數(shù)模式(在本實施方式中為遞減計數(shù)模式)即可，所以能夠利用簡易的電路結(jié)構實現(xiàn)AD轉(zhuǎn)換電路。并且，通過最初將上位計數(shù)器101的計數(shù)值設置成規(guī)定值，不進行計數(shù)模式的變更就能夠進行與下位計數(shù)器103a、103b的計數(shù)值的退位對應的上位計數(shù)器101的計數(shù)值的調(diào)整。(第4實施方式)接著，對本發(fā)明的第4實施方式進行說明。除了列AD轉(zhuǎn)換部16以外，本實施方式的攝像裝置的結(jié)構與圖I所示的結(jié)構相同。由于除此之外大致相同，所以省略說明。并且，在本實施方式的列AD轉(zhuǎn)換部16中，由于除了比較部110以外而摘錄一部分的詳細結(jié)構與圖13所示的結(jié)構相同，所以省略說明。接著，對本例的動作進行說明。下面，對第I次和第2次的各讀出動作和此后的相減(CDS處理)進行詳細說明。為了易于說明，設上位計數(shù)器101的計數(shù)模式為遞增計數(shù)模式，下位計數(shù)器103a、103b的計數(shù)模式為遞減計數(shù)模式，設上位計數(shù)器101和下位計數(shù)器103a、103b在計數(shù)時鐘的下降沿的定時進行計數(shù)。與第3實施方式同樣，在本實施方式中，僅在第2次讀出時進行計數(shù)時鐘的切換。由于本實施方式的概略動作與第3實施方式中說明的概略動作相同，所以省略說明。接著，使用具體例對圖13所示的結(jié)構的動作進行說明。在本說明中，對使用合計4比特的遞減計數(shù)器電路作為下位計數(shù)器103a、103b、使用9比特的遞減計數(shù)器電路作為上位計數(shù)器101的情況進行說明。在以下說明中，適當省略與圖2所示的結(jié)構的動作相同的部分的說明。下面，說明進行第I像素信號和接著的第2像素信號的相減(⑶S處理)的例子。在本例中，進行使用2的補數(shù)的二進制數(shù)的相減。圖16和圖17是示出本發(fā)明的第4實施方式的相減時的動作的時序圖。圖16和圖17不出各信號的波形。圖16不出第I次讀出時的各信號的波形，圖17示出第2次讀出時的各信號的波形。這里，設與第I像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，基于第I像素信號的上位計數(shù)值為3，設與第2像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，基于第2像素信號的上位計數(shù)值為7。S卩，第I像素信號對應于31 ( = 7+8X3)，第2像素信號對應于63 ( = 7+8X7)，從第2像素信號減去第I像素信號(⑶S處理)后的值為32。《第I次讀出》最初，控制信號CLMODE/CHMODE為L狀態(tài)，下位計數(shù)器103a、103b和上位計數(shù)器101的動作模式被設定為計數(shù)模式。接著，通過控制信號CLRST對下位計數(shù)器103a、103b的計數(shù)值進行復位。并且，通過控制信號CHSET將上位計數(shù)器101的計數(shù)值設置成規(guī)定值(該情況下為9’ b0000_0000_0)。同時，通過控制信號LRST對鎖存電路D_0 D_7的邏輯狀態(tài)進行復位。由于控制信號SEL被設定為L狀態(tài)，所以上位計數(shù)器101的計數(shù)時鐘被設定為鎖存部108的鎖存電路D_7的輸出。因此，在比較處理的結(jié)束時刻之前，經(jīng)由鎖存電路D_7和切換部109向上位計數(shù)器101輸入時鐘信號CK7，上位計數(shù)器101將時鐘信號CK7作為計數(shù)時鐘進行計數(shù)。在比較處理的開始時刻，下位計數(shù)器103a、103b所保持的值為3’ b
000，上位計數(shù)器101所 保持的值為9’ b0000_0000_0。利用12比特表現(xiàn)這些值時，為12’ b0000_0000_0000o另外，在本例中，也可以進行上位計數(shù)器101的計數(shù)值的復位。在滿足規(guī)定條件的第I定時(在所述動作中為從斜波部19提供的斜波和復位電平的比較的第I定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VCO 100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第I下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器103a、103b所保持的值為3’ b
000，上位計數(shù)器101所保持的值為9’ b0000_0001_l (相當于3)。利用12比特表現(xiàn)這些值時，為12’ b0000_0001_1000。接著，進行第I下位相位信號的二進制處理。通過第I下位相位信號的二進制處理，從運算電路106向下位計數(shù)器103a輸出計數(shù)時鐘，下位計數(shù)器103a進行計數(shù)。在本例中，下位計數(shù)器103a的第3比特的反轉(zhuǎn)輸出被輸入到下位計數(shù)器103b。在下位計數(shù)器103a的第3比特的輸出從“0”變化為“I”的定時，下位計數(shù)器103a的第3比特的反轉(zhuǎn)輸出從“I”變化為“0”，下位計數(shù)器103a的計數(shù)值產(chǎn)生退位。由于該退位，下位計數(shù)器103b的計數(shù)值減去I。在第I下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器103a、103b所保持的值為3’b [I] 001 (相當于-7)，上位計數(shù)器101所保持的值為9’b0000_0001_l (相當于3)。利用12比特表現(xiàn)這些值時，為12，b0000_0001_1001。接著，下位計數(shù)器103a、103b和上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器103a、103b所保持的值為3’ b
110(相當于6)，上位計數(shù)器101所保持的值為9’bllll_1110_0(相當于-4)。利用12比特表現(xiàn)這些值時，為12’bllll_1110_0110。在本例中，與第3實施方式同樣，在對值進行反轉(zhuǎn)后不加I。接著，控制信號CLMODE/CHMODE成為H狀態(tài)。由此，下位計數(shù)器103a、103b和上位計數(shù)器101的動作模式成為數(shù)據(jù)保護模式?！兜?次讀出》接著，通過控制信號LRST對鎖存電路D_0 D_7進行復位。這里，不進行基于控制信號CLRST的下位計數(shù)器103a、103b的計數(shù)值的復位和基于控制信號CHSET的上位計數(shù)器101的計數(shù)值的設置。然后，控制信號CLMODE/CHMODE成為L狀態(tài)。由此，下位計數(shù)器103a、103b和上位計數(shù)器101的動作模式成為計數(shù)模式。在該時刻，下位計數(shù)器103a、103b所保持的值為3’ b
110 (相當于6)，上位計數(shù)器101所保持的值為9’ bllll_1110_0 (相當于-4)。利用12比特表現(xiàn)這些值時，為12’ bllll_1110_0110。在滿足規(guī)定條件的第2定時(在所述動作中為從斜波部19提供的斜波和信號電平的比較的第2定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VCO 100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第2下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時亥丨J，下位計數(shù)器103a、103b所保持的值為3’b
110 (相當于6)，上位計數(shù)器101所保持的值為9’ b0000_0001_l (相當于3)。利用12比特表現(xiàn)這些值時，為12’ b0000_0001_1110。然后，進行第2下位相位信號的二進制處理。通過第2下位相位信號的二進制處理，從運算電路106向下位計數(shù)器103a輸出計數(shù)時鐘，下位計數(shù)器103a進行計數(shù)。在本例中，下位計數(shù)器103a的第3比特的反轉(zhuǎn)輸出被輸入到下位計數(shù)器103b。在下位計數(shù)器103a的第3比特的輸出從“0”變化為“I”的定時，下位計數(shù)器103a的第3比特的反轉(zhuǎn)輸出從“I”變化為“0”，下位計數(shù)器103a的計數(shù)值產(chǎn)生退位。由于該退位，下位計數(shù)器103b的計數(shù)值減去I。在第2下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器103a、103b所保持的值為3’b [I] 111 (相當于-I)，上位計數(shù)器101所保持的值為9’b0000_0001_l (相當于3)。利用12比特表現(xiàn)這些值時，為12’ b0000_0001_llll。
然后，需要根據(jù)下位計數(shù)器103b的計數(shù)值進行上位計數(shù)值的調(diào)整。在本例中，在下位計數(shù)器103b的計數(shù)值為I的情況下，需要在上位計數(shù)器101的計數(shù)值中加上I。并且，在反轉(zhuǎn)前的下位計數(shù)器103b的計數(shù)值為0的情況下，不需要對上位計數(shù)器101的計數(shù)值進
行調(diào)整。如上所述，進行判定部105的判定和上位計數(shù)值的相加。在下位計數(shù)器103b的計數(shù)值為I的情況下，判定部105輸出相加用的計數(shù)時鐘，在下位計數(shù)器103b的計數(shù)值為0的情況下，判定部105不輸出計數(shù)時鐘。在本例的情況下，由于下位計數(shù)器103b的計數(shù)值為1，所以判定部105輸出計數(shù)時鐘。因此，當上位計數(shù)器101的計數(shù)時鐘被切換為判定部105的輸出信號時，上位計數(shù)器101的計數(shù)值增加I。在該時刻，下位計數(shù)器103a、103b所保持的值為3’b[l]lll(相當于-I)，上位計數(shù)器101所保持的值為9’b0000_0010_0 (相當于4)。利用12比特表現(xiàn)這些值時，為 12，b0000_0010_0111。如上所述，由于下位計數(shù)器103a、103b的計數(shù)值為負數(shù)，所以僅下位計數(shù)器103a、103b的計數(shù)值被反轉(zhuǎn)(圖17中省略)。在該時刻，下位計數(shù)器103a、103b所保持的值為3，b
000(相當于0)，上位計數(shù)器101所保持的值為9，b0000_0010_0(相當于4)。利用12比特表現(xiàn)這些值時，為12’b0000_0010_0000(相當于32)。在二進制數(shù)的相減中，在對值進行反轉(zhuǎn)后，需要加上1，但是，如上所述，由于在第I次讀出時也對值進行反轉(zhuǎn)，所以各反轉(zhuǎn)后加上I而導致的值的變化被抵消。因此，在本例中，關于下位計數(shù)值，在對值進行反轉(zhuǎn)后不加I。通過水平選擇部14，經(jīng)由水平信號線將由第2下位計數(shù)值和第2上位計數(shù)值構成的數(shù)字數(shù)據(jù)轉(zhuǎn)送到輸出部17。通過上述動作，得到與第I像素信號和第2像素信號的差分對應的二進制數(shù)據(jù)。另外，在上述中，在進行下位計數(shù)器103a、103b的計數(shù)值的反轉(zhuǎn)時，進行標志用比特即下位計數(shù)器103b的計數(shù)值的反轉(zhuǎn)，但是，也可以不進行下位計數(shù)器103b的計數(shù)值的反轉(zhuǎn)。在不進行下位計數(shù)器103b的計數(shù)值的反轉(zhuǎn)的情況下，與上述相反地變更基于下位計數(shù)器103b的計數(shù)值的判定部105的判定基準即可。如上所述，根據(jù)本實施方式，由于在計數(shù)時鐘的切換時保護上位計數(shù)器101所保持的計數(shù)值，所以能夠抑制伴隨計數(shù)時鐘的切換而產(chǎn)生誤計數(shù)。并且，由于下位計數(shù)器103a、103b和上位計數(shù)器101僅具有I種計數(shù)模式(在本實施方式中，下位計數(shù)器103a、103b為遞減計數(shù)模式，上位計數(shù)器101為上位計數(shù)模式)即可，所以能夠利用簡易的電路結(jié)構實現(xiàn)AD轉(zhuǎn)換電路。(第5實施方式)接著，對本發(fā)明的第5實施方式進行說明。除了列AD轉(zhuǎn)換部16以外，本實施方式的攝像裝置的結(jié)構與圖I所示的結(jié)構相同。由于除此之外大致相同，所以省略說明。圖18是示出本發(fā)明的第5實施方式的列AD轉(zhuǎn)換部的一部分結(jié)構的框圖。為了進一步對圖I的列AD轉(zhuǎn)換部16進行說明，圖18示出除了比較部110以外而摘錄一部分的詳細結(jié)構的一例。下面，對圖13所示的結(jié)構進行說明。如圖13所示，設有鎖存部108、運算電路106、下位調(diào)整電路104、下位計數(shù)器10 3a、103b、判定部105、切換部109、上位調(diào)整電路102、上位計數(shù)器101。由于下位調(diào)整電路104、下位計數(shù)器103a、103b、判定部105、上位調(diào)整電路102、上位計數(shù)器101以外的結(jié)構與圖2所示的結(jié)構相同，所以省略說明。下位計數(shù)器103a、103b構成4比特的二進制計數(shù)器電路。下位計數(shù)器103a對第I比特 第3比特的計數(shù)值進行計數(shù)，下位計數(shù)器103b對第4比特的計數(shù)值進行計數(shù)。下位計數(shù)器103b是根據(jù)在下位計數(shù)器103a進行計數(shù)時產(chǎn)生的進位來進行計數(shù)的標志用計數(shù)器。另外，在本例中，下位計數(shù)器103a的第3比特的反轉(zhuǎn)輸出被輸入到下位計數(shù)器103b。并且，在第I實施方式和第2實施方式中，用于進行計數(shù)值的復位的控制信號CHRST被輸入到上位計數(shù)器101，但是，在本實施方式中，用于將計數(shù)值設置為規(guī)定值的控制信號CHSET被輸入到上位計數(shù)器101。即，本實施方式的上位計數(shù)器101具有數(shù)據(jù)設置功能。下位調(diào)整電路104構成下位調(diào)整部，在下位計數(shù)器103所保持的值被反轉(zhuǎn)后，根據(jù)控制信號LCNT，生成用于對該值進行調(diào)整的調(diào)整脈沖，并輸出到下位計數(shù)器103。上位調(diào)整電路102構成上位調(diào)整部，在上位計數(shù)器101所保持的值被反轉(zhuǎn)后，根據(jù)控制信號HCNT，生成用于對該值進行調(diào)整的調(diào)整脈沖，并輸出到上位計數(shù)器101。判定部105在由控制信號FLAG指定的期間內(nèi)，根據(jù)下位計數(shù)器103b的輸出信號，判定是否需要進行上位計數(shù)值的調(diào)整。在判定為需要進行上位計數(shù)值的調(diào)整的情況下，判定部105將用于進行上位計數(shù)值的相加的計數(shù)時鐘輸出到切換部109。由圖I的斜波部19、VCO 100、比較部110和圖18所示的各結(jié)構構成的部分是本發(fā)明的AD轉(zhuǎn)換電路的一例。接著，對本例的動作進行說明。下面，對第I次和第2次的各讀出動作和此后的相減(⑶S處理)進行詳細說明。為了易于說明，設上位計數(shù)器101和下位計數(shù)器103a、103b的計數(shù)模式為遞增計數(shù)模式，設上位計數(shù)器101和下位計數(shù)器103a、103b在計數(shù)時鐘的下降沿的定時進行計數(shù)。并且，適當省略與所述動作相同的動作的說明。與第3實施方式同樣，在本實施方式中，僅在第2次讀出時進行計數(shù)時鐘的切換。〈第I次讀出〉在從任意像素行的單位像素3向垂直信號線13的第I次讀出穩(wěn)定后，斜波部19輸出斜波。比較部110對該斜波與復位電平進行比較。其間，上位計數(shù)器101將從VCO 100輸出的時鐘作為計數(shù)時鐘進行計數(shù)。比較部110對從斜波部19提供的斜波與復位電平進行比較，在雙方的電壓大致一致時(第I定時)，使比較輸出反轉(zhuǎn)。在該第I定時，鎖存部108保持VCO 100的邏輯狀態(tài)作為第I下位相位信號。并且，在該第I定時，上位計數(shù)器101停止計數(shù)動作，由此，保持邏輯狀態(tài)作為第I上位計數(shù)值。接著，斜波部19停止生成斜波。然后，運算電路106生成與在鎖存部108中保持的第I下位相位信號對應的時鐘信號即第I下位計數(shù)信號，并輸出到下位計數(shù)器103a、103b。下位計數(shù)器103a、103b將第I下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)。由此，得到第I下位計數(shù)值。接著，構成下位計數(shù)器103a、103b所保持的第I下位計數(shù)值和上位計數(shù)器101所保持的第I上位計數(shù)值的各比特的值被反轉(zhuǎn)。接著，下位調(diào)整電路104生成調(diào)整脈沖并輸出到下位計數(shù)器103a、103b，并且，上位調(diào)整電路102生成調(diào)整脈沖并輸出到上位計數(shù)器101。下位計數(shù)器103a、103b和上位計數(shù)器101將各個調(diào)整脈沖作為計數(shù)時鐘進行計數(shù)?！吹?次讀出〉
接著，在第2次讀出時，讀出與每個單位像素3的入射光量對應的信號電平，進行與第I次讀出相同的動作。在從任意像素行的單位像素3向垂直信號線13的第2次讀出穩(wěn)定后，斜波部19輸出斜波。比較部110對該斜波與信號電平進行比較。其間，上位計數(shù)器101將從VCO 100輸出的時鐘作為計數(shù)時鐘進行計數(shù)。比較部110對從斜波部19提供的斜波與信號電平進行比較，在雙方的電壓大致一致時(第2定時)，使比較輸出反轉(zhuǎn)。在該第2定時，鎖存部108保持VCO 100的邏輯狀態(tài)作為第2下位相位信號。并且，在該第2定時，上位計數(shù)器101停止計數(shù)動作，由此，保持邏輯狀態(tài)作為第2上位計數(shù)值。由此，得到與復位電平和信號電平的差分對應的上位計數(shù)值。接著，斜波部19停止生成斜波。然后，運算電路106生成與在鎖存部108中保持的第2下位相位信號對應的時鐘信號即第2下位計數(shù)信號，并輸出到下位計數(shù)器103a、103b。下位計數(shù)器103a、103b將第2下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)。由此，得到與復位電平和信號電平的差分對應的下位計數(shù)值即第2下位計數(shù)值。在下位計數(shù)器103103a、103b進行計數(shù)的期間內(nèi)，上位計數(shù)器101根據(jù)下位計數(shù)器103103a、103b中的進位進行計數(shù)。接著，對輸入到上位計數(shù)器101的計數(shù)時鐘進行切換。切換后的計數(shù)時鐘是基于下位計數(shù)器103b的輸出信號的判定部105的輸出信號。另外，為了抑制誤計數(shù)的產(chǎn)生，設上位計數(shù)器101的動作模式為數(shù)據(jù)保護模式來進行計數(shù)時鐘的切換。在下位計數(shù)器103b的輸出信號為L狀態(tài)的情況下，判定部105輸出計數(shù)時鐘，在下位計數(shù)器103b的輸出信號為H狀態(tài)的情況下，判定部105不輸出計數(shù)時鐘。在從判定部105輸出計數(shù)時鐘的情況下，上位計數(shù)器101的上位計數(shù)值加上I。如上所述，得到與復位電平和信號電平的差分對應的第2下位計數(shù)值和第2上位計數(shù)值。通過水平選擇部14，經(jīng)由水平信號線將由第2下位計數(shù)值和第2上位計數(shù)值構成的數(shù)字數(shù)據(jù)轉(zhuǎn)送到輸出部17。接著，使用具體例對圖18所示的結(jié)構的動作進行說明。在本說明中，對使用合計4比特的遞增計數(shù)器電路作為下位計數(shù)器103a、103b、使用9比特的遞增計數(shù)器電路作為上位計數(shù)器101的情況進行說明。在以下說明中，適當省略與圖2所示的結(jié)構的動作相同的部分的說明。下面，說明進行第I像素信號和接著的第2像素信號的相減(⑶S處理)的例子。在本例中，進行使用2的補數(shù)的二進制數(shù)的相減。圖19和圖20是示出本發(fā)明的第5實施方式的相減時的動作的時序圖。圖19和圖20不出各信號的波形。圖19不出第I次讀出時的各信號的波形，圖20示出第2次讀出時的各信號的波形。這里，設與第I像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，基于第I像素信號的上位計數(shù)值為3，設與第2像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，基于第2像素信號的上位計數(shù)值為7。S卩，第I像素信號對應于31 ( = 7+8X3)，第2像素信號對應于63 ( = 7+8X7)，從第2像素信號減去第I像素信號(⑶S處理)后的值為32?！兜贗次讀出》最初，控制信號CLMODE/CHMODE為L狀態(tài)，下位計數(shù)器103a、103b和上位計數(shù)器101的動作模式被設定為計數(shù)模式。接著，通過控制信號CLRST對下位計數(shù)器103a、103b的計數(shù)值進行復位。并且，通過控制信號CHSET將上位計數(shù)器101的計數(shù)值設置成規(guī)定值(該情況下為9’ b0000_0000_l)。同時，通過控制信號LRST對鎖存電路D_0 D_7的邏輯狀態(tài)進行復位。由于控制信號SEL被設定為L狀態(tài)，所以上位計數(shù)器101的計數(shù)時鐘被設定為鎖存部108的鎖存電路D_7的輸出 。因此，在比較處理的結(jié)束時刻之前，經(jīng)由鎖存電路D_7和切換部109向上位計數(shù)器101輸入時鐘信號CK7，上位計數(shù)器101將時鐘信號CK7作為計數(shù)時鐘進行計數(shù)。在比較處理的開始時刻，下位計數(shù)器103a、103b所保持的值為3’ b
000，上位計數(shù)器101所保持的值為9’ b0000_0000_lo利用12比特表現(xiàn)這些值時，為 12， b0000_0000_1000。在滿足規(guī)定條件的第I定時(在所述動作中為從斜波部19提供的斜波和復位電平的比較的第I定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VCO 100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第I下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器103a、103b所保持的值為3’ b
000，上位計數(shù)器101所保持的值為9，b0000_0010_0(相當于4)。利用12比特表現(xiàn)這些值時，為12，b0000_0010_0000。接著，進行第I下位相位信號的二進制處理。通過第I下位相位信號的二進制處理，從運算電路106向下位計數(shù)器103a輸出計數(shù)時鐘，下位計數(shù)器103a進行計數(shù)。在本例中，下位計數(shù)器103的計數(shù)值不產(chǎn)生進位。在第I下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器103a、103b所保持的值為3’ b
111 (相當于7)，上位計數(shù)器101所保持的值為9，b0000_0010_0(相當于4)。利用12比特表現(xiàn)這些值時，為12，b0000_0010_0111。接著，下位計數(shù)器103a、103b和上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)。在該時刻，下位計數(shù)器103a、103b所保持的值為3’ b[l]000(相當于-8)，上位計數(shù)器101所保持的值為9，bllll_1101_l(相當于-5)。利用12比特表現(xiàn)這些值時，為12，bllll_1101_1000。在二進制數(shù)的相減中，由于在對值進行反轉(zhuǎn)后，需要加上1，所以下位調(diào)整電路104根據(jù)控制信號LCNT生成I個脈沖的調(diào)整脈沖，并輸出到下位計數(shù)器103a、103b。下位計數(shù)器103a、103b將調(diào)整脈沖作為計數(shù)時鐘進行計數(shù)。并且，上位調(diào)整電路102根據(jù)控制信號HCNT生成I個脈沖的調(diào)整脈沖，并輸出到上位計數(shù)器101。上位計數(shù)器101將調(diào)整脈沖作為計數(shù)時鐘進行計數(shù)。通過該計數(shù)，上位計數(shù)器101的計數(shù)值增加I。在該時刻，下位計數(shù)器103a、103b所保持的值為3’ b[I]001 (相當于_7)，上位計數(shù)器101所保持的值為9’bllll_1110_0(相當于-4)。利用12比特表現(xiàn)這些值時，為12’bllll_1110_0001。另外，在本例中，由于下位計數(shù)器103a、103b和上位計數(shù)器101作為單獨的計數(shù)器電路進行動作，所以與第2實施方式不同，針對下位計數(shù)器103a、103b和上位計數(shù)器101的雙方進行計數(shù)值的調(diào)整。接著，控制信號CLMODE/CHMODE成為H狀態(tài)。由此，下位計數(shù)器103a、103b和上位計數(shù)器101的動作模式成為數(shù)據(jù)保護模式?！兜?次讀出》接著，通過控制信號LRST對鎖存電路D_0 D_7進行復位。這里，不進行基于控制信號CLRST的下位計數(shù)器103a、103b的計數(shù)值的復位和基于控制信號CHSET的上位計數(shù)器101的計數(shù)值的設置。然后，控制信號CLMODE/CHMODE成為L狀態(tài)。由此，下位計數(shù)器103a、103b和上位計數(shù)器101的動作模式成為計數(shù)模式。在該時刻，下位計數(shù)器103a、103b所保持的值為3 ’ b [ I] OOI (相當于-7)，上位計數(shù)器101所保持的值為9 ’ b 1111_1110_0 (相當于-4)。利用12比特表現(xiàn)這些值時，為12’ bllll_1110_0001。在滿足規(guī)定條件的第2定時(在所述動作中為從斜波部19提供的斜波和信號電平的比較的第2定時)，控制信號Hold反轉(zhuǎn)，保持該時刻的VCO 100的邏輯狀態(tài)即時鐘信號CKO CK7的狀態(tài)(第2下位相位信號)。同時，上位計數(shù)器101停止計數(shù)動作。在該時刻，下位計數(shù)器103a、103b所保持的值為3’b [I] 001 (相當于-7)，上位計數(shù)器101所保持的值為9’ b0000_0001_l(相當于3)。利用12比特表現(xiàn)這些值時，為12，b0000_0001_1001。然后，進行第2下位相位信號的二進 制處理。通過第2下位相位信號的二進制處理，從運算電路106向下位計數(shù)器103a輸出計數(shù)時鐘，下位計數(shù)器103a進行計數(shù)。在下位計數(shù)器103a的第3比特的輸出從“I”變化為“0”的定時，下位計數(shù)器103a的計數(shù)值產(chǎn)生進位。由于該進位，下位計數(shù)器103b的計數(shù)值加上I。在第2下位相位信號的二進制處理結(jié)束的時刻，下位計數(shù)器103a、103b所保持的值為3’ b
000(相當于0)，上位計數(shù)器101所保持的值為9’b0000_0001_l(相當于3)。利用12比特表現(xiàn)這些值時，成為12， b0000_0001_1000。接著，進行判定部105的判定和上位計數(shù)值的相減。在下位計數(shù)器103b的計數(shù)值為0的情況下，判定部105輸出計數(shù)時鐘，在下位計數(shù)器103b的計數(shù)值為I的情況下，判定部105不輸出計數(shù)時鐘。首先，控制信號CLMODE/CHMODE成為H狀態(tài)。由此，下位計數(shù)器103a、103b和上位計數(shù)器101的動作模式成為數(shù)據(jù)保護模式。然后，控制信號SEL被設定為H狀態(tài)。該時刻的上位計數(shù)器101的計數(shù)時鐘是判定部105的輸出信號。在該時刻，下位計數(shù)器103a、103b所保持的值為3’ b
000(相當于0)，上位計數(shù)器101所保持的值為9’ b0000_0001_l(相當于3)。利用12比特表現(xiàn)這些值時，成為12’ b0000_0001_1000。接著，控制信號CLMODE/CHMODE為L狀態(tài)，下位計數(shù)器103a、103b和上位計數(shù)器101的動作模式被設定為計數(shù)模式。由于下位計數(shù)器103b的計數(shù)值為0，所以判定部105輸出計數(shù)時鐘。上位計數(shù)器101根據(jù)該計數(shù)時鐘進行計數(shù)。通過該計數(shù)，上位計數(shù)器101的計數(shù)值增加I。在該時刻，下位計數(shù)器103a、103b所保持的值為3，b
000(相當于0)，上位計數(shù)器101所保持的值為9’ b0000_0010_0(相當于4)。利用12比特表現(xiàn)這些值時，為12，b0000_0010_0000(相當于 32)。通過水平選擇部14，經(jīng)由水平信號線將由第2下位計數(shù)值和第2上位計數(shù)值構成的數(shù)字數(shù)據(jù)轉(zhuǎn)送到輸出部17。通過上述動作，得到與第I像素信號和第2像素信號的差分對應的二進制數(shù)據(jù)。接著，在本例中，對最初將上位計數(shù)器101的計數(shù)值設置成規(guī)定值的理由進行說明。在最初對上位計數(shù)器101的計數(shù)值進行復位后進行計數(shù)時的動作如下所述。在以下說明中，與上述說明同樣，設與第I像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，基于第I像素信號的上位計數(shù)值為3，設與第2像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，基于第2像素信號的上位計數(shù)值為7。S卩，第I像素信號對應于31 ( = 7+8X3)，第2像素信號對應于63( = 7+8X7)，從第2像素信號減去第I像素信號(⑶S處理)后的值為32。另外，在以下說明中，適當省略與上述說明相同的部分的說明。并且，設上位計數(shù)器101也具有復位功能來進行說明?！兜贗次讀出》
第I次讀出中的動作與上述動作相同。但是，由于最初對上位計數(shù)器101的計數(shù)值進行復位，所以上位計數(shù)器101的計數(shù)值與上述動作中的計數(shù)值不同。在第I次讀出的結(jié)束時刻，下位計數(shù)器103a、103b所保持的值為3’b [I] 001 (相當于-7)，上位計數(shù)器101所保持的值為9’bllll_1110_l(相當于-3)。利用12比特表現(xiàn)這些值時，為12’bllll_1110_1001?！兜?次讀出》在第2次讀出中，對輸入到上位計數(shù)器101的計數(shù)時鐘進行切換之前的動作與上述動作相同。但是，由于最初對上位計數(shù)器101的計數(shù)值進行復位，所以上位計數(shù)器101的計數(shù)值與上述動作中的計數(shù)值不同。在進行計數(shù)時鐘的切換的時刻，下位計數(shù)器103a、103b所保持的值為3’ b
000(相當于0 )，上位計數(shù)器101所保持的值為9’ b0000_0010_0 (相當于4)。利用12比特表現(xiàn)這些值時，為12’ b0000_0010_0000o然后，需要根據(jù)下位計數(shù)器103b的計數(shù)值進行上位計數(shù)值的調(diào)整。由于在下位計數(shù)器103b的計數(shù)值為I的情況下，下位計數(shù)值為負數(shù)，所以需要從上位計數(shù)器101的計數(shù)值中減去I。并且，在下位計數(shù)器103b的計數(shù)值為0的情況下，不需要對上位計數(shù)器101的計數(shù)值進行調(diào)整。如上所述，進行判定部105的判定和上位計數(shù)值的相減。在下位計數(shù)器103b的計數(shù)值為I的情況下，判定部105輸出相減用的計數(shù)時鐘，在下位計數(shù)器103b的計數(shù)值為0的情況下，判定部105不輸出計數(shù)時鐘。在本例的情況下，由于下位計數(shù)器103b的計數(shù)值為0，所以判定部105不輸出計數(shù)時鐘。因此，即使上位計數(shù)器101的計數(shù)時鐘被切換為判定部105的輸出信號，上位計數(shù)器101的計數(shù)值也不變化。在該時刻，下位計數(shù)器103a、103b所保持的值為3’b
000(相當于0)，上位計數(shù)器101所保持的值為9’ b0000_0010_0 (相當于4)。利用12比特表現(xiàn)這些值時，為12’ b0000_0010_0000(相當于32)。其結(jié)果與所述結(jié)果相同。在本例中，不進行用于調(diào)整上位計數(shù)器101的計數(shù)值的相減。但是，在需要調(diào)整上位計數(shù)器101的計數(shù)值的情況下，在本例中，由于上位計數(shù)器101在遞增計數(shù)模式下進行計數(shù)，所以無法進行用于調(diào)整計數(shù)值的相減。下面，說明需要進行用于調(diào)整上位計數(shù)器101的計數(shù)值的相減的例子。在以下說明中，設與第I像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)7，基于第I像素信號的上位計數(shù)值為3，設與第2像素信號的下位相位信號相當?shù)臓顟B(tài)為狀態(tài)1，基于第2像素信號的上位計數(shù)值為7。即，第I像素信號對應于31 ( = 7+8X3)，第2像素信號對應于57( = 1+8X 7)，從第2像素信號減去第I像素信號(⑶S處理)后的值為26。另外，在以下說明中，適當省略與上述說明相同的部分的說明。并且，設上位計數(shù)器101也具有復位功能來進行說明?！兜贗次讀出》第I次讀出中的動作與上述動作相同。在第I次讀出的結(jié)束時刻，下位計數(shù)器103a、103b所保持的值為3’ b[l]001(相當于-7)，上位計數(shù)器101所保持的值為9’ bllll_1110_l(相當于-3)。利用12比特表現(xiàn)這些值時，為12’ bllll_1110_1001o《第2次讀出》在第2次讀出中，對輸入到上位計數(shù)器101的計數(shù)時鐘進行切換之前的動作與上述動作相同。在進行計數(shù)時鐘的切換的時刻，下位計數(shù)器103a、103b所保持的值為3’ b [I] 010(相當于-6)，上位計數(shù)器101所保持的值為9，0000_0010_0(相當于4)。利用12比特表現(xiàn)這些值時，為12’ b0000_0010_0010o然后，需要根據(jù)下位計數(shù)器103b的計數(shù)值進行上位計數(shù)值的調(diào)整。如上所述，在下位計數(shù)器103b的計數(shù)值為I的情況下，判定部105輸出相減用的計數(shù)時鐘，在下位計數(shù)器103b的計數(shù)值為0的情況下，判定部105不輸出計數(shù)時鐘。在本例的情況下，由于下位計數(shù)器103b的計數(shù)值為1，所以判定部105輸出計數(shù)時鐘。假設上位計數(shù)器101根據(jù)該計數(shù)時鐘進行相減。在該時刻，下位計數(shù)器103a、103b所保持的值為3’ b [I] 010 (相當于-6)， 上位計數(shù)器101所保持的值為9，0000_0001_1 (相當于3)。利用12比特表現(xiàn)這些值時，為12，b0000_0001_1010。在本例中，假設上位計數(shù)器101根據(jù)來自判定部105的計數(shù)時鐘進行相減，但是，實際上由于上位計數(shù)器101在遞增計數(shù)模式下進行計數(shù)，所以無法進行用于調(diào)整計數(shù)值的相減。因此，在本實施方式中，上位計數(shù)器101的計數(shù)值的初始值被設定為從復位時的值中加上I而得到的值。如上所述，在第2次讀出中的下位計數(shù)器103b的計數(shù)值為I的情況下，需要從上位計數(shù)器101的計數(shù)值中減去1，在下位計數(shù)器103b的計數(shù)值為0的情況下，不需要調(diào)整上位計數(shù)器101的計數(shù)值。另一方面，在將上位計數(shù)器101的計數(shù)值的初始值設定為從復位時的值中加上I而得到的值并開始動作的情況下，在第I次讀出時，在上位計數(shù)器101的計數(shù)值被反轉(zhuǎn)后的第2次讀出的開始時刻，上位計數(shù)器101的計數(shù)值成為多余減去I的狀態(tài)。即，在第2次讀出的開始時刻，需要將上位計數(shù)器101的計數(shù)值加上I。因此，在將上位計數(shù)器101的計數(shù)值的初始值設定為從復位時的值中加上I而得到的值并開始動作后，在第2次讀出中的下位計數(shù)器103b的計數(shù)值為I的情況下，不需要調(diào)整上位計數(shù)值，在第2次讀出中的反轉(zhuǎn)前的下位計數(shù)器103b的計數(shù)值為0的情況下，需要將上位計數(shù)值加上I。另外，在本例中，將上位計數(shù)器101的計數(shù)值的初始值設定為從復位時的值中加上I而得到的值，但是，也可以取而代之，設上位計數(shù)器101的計數(shù)值的初始值為復位時的值，在第I次讀出時，在進行計數(shù)值的反轉(zhuǎn)后，不進行計數(shù)值的相加，在第2次讀出時，根據(jù)下位計數(shù)器103b的計數(shù)值進行上位計數(shù)器101的計數(shù)值的相加。這里，根據(jù)相減(⑶S處理)的次數(shù)來設定上位計數(shù)器101的計數(shù)值的初始值。如上所述，根據(jù)本實施方式，由于在計數(shù)時鐘的切換時保護上位計數(shù)器101所保持的計數(shù)值，所以能夠抑制伴隨計數(shù)時鐘的切換而產(chǎn)生誤計數(shù)。并且，由于下位計數(shù)器103a、103b和上位計數(shù)器101僅具有I種計數(shù)模式(在本實施方式中，下位計數(shù)器103a、103b為遞減計數(shù)模式，上位計數(shù)器101為上位計數(shù)模式)即可，所以能夠利用簡易的電路結(jié)構實現(xiàn)AD轉(zhuǎn)換電路。并且，下位調(diào)整電路104和上位調(diào)整電路102輸出調(diào)整脈沖，下位計數(shù)器103a、103b和上位計數(shù)器101將調(diào)整脈沖作為計數(shù)脈沖進行計數(shù)，由此，能夠與將要該計數(shù)之前進行的計數(shù)值的反轉(zhuǎn)連動，實現(xiàn)二進制數(shù)的相減。以上，對本發(fā)明的優(yōu)選實施方式進行了說明例證，但是，這只不過是發(fā)明的例示，不應該認為是限定性的，能夠在不脫離本發(fā)明的精神或范圍的范圍內(nèi)進行追加、刪除、置換和其他變更。即，本發(fā)明不由所述實施方式限定，而由權利要求范圍限定。
權利要求
1.ー種AD轉(zhuǎn)換電路，其特征在于，該AD轉(zhuǎn)換電路具有 參照信號生成部，其生成隨著時間經(jīng)過而增加或減少的參照信號； 比較部，其對作為AD轉(zhuǎn)換對象的模擬信號和所述參照信號進行比較，在所述參照信號相對于所述模擬信號滿足規(guī)定條件的定時，結(jié)束比較處理； 延遲電路，其具有相互連接并使脈沖信號延遲的多個延遲元件，輸出由來自所述多個延遲元件的輸出信號構成的下位相位信號； 鎖存部，其在第I模擬信號的所述比較處理結(jié)束的第I定時對第I下位相位信號進行鎖存后，在第2模擬信號的所述比較處理結(jié)束的第2定時對第2下位相位信號進行鎖存；運算電路，其根據(jù)在所述鎖存部中保持的所述第I下位相位信號生成第I下位計數(shù)信號后，根據(jù)在所述鎖存部中保持的所述第2下位相位信號生成第2下位計數(shù)信號； 下位計數(shù)器，其由第I ニ進制計數(shù)器構成，該第I ニ進制計數(shù)器將所述第I下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，并且輸出第I上位用計數(shù)時鐘，取得第I下位計數(shù)值，對構成該第I下位計數(shù)值的各比特的值進行反轉(zhuǎn)后，將所述第2下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，并且輸出第2上位用計數(shù)時鐘，取得第2下位計數(shù)值；以及 上位計數(shù)器，其由第2 ニ進制計數(shù)器構成，該第2 ニ進制計數(shù)器將構成從所述延遲電路輸出的所述第I下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)，進而根據(jù)所述第I上位用計數(shù)時鐘進行計數(shù)，取得第I上位計數(shù)值，對構成該第I上位計數(shù)值的各比特的值進行反轉(zhuǎn)后，將構成從所述延遲電路輸出的所述第2下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)，進而根據(jù)所述第2上位用計數(shù)時鐘進行計數(shù)，取得第2上位計數(shù)值，該上位計數(shù)器具有在計數(shù)時鐘的切換時保護該第2 ニ進制計數(shù)器所保持的上位計數(shù)值的數(shù)據(jù)保護功能， 所述AD轉(zhuǎn)換電路取得與所述第I模擬信號和所述第2模擬信號的差分對應的數(shù)字數(shù)據(jù)。
2.根據(jù)權利要求I所述的AD轉(zhuǎn)換電路，其特征在干， 所述AD轉(zhuǎn)換電路還具有調(diào)整部，該調(diào)整部將用于對所述第I ニ進制計數(shù)器所保持的下位計數(shù)值或所述第2 ニ進制計數(shù)器所保持的上位計數(shù)值進行調(diào)整的調(diào)整信號作為計數(shù)時鐘，輸出到所述第I ニ進制計數(shù)器或所述第2 ニ進制計數(shù)器。
3.根據(jù)權利要求I所述的AD轉(zhuǎn)換電路，其特征在干， 所述延遲電路是將所述多個延遲元件連接成環(huán)狀而成的圓環(huán)延遲電路。
4.一種攝像裝置，其特征在于，該攝像裝置具有 攝像部，其配置有具有光電轉(zhuǎn)換元件的多個像素，所述多個像素在第I時間輸出與復位電平對應的第I像素信號，在第2時間輸出與所入射的電磁波的大小對應的第2像素信號；以及 權利要求I所述的AD轉(zhuǎn)換電路， 將所述第I像素信號作為所述第I模擬信號，將所述第2像素信號作為所述第2模擬信號。
5.—種AD轉(zhuǎn)換電路，其特征在于，該AD轉(zhuǎn)換電路具有 參照信號生成部，其生成隨著時間經(jīng)過而增加或減少的參照信號； 比較部，其對作為AD轉(zhuǎn)換對象的模擬信號和所述參照信號進行比較，在所述參照信號相對于所述模擬信號滿足規(guī)定條件的定時，結(jié)束比較處理； 延遲電路，其具有相互連接并使脈沖信號延遲的多個延遲元件，輸出由來自所述多個延遲元件的輸出信號構成的下位相位信號； 鎖存部，其在第I模擬信號的所述比較處理結(jié)束的第I定時對第I下位相位信號進行鎖存后，在第2模擬信號的所述比較處理結(jié)束的第2定時對第2下位相位信號進行鎖存；運算電路，其根據(jù)在所述鎖存部中保持的所述第I下位相位信號生成第I下位計數(shù)信號后，根據(jù)在所述鎖存部中保持的所述第2下位相位信號生成第2下位計數(shù)信號； 下位計數(shù)器，其由第I ニ進制計數(shù)器構成，該第I ニ進制計數(shù)器將所述第I下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，取得第I下位計數(shù)值，對構成該第I下位計數(shù)值的各比特的值進行反轉(zhuǎn)后，將所述第2下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，取得第2下位計數(shù)值，輸出基于該第2下位計數(shù)值的標志用比特的上位用計數(shù)時鐘；以及 上位計數(shù)器，其由第2 ニ進制計數(shù)器構成，該第2 ニ進制計數(shù)器將構成從所述延遲電路輸出的所述第I下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)，取得第I上位計數(shù)值，對構成該第I上位計數(shù)值的各比特的值進行反轉(zhuǎn)后，將構成從所述延遲電路輸出的所述第2下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)，進而根據(jù)所述上位用計數(shù)時鐘進行計數(shù)，取得第2上位計數(shù)值，該上位計數(shù)器具有在計數(shù)時鐘的切換時保護該第2 ニ進制計數(shù)器所保持的上位計數(shù)值的數(shù)據(jù)保護功能， 所述AD轉(zhuǎn)換電路取得與所述第I模擬信號和所述第2模擬信號的差分對應的數(shù)字數(shù)據(jù)。
6.根據(jù)權利要求5所述的AD轉(zhuǎn)換電路，其特征在干， 所述上位計數(shù)器還具有數(shù)據(jù)設置功能，該數(shù)據(jù)設置功能設置將構成從所述延遲電路輸出的所述第I下位相位信號的I個所述輸出信號作為計數(shù)時鐘進行計數(shù)時的所述第2 ニ進制計數(shù)器的上位計數(shù)值的初始值。
7.根據(jù)權利要求5所述的AD轉(zhuǎn)換電路，其特征在于， 所述AD轉(zhuǎn)換電路還具有調(diào)整部，該調(diào)整部將用于對所述第I ニ進制計數(shù)器所保持的下位計數(shù)值或所述第2 ニ進制計數(shù)器所保持的上位計數(shù)值進行調(diào)整的調(diào)整信號作為計數(shù)時鐘，輸出到所述第I ニ進制計數(shù)器或所述第2 ニ進制計數(shù)器。
8.根據(jù)權利要求5所述的AD轉(zhuǎn)換電路，其特征在干， 所述延遲電路是將所述多個延遲元件連接成環(huán)狀而成的圓環(huán)延遲電路。
9.一種攝像裝置，其特征在于，該攝像裝置具有 攝像部，其配置有具有光電轉(zhuǎn)換元件的多個像素，所述多個像素在第I時間輸出與復位電平對應的第I像素信號，在第2時間輸出與所入射的電磁波的大小對應的第2像素信號；以及 權利要求5所述的AD轉(zhuǎn)換電路， 將所述第I像素信號作為所述第I模擬信號，將所述第2像素信號作為所述第2模擬信號。
全文摘要
AD轉(zhuǎn)換電路和攝像裝置。具有參照信號生成部；比較部；延遲電路；鎖存部；運算電路；下位計數(shù)器，將第1下位計數(shù)信號作為計數(shù)時鐘進行計數(shù)，輸出第1上位用計數(shù)時鐘，取得第1下位計數(shù)值，對構成第1下位計數(shù)值的各比特的值進行反轉(zhuǎn)后，對第2下位計數(shù)信號進行同樣處理；上位計數(shù)器，將構成從延遲電路輸出的第1下位相位信號的1個輸出信號作為計數(shù)時鐘進行計數(shù)，進而根據(jù)第1上位用計數(shù)時鐘進行計數(shù)，取得第1上位計數(shù)值，對構成第1上位計數(shù)值的各比特的值進行反轉(zhuǎn)后，對構成從所述延遲電路輸出的第2下位相位信號的1個輸出信號進行同樣處理，上位計數(shù)器具有數(shù)據(jù)保護功能，AD轉(zhuǎn)換電路取得與第1模擬信號和第2模擬信號的差分對應的數(shù)字數(shù)據(jù)。
文檔編號H04N5/3745GK102685408SQ20121005719
公開日2012年9月19日 申請日期2012年3月6日 優(yōu)先權日2011年3月8日
發(fā)明者萩原義雄 申請人:奧林巴斯株式會社