專(zhuān)利名稱(chēng)：一種基于中高速傳感器網(wǎng)絡(luò)的開(kāi)發(fā)平臺(tái)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種模塊化可重構(gòu)的開(kāi)發(fā)平臺(tái)，特別是涉及ー種基于中高速傳感器網(wǎng)絡(luò)的開(kāi)發(fā)平臺(tái)。
背景技術(shù)：
隨著通信技術(shù)、嵌入式計(jì)算技術(shù)、傳感器技術(shù)的飛速發(fā)展和日益成熟，具有感知能力、計(jì)算能力和通信能力的傳感器節(jié)點(diǎn)開(kāi)始大規(guī)模涌現(xiàn)，并組成傳感器網(wǎng)絡(luò)。傳感器網(wǎng)絡(luò)是未來(lái)泛在網(wǎng)絡(luò)的重要有機(jī)組成部分，近年來(lái)獲得迅速發(fā)展。針對(duì)傳感器網(wǎng)絡(luò)應(yīng)用多祥、異構(gòu)互聯(lián)、協(xié)同感知等特點(diǎn)，具有高可擴(kuò)展能力、異構(gòu)適應(yīng)能力、高兼容性等的三層體系架構(gòu)是決定傳感器網(wǎng)絡(luò)技術(shù)細(xì)節(jié)和發(fā)展趨勢(shì)的關(guān)鍵。中高速傳感器網(wǎng)絡(luò)是三層體系架構(gòu)中的核心中間層。主要面向傳感數(shù)據(jù)業(yè)務(wù)流量較大、節(jié)點(diǎn)資源受限問(wèn)題相對(duì)緩解的高端傳感節(jié)點(diǎn)組網(wǎng)互聯(lián)，并解決傳感網(wǎng)的中遠(yuǎn)程覆蓋和無(wú)基礎(chǔ)設(shè)施下傳感網(wǎng)絡(luò)覆蓋。開(kāi)發(fā)平臺(tái)一般是指用來(lái)進(jìn)行嵌入式開(kāi)發(fā)和應(yīng)用的硬件電路板和軟件環(huán)境。目前，市場(chǎng)上能買(mǎi)到的開(kāi)發(fā)平臺(tái)基本上包括中央處理器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備、數(shù)據(jù)通路/總線(xiàn)和外部資源接ロ等一系列硬件組件和軟件應(yīng)用實(shí)例，缺少無(wú)線(xiàn)傳輸部分電路和多處理器協(xié)同處理的開(kāi)發(fā)環(huán)境。近年來(lái)，傳感器應(yīng)用發(fā)展迅速，但開(kāi)發(fā)平臺(tái)較少，尤其缺少ー種模塊化可重構(gòu)的多功能開(kāi)發(fā)平臺(tái)?，F(xiàn)在使用比較多的是基于CC2530的Zigbee開(kāi)發(fā)板，其特點(diǎn)是近距離、低復(fù)雜度、自組織、低功耗、低數(shù)據(jù)速率和低成本，是面向低速低性能傳感器網(wǎng)絡(luò)的較好選擇。然而，由于傳感器網(wǎng)絡(luò)應(yīng)用廣泛，存在很多需要較高處理能力、較大數(shù)據(jù)業(yè)務(wù)流量的應(yīng)用，比如說(shuō)中高速傳感器網(wǎng)絡(luò)，目前市場(chǎng)上還沒(méi)有符合這方面應(yīng)用的開(kāi)發(fā)平臺(tái)。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種基于中高速傳感器網(wǎng)絡(luò)的開(kāi)發(fā)平臺(tái)，為覆蓋多數(shù)傳感器網(wǎng)絡(luò)的不同應(yīng)用和異構(gòu)互連提供了可能。本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是提供一種基于中高速傳感器網(wǎng)絡(luò)的開(kāi)發(fā)平臺(tái)，包括母板和可插拔式子板，所述母板上設(shè)有子板接ロ、通用接口和FPGA芯片；所述可插拔式子板包括電源控制子板、核心主控子板、協(xié)處理子板、中高速傳輸子板、低功耗傳輸子板、模擬信號(hào)調(diào)理子板和2G/3G應(yīng)用子板；所述子板接ロ包括電源控制子板接ロ，核心主控子板接ロ，協(xié)處理子板接ロ，中高速傳輸子板接ロ，低功耗傳輸子板接ロ，模擬信號(hào)調(diào)理子板接口和2G/3G應(yīng)用子板接ロ ；所述FPGA芯片分別與子板接口和通用接ロ相連；所述電源控制子板插在電源控制子板接口內(nèi)為母板和各個(gè)子板提供電源，核心主控子板插在核心主控子板接ロ內(nèi)，協(xié)處理子板插在協(xié)處理子板接口內(nèi)，中高速傳輸子板插在中高速傳輸子板接ロ內(nèi)，低功耗傳輸子板插在低功耗傳輸子板接ロ內(nèi)、模擬信號(hào)調(diào)理子板插在模擬信號(hào)調(diào)理子板接ロ內(nèi)，2G/3G應(yīng)用子板插在2G/3G應(yīng)用子板接ロ內(nèi)。所述電源控制子板采用MSP430單片機(jī)和電源轉(zhuǎn)換芯片實(shí)現(xiàn)，通過(guò)可編程的方式輸出不同幅度的電壓，為母板和各個(gè)子板提供電源。所述核心主控子板的處理器為0MAP3530芯片，包含一個(gè)Cortex_A8的ARM子系統(tǒng)和一個(gè)TMS320C64X的DSP子系統(tǒng)，其中，DSP子系統(tǒng)負(fù)責(zé)對(duì)模數(shù)轉(zhuǎn)換后的數(shù)據(jù)進(jìn)行預(yù)處理和算法分析，ARM子系統(tǒng)完成設(shè)備內(nèi)各功能模塊的狀態(tài)控制和任務(wù)調(diào)度，并從DSP子系統(tǒng)或通用接口獲取數(shù)據(jù)，對(duì)數(shù)據(jù)協(xié)議格式進(jìn)行處理轉(zhuǎn)換。所述協(xié)處理子板包含一片TMS320DM365高清處理器；該高清處理器集成了一顆ARM926EJ-S內(nèi)核，一個(gè)H. 264高清編解碼器HDVICP和一個(gè)MPEG-4/JPEG高清編解碼器MJCP。 所述中高速傳輸子板包含一塊基帶處理子板和一塊RF傳輸子板，所述的基帶處理子板的核心組件為一片xilinx-Sparton6系列FPGA,用來(lái)實(shí)現(xiàn)調(diào)制方式的算法驗(yàn)證。所述模擬信號(hào)調(diào)理子板采用6通道模數(shù)轉(zhuǎn)換芯片ADS8365實(shí)現(xiàn)對(duì)傳感器輸入的模擬信號(hào)進(jìn)行放大、濾波和模數(shù)變換。所述低功耗傳輸子板通過(guò)一個(gè)低速傳感器實(shí)現(xiàn)低速傳感器網(wǎng)絡(luò)接入中高速傳感器網(wǎng)絡(luò)的功能開(kāi)發(fā)和驗(yàn)證。所述2G/3G應(yīng)用子板采用2G子板和3G子板實(shí)現(xiàn)中高速傳感器網(wǎng)絡(luò)接入2G/3G網(wǎng)絡(luò)的功能開(kāi)發(fā)和驗(yàn)證。所述通用接口包括以太網(wǎng)口、RS232接口、RS485接口、USB接口、光纖接口、CAN接口、PCI-E接口、音視頻接口和多通道模擬信號(hào)接口。有益效果由于采用了上述的技術(shù)方案，本發(fā)明與現(xiàn)有技術(shù)相比，具有以下的優(yōu)點(diǎn)和積極效果本發(fā)明為采用母板加可插拔子板的方式實(shí)現(xiàn)模塊化可重構(gòu)設(shè)計(jì)的功能驗(yàn)證平臺(tái)，能夠覆蓋中高速傳感器網(wǎng)絡(luò)對(duì)于物理感知、數(shù)據(jù)融合、協(xié)同處理、無(wú)線(xiàn)傳輸和通用網(wǎng)關(guān)的全部應(yīng)用。除此以外，本開(kāi)發(fā)平臺(tái)具有傳感器網(wǎng)絡(luò)共性平臺(tái)的特征，使得不同應(yīng)用、不同網(wǎng)絡(luò)和不同算法的無(wú)線(xiàn)傳感器網(wǎng)絡(luò)可以在一個(gè)近似相同的平臺(tái)上得到驗(yàn)證。


圖I是本發(fā)明的硬件結(jié)構(gòu)示意圖；圖2是本發(fā)明的電源連接關(guān)系圖；圖3是本發(fā)明的總線(xiàn)連接圖。
具體實(shí)施例方式下面結(jié)合具體實(shí)施例，進(jìn)一步闡述本發(fā)明。應(yīng)理解，這些實(shí)施例僅用于說(shuō)明本發(fā)明而不用于限制本發(fā)明的范圍。此外應(yīng)理解，在閱讀了本發(fā)明講授的內(nèi)容之后，本領(lǐng)域技術(shù)人員可以對(duì)本發(fā)明作各種改動(dòng)或修改，這些等價(jià)形式同樣落于本申請(qǐng)所附權(quán)利要求書(shū)所限定的范圍。本發(fā)明的實(shí)施方式涉及一種開(kāi)發(fā)平臺(tái)硬件，如圖I所示，該平臺(tái)至少包含一塊開(kāi)發(fā)平臺(tái)母板、一塊電源控制子板、一塊核心主控子板、一塊協(xié)處理子板、一塊中高速傳輸子板、一塊低功耗傳輸子板、一塊模擬信號(hào)調(diào)理子板和一塊2G/3G應(yīng)用子板。所述的開(kāi)發(fā)平臺(tái)母板的核心功能是為各個(gè)子板的互連互通、協(xié)同工作提供可編程方案，并為各個(gè)子板提供豐富的外部資源接ロ。所述的開(kāi)發(fā)平臺(tái)母板采用平鋪式設(shè)計(jì)，插拔操作簡(jiǎn)單，ー些重要的信號(hào)均采用TOP層布置，測(cè)試方便。
所述的開(kāi)發(fā)平臺(tái)母板，至少包含一個(gè)電源控制子板接ロ，ー個(gè)核心主控子板接ロ，一個(gè)協(xié)處理子板接ロ，ー個(gè)中高速傳輸子板接ロ，一個(gè)低功耗傳輸子板接ロ，一個(gè)模擬信號(hào)調(diào)理子板接ロ，ー個(gè)2G/3G應(yīng)用子板接ロ，一片xil inx-Sparton3系列FPGA，ー塊5寸LCD顯示屏，一個(gè)鍵盤(pán)接口和多組通用接ロ。所述的多組通用接ロ包括以太網(wǎng)ロ、RS232 ロ、RS485ロ、USB ロ、光纖接ロ、CAN ロ、PCI-E ロ、音視頻口和多通道模擬信號(hào)接ロ。所述的電源控制子板包含一片MSP430和電源轉(zhuǎn)換芯片，通過(guò)可編程的方式輸出不同幅度的電壓，為母板和各個(gè)子板提供靈活的供電方案。所述的核心主控子板的處理器為一片0MAP3530，包含ー個(gè)Cortex_A8的ARM子系統(tǒng)和ー個(gè)TMS320C64X的DSP子系統(tǒng)，具有強(qiáng)大的核心算法處理能力和多協(xié)議的調(diào)度能力，通過(guò)開(kāi)發(fā)平臺(tái)母板和所有子板實(shí)現(xiàn)互連。所述的協(xié)處理子板的處理器為一片TMS320DM365，包含符合生產(chǎn)要求的H. 264、MPEG-4、MPEG-2、MJPEG與VCl硬件編解碼器，適合音頻、圖像和視頻傳感器數(shù)據(jù)的協(xié)處理和開(kāi)發(fā)驗(yàn)證。所述的中高速傳輸子板包含一塊基帶處理子板和ー塊RF傳輸子板，所述的基帶處理子板的核心組件為一片xilinx-Sparton6系列FPGA,用來(lái)實(shí)現(xiàn)擴(kuò)頻、多載波頻分復(fù)用和單載波頻域均衡等調(diào)制方式的算法驗(yàn)證。RF傳輸子板用來(lái)實(shí)現(xiàn)UHF頻段的射頻調(diào)制和解調(diào)。所述的模擬信號(hào)調(diào)理子板主要用來(lái)對(duì)傳感器輸入的模擬信號(hào)進(jìn)行放大、濾波和模數(shù)變換。所述的模擬信號(hào)調(diào)理子板支持寬帶的模擬信號(hào)輸入和高精度的模數(shù)變換，輸出的數(shù)字信號(hào)接入到開(kāi)發(fā)平臺(tái)母板的FPGA中進(jìn)行預(yù)處理。所述的低功耗傳輸子板包含ー個(gè)低速傳感器開(kāi)發(fā)板及供電電路，用來(lái)實(shí)現(xiàn)低速傳感器網(wǎng)絡(luò)接入中高速傳感器網(wǎng)絡(luò)的功能開(kāi)發(fā)和驗(yàn)證。所述的低速傳感器開(kāi)發(fā)板具有豐富的擴(kuò)展功能和統(tǒng)ー的接ロ定義。所述的2G/3G應(yīng)用子板包括ー個(gè)2G子板和ー個(gè)3G子板，用來(lái)實(shí)現(xiàn)中高速傳感器網(wǎng)絡(luò)接入2G/3G網(wǎng)絡(luò)的功能開(kāi)發(fā)和驗(yàn)證。所述的2G子板包含ー個(gè)sim900B核心模塊和外圍電路，所述的3G子板包含一個(gè)sim4222核心模塊和外圍電路。 下面對(duì)每個(gè)子板進(jìn)行具體說(shuō)明。所述的電源控制子板包含一片MSP430單片機(jī)，3片DC-DC模塊和2*64pin的母板接ロ。MSP430單片機(jī)輸出多路GPIO和I2C總線(xiàn)，GPIO ロ控制母板和各個(gè)子板電源的關(guān)斷，保證系統(tǒng)的上電順序，I2C總線(xiàn)和多個(gè)子板的電源芯片相連，控制電源芯片的輸出電壓。3片DC-DC模塊的輸入電壓為12V，輸出分別為9V，5V和3. 3V，滿(mǎn)足母板和各個(gè)子板的電源輸入要求。2*64pin的接ロ與母板相連，其中包含電源輸入引腳，電源輸出引腳，GPIO擴(kuò)展接ロ，I2C總線(xiàn)。電源輸入引腳直接與外部電源相連；電源輸出引腳作為母板和各個(gè)子板的電源輸入；GPI0擴(kuò)展接ロ包含控制引腳和預(yù)留引腳，控制引腳和各電源芯片的使能腳相連；I2C總線(xiàn)通過(guò)母板的硬連線(xiàn)分別與電源控制芯片和核心主控子板的處理器相連。從圖2可知，電源控制子板與母板和各子板之間的連接關(guān)系。所述的核心主控子板的處理器為一片0MAP3530，包含ー個(gè)Cortex_A8的ARM子系統(tǒng)和一個(gè)TMS320C64X的DSP子系統(tǒng)，DSP子系統(tǒng)負(fù)責(zé)對(duì)模數(shù)轉(zhuǎn)換后的數(shù)據(jù)進(jìn)行預(yù)處理和算法分析，ARM子系統(tǒng)完成設(shè)備內(nèi)各功能模塊的狀態(tài)控制和任務(wù)調(diào)度，并從DSP子系統(tǒng)或RS232接口、USB接口、以太網(wǎng)口等獲取數(shù)據(jù)，對(duì)數(shù)據(jù)協(xié)議格式進(jìn)行處理轉(zhuǎn)換，并通過(guò)開(kāi)發(fā)平臺(tái)母板將處理結(jié)果傳輸至其他子板。所述的核心主控子板包含一片IG DDRSDRAM，一片IGNAND FLASH，一片電源管理芯片TPS65930和2*180pin的母板接口。所述的母板接口包括電源，N路模擬信號(hào)線(xiàn)，異步并行總線(xiàn)(數(shù)據(jù)總線(xiàn)+地址總線(xiàn)+控制線(xiàn))，SPI串行總線(xiàn)，視頻數(shù)字接口(camera-bus)，UART 口，以太網(wǎng)口，USB 口，CAN 口，光纖接口，SD 卡接口，LCD顯示屏接口，觸摸屏接口，按鍵接口和GPIO擴(kuò)展接口。其中，異步并行總線(xiàn)、SPI串行總線(xiàn)、視頻數(shù)字接口和GPIO擴(kuò)展接口由Cortex-A8和母板FPGA相連，再通過(guò)現(xiàn)場(chǎng)編程可以靈活的和其他子板總線(xiàn)實(shí)現(xiàn)互連；UART 口、以太網(wǎng)口、USB 口、CAN 口、光纖接口、SD卡接口、按鍵接口、IXD顯示屏和觸摸屏接口由CorteX-A8和母板外部資源接口直接相連；N路模擬信號(hào)線(xiàn)由DSP子系統(tǒng)和母板外部接口相連。所述的協(xié)處理子板包含一片TMS320DM365高清處理器，該處理器集成了一顆ARM926EJ-S內(nèi)核，一個(gè)H. 264高清編解碼器HDVICP和一個(gè)MPEG-4/JPEG高清編解碼器MJCP，可以支持H. 264/MPEG-4的高清視頻編解碼。所述的協(xié)處理子板包含一片256MDDR SDRAM，一片512M NAND FLASH，一片視頻模數(shù)轉(zhuǎn)換芯片TVP5146和2*80pin的母板接口，所述的母板接口包括電源，N路模擬信號(hào)線(xiàn)，異步并行總線(xiàn)(數(shù)據(jù)總線(xiàn)+地址總線(xiàn)+控制線(xiàn))，SPI串行總線(xiàn)，視頻數(shù)字接口，視頻模擬輸入/輸出，UART 口，以太網(wǎng)口，USB 口和GPIO擴(kuò)展接口。其中，異步并行總線(xiàn)、SPI串行總線(xiàn)、視頻數(shù)字接口和GPIO擴(kuò)展接口由ARM和母板FPGA相連，再通過(guò)現(xiàn)場(chǎng)編程可以靈活的和其他子板總線(xiàn)實(shí)現(xiàn)互連；UART 口、以太網(wǎng)口和USB口由ARM和母板外部資源接口直接相連；視頻模擬輸入通過(guò)TVP5146和視頻編解碼器相連；視頻模擬輸出由視頻編解碼器和母板外部接口直接相連。所述的中高速傳輸子板包括基帶子板和射頻子板，所述的基帶子板包含一片xilinx公司的FPGA芯片SpartonXC6SLX150，一片12位并行模數(shù)轉(zhuǎn)換芯片AD9238，一片14位并行數(shù)模轉(zhuǎn)換芯片AD9767，一片串行數(shù)模轉(zhuǎn)換芯片AD5439和兩片外置Flash ROM。AD9767和AD9238用來(lái)實(shí)現(xiàn)調(diào)制信號(hào)的數(shù)模轉(zhuǎn)換和解調(diào)信號(hào)的模數(shù)轉(zhuǎn)換，分別得到兩對(duì)差分信號(hào)I+、I-、Q+、Q-和射頻子板相連；AD5439通過(guò)SPI 口和FPGA相連，分別輸出AFC (自動(dòng)頻偏控制器)和AGC(自動(dòng)增益控制器)的電壓信號(hào)，控制射頻本振和解調(diào)芯片；兩片外置Flash ROM和FPGA芯片采用菊花鏈的方式串行相連，用來(lái)存儲(chǔ)配置文件以防掉電丟失。射頻子板包含一片正交調(diào)制芯片AD8345，一片正交解調(diào)芯片LT5506和一片鎖相環(huán)數(shù)字頻率合成器Si4133。其中，Si4133的SPI 口與基帶子板的FPGA直接相連，由FPGA寫(xiě)入控制字來(lái)生成本振信號(hào)；AD8345和LT5506的收發(fā)切換使能與基帶子板的FPGA直接相連，由基帶程序進(jìn)行控制。除此以外，所述的無(wú)線(xiàn)傳輸模塊還包含一組2*80pin的母板接口，該母板接口包括電源，異步并行總線(xiàn)，SPI串行總線(xiàn)和GPIO擴(kuò)展接口，均與母板FPGA直接相連，通過(guò)現(xiàn)場(chǎng)編程實(shí)現(xiàn)和其他子板的選擇性互連。所述的模擬信號(hào)調(diào)理子板包含一片6通道模數(shù)轉(zhuǎn)換芯片ADS8365，一片0PA340單路運(yùn)放，兩片0PA4340多路運(yùn)放，六片0PA227單路運(yùn)放，六片0PA2227雙路運(yùn)放和一組2*32pin的母板接口。所述的模擬信號(hào)調(diào)理子板母板接口包含電源和模數(shù)轉(zhuǎn)換芯片的并行數(shù)字接口。其中，并行數(shù)字接口和母板FPGA相連。
所述的低功耗傳輸子板主要包含一塊低速傳感器開(kāi)發(fā)板和2*32pin的母板接口。所述的低速傳感器開(kāi)發(fā)板為一類(lèi)設(shè)備，具有標(biāo)準(zhǔn)接口和統(tǒng)一封裝，可以根據(jù)不同功耗、不同頻段和不同應(yīng)用加以選擇。所述的低功耗傳輸子板母板接口包括電源，SPI總線(xiàn)和GPIO擴(kuò)展接口。所述的低功耗模塊的SPI總線(xiàn)、GPIO擴(kuò)展接口與母板FPGA相連。 所述的2G/3G應(yīng)用子板主要包含一塊2G/3G模塊和2*32pin的母板接口。所述的2G/3G模塊為可供集成的通用產(chǎn)品，具有標(biāo)準(zhǔn)接口和統(tǒng)一封裝。本開(kāi)發(fā)平臺(tái)中，2G子板包含一個(gè)sim900B核心模塊和外圍電路，3G子板包含一個(gè)sim4222核心模塊和外圍電路。所述母板接口包括電源，UART 口，USB 口和GPIO擴(kuò)展接口。2G子板使用UART 口，通過(guò)母板與核心主控子板接口直接相連；3G模塊使用USB 口，通過(guò)母板與核心主控子板接口直接相連。所述的開(kāi)發(fā)平臺(tái)母板，不僅需要子板之間、子板與外部接口之間，母板與外部接口之間的硬連線(xiàn)，還需要子板之間面向不同開(kāi)發(fā)應(yīng)用產(chǎn)生的軟連線(xiàn)，軟連線(xiàn)由母板FPGA通過(guò)現(xiàn)場(chǎng)編程來(lái)實(shí)現(xiàn)，主要包括總線(xiàn)之間的選擇性互連、邏輯控制和協(xié)同處理。所述的開(kāi)發(fā)平臺(tái)母板，包含一個(gè)電源控制子板接口，一個(gè)核心主控子板接口，一個(gè)協(xié)處理子板接口，一個(gè)中高速傳輸子板接口，一個(gè)模擬信號(hào)調(diào)理子板接口，一個(gè)低功耗傳輸子板接口，一個(gè)2G/3G應(yīng)用子板接口，一片xilinx-Sparton3系列FPGA，一塊5寸LCD顯示屏，一個(gè)鍵盤(pán)接口和多組通用接口。所述的多組通用接口包括以太網(wǎng)口、RS232 口、RS485口、USB 口、光纖接口、CAN 口、PCI-E 口、SD卡接口、音視頻口和多通道模擬信號(hào)接口。如圖3所示，電源控制子板接口的輸出與其他子板接口的電源輸入相連，I2C總線(xiàn)與電源管理芯片和主控處理器相連；核心主控子板接口的異步并行總線(xiàn)通過(guò)母板FPGA編程和協(xié)處理子板、中高速傳輸子板選擇互連；核心主控子板接口的SPI串行總線(xiàn)通過(guò)母板FPGA編程和協(xié)處理子板、中高速傳輸子板、低功耗傳輸子板選擇互連；母板視頻模數(shù)轉(zhuǎn)換芯片輸出的視頻數(shù)字接口通過(guò)母板FPGA編程和核心主控子板、協(xié)處理子板選擇互連；模擬信號(hào)調(diào)理子板的并行數(shù)字接口與母板FPGA相連，F(xiàn)PGA編程處理后通過(guò)異步并行總線(xiàn)和核心主控子板相連；2G/3G應(yīng)用子板接口通過(guò)母板硬連線(xiàn)與核心主控子板直接相連；母板上其他資源接口均通過(guò)硬連線(xiàn)與核心主控子板、協(xié)處理子板和母板FPGA分別相連。
權(quán)利要求
1.一種基于中高速傳感器網(wǎng)絡(luò)的開(kāi)發(fā)平臺(tái)，包括母板和可插拔式子板，其特征在于，所述母板上設(shè)有子板接口、通用接口和FPGA芯片；所述可插拔式子板包括電源控制子板、核心主控子板、協(xié)處理子板、中高速傳輸子板、低功耗傳輸子板、模擬信號(hào)調(diào)理子板和2G/3G應(yīng)用子板；所述子板接口包括電源控制子板接口，核心主控子板接口，協(xié)處理子板接口，中高速傳輸子板接口，低功耗傳輸子板接口，模擬信號(hào)調(diào)理子板接口和2G/3G應(yīng)用子板接口 ；所述FPGA芯片分別與子板接口和通用接口相連；所述電源控制子板插在電源控制子板接口內(nèi)為母板和各個(gè)子板提供電源，核心主控子板插在核心主控子板接口內(nèi)，協(xié)處理子板插在協(xié)處理子板接口內(nèi)，中高速傳輸子板插在中高速傳輸子板接口內(nèi)，低功耗傳輸子板插在低功耗傳輸子板接口內(nèi)、模擬信號(hào)調(diào)理子板插在模擬信號(hào)調(diào)理子板接口內(nèi)，2G/3G應(yīng)用子板 插在2G/3G應(yīng)用子板接口內(nèi)。
2.根據(jù)權(quán)利要求I所述的基于中高速傳感器網(wǎng)絡(luò)的開(kāi)發(fā)平臺(tái)，其特征在于，所述電源控制子板采用MSP430單片機(jī)和電源轉(zhuǎn)換芯片實(shí)現(xiàn)，通過(guò)可編程的方式輸出不同幅度的電壓，為母板和各個(gè)子板提供電源。
3.根據(jù)權(quán)利要求I所述的基于中高速傳感器網(wǎng)絡(luò)的開(kāi)發(fā)平臺(tái)，其特征在于，所述核心主控子板的處理器為0MAP3530芯片，包含一個(gè)Cortex-A8的ARM子系統(tǒng)和一個(gè)TMS320C64X的DSP子系統(tǒng)，其中，DSP子系統(tǒng)負(fù)責(zé)對(duì)模數(shù)轉(zhuǎn)換后的數(shù)據(jù)進(jìn)行預(yù)處理和算法分析，ARM子系統(tǒng)完成設(shè)備內(nèi)各功能模塊的狀態(tài)控制和任務(wù)調(diào)度，并從DSP子系統(tǒng)或通用接口獲取數(shù)據(jù)，對(duì)數(shù)據(jù)協(xié)議格式進(jìn)行處理轉(zhuǎn)換。
4.根據(jù)權(quán)利要求I所述的基于中高速傳感器網(wǎng)絡(luò)的開(kāi)發(fā)平臺(tái)，其特征在于，所述協(xié)處理子板包含一片TMS320DM365高清處理器；該高清處理器集成了一顆ARM926EJ-S內(nèi)核，一個(gè)H. 264高清編解碼器HDVICP和一個(gè)MPEG-4/JPEG高清編解碼器MJCP。
5.根據(jù)權(quán)利要求I所述的基于中高速傳感器網(wǎng)絡(luò)的開(kāi)發(fā)平臺(tái)，其特征在于，所述中高速傳輸子板包含一塊基帶處理子板和一塊RF傳輸子板，所述的基帶處理子板的核心組件為一片xilinx-Sparton6系列FPGA,用來(lái)實(shí)現(xiàn)調(diào)制方式的算法驗(yàn)證。
6.根據(jù)權(quán)利要求I所述的基于中高速傳感器網(wǎng)絡(luò)的開(kāi)發(fā)平臺(tái)，其特征在于，所述模擬信號(hào)調(diào)理子板采用6通道模數(shù)轉(zhuǎn)換芯片ADS8365實(shí)現(xiàn)對(duì)傳感器輸入的模擬信號(hào)進(jìn)行放大、濾波和模數(shù)變換。
7.根據(jù)權(quán)利要求I所述的基于中高速傳感器網(wǎng)絡(luò)的開(kāi)發(fā)平臺(tái)，其特征在于，所述低功耗傳輸子板通過(guò)一個(gè)低速傳感器實(shí)現(xiàn)低速傳感器網(wǎng)絡(luò)接入中高速傳感器網(wǎng)絡(luò)的功能開(kāi)發(fā)和驗(yàn)證。
8.根據(jù)權(quán)利要求I所述的基于中高速傳感器網(wǎng)絡(luò)的開(kāi)發(fā)平臺(tái)，其特征在于，所述2G/3G應(yīng)用子板采用2G子板和3G子板實(shí)現(xiàn)中高速傳感器網(wǎng)絡(luò)接入2G/3G網(wǎng)絡(luò)的功能開(kāi)發(fā)和驗(yàn)證。
9.根據(jù)權(quán)利要求1-8中任一權(quán)利要求所述的基于中高速傳感器網(wǎng)絡(luò)的開(kāi)發(fā)平臺(tái)，其特征在于，所述通用接口包括以太網(wǎng)口、RS232接口、RS485接口、USB接口、光纖接口、CAN接口、PCI-E接口、音視頻接口和多通道模擬信號(hào)接口。
全文摘要
本發(fā)明涉及一種基于中高速傳感器網(wǎng)絡(luò)的開(kāi)發(fā)平臺(tái)，包括母板和可插拔式子板，所述母板上設(shè)有子板接口、通用接口和FPGA芯片；所述可插拔式子板包括電源控制子板、核心主控子板、協(xié)處理子板、中高速傳輸子板、低功耗傳輸子板、模擬信號(hào)調(diào)理子板和2G/3G應(yīng)用子板；所述子板接口包括電源控制子板接口，核心主控子板接口，協(xié)處理子板接口，中高速傳輸子板接口，低功耗傳輸子板接口，模擬信號(hào)調(diào)理子板接口和2G/3G應(yīng)用子板接口；所述FPGA芯片分別與子板接口和通用接口相連；所述各個(gè)子板插在對(duì)應(yīng)的子板接口內(nèi)。本發(fā)明采用模塊化的設(shè)計(jì)思路，為覆蓋多數(shù)傳感器網(wǎng)絡(luò)的不同應(yīng)用和異構(gòu)互連提供了可能。
文檔編號(hào)H04W84/18GK102625480SQ201210013030
公開(kāi)日2012年8月1日 申請(qǐng)日期2012年1月16日 優(yōu)先權(quán)日2012年1月16日
發(fā)明者付鳳杰, 張唯易, 張士柱, 施玉松, 高丹 申請(qǐng)人:中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所