專利名稱：電視網(wǎng)絡(luò)信號(hào)的fpga平臺(tái)調(diào)試裝置及驗(yàn)證方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電視領(lǐng)域，尤其涉及一種電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置及驗(yàn)證方法。
背景技術(shù)：
在SOC芯片的前期開發(fā)中，系統(tǒng)的調(diào)試驗(yàn)證是至關(guān)重要的，是芯片能否開發(fā)成功的關(guān)鍵。隨著電視信息化的發(fā)展，特別是智能電視的發(fā)展，網(wǎng)絡(luò)成為電視的一部分，是電視信息化發(fā)展的標(biāo)識(shí)。在智能電視SOC系統(tǒng)中，針對(duì)網(wǎng)絡(luò)信號(hào)的接受驗(yàn)證是SOC系統(tǒng)中重要的組成部分， 它驗(yàn)證是否全面關(guān)系SOC芯片成為產(chǎn)品后能否被廣大的用戶所接受；關(guān)系到在市場(chǎng)競(jìng)爭(zhēng)日益白熱化的狀態(tài)下，能否提供據(jù)足夠的競(jìng)爭(zhēng)力。以往的SOC產(chǎn)品的FPGA驗(yàn)證平臺(tái)，在對(duì)網(wǎng)絡(luò)信號(hào)進(jìn)行調(diào)試驗(yàn)證時(shí)，一般通過其他方案從PHY輸出信號(hào)，手工連線方式連接到FPGA平臺(tái)。由于電路的差異及走線的延長，驗(yàn)證時(shí)往往存在不同的干擾，不能夠靈活的對(duì)相應(yīng)參數(shù)設(shè)置，導(dǎo)致不能夠接近真實(shí)的驗(yàn)證結(jié)果。

發(fā)明內(nèi)容
針對(duì)上述問題，本發(fā)明的目的在于提供一種電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置， 以總線方式通過FPGA接口，把網(wǎng)絡(luò)信號(hào)輸出給SOC驗(yàn)證的FPGA平臺(tái)，提高了 SOC芯片前期開發(fā)驗(yàn)證的效率，降低了開發(fā)風(fēng)險(xiǎn)。為達(dá)到上述目的，本發(fā)明所述一種電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置，至少包括調(diào)試集成單元和FPGA平臺(tái)，其中，所述調(diào)試集成單元以總線方式通過FPGA接口與FPGA平臺(tái)連接。優(yōu)選地，所述調(diào)試集成單元至少包括數(shù)據(jù)傳輸接口、隔離變壓器以及以太網(wǎng)物理層收發(fā)器，其中，所述數(shù)據(jù)傳輸接口與所述隔離變壓器相連接，所述隔離變壓器與所述以太網(wǎng)物理層收發(fā)器相連接，所述以太網(wǎng)物理層收發(fā)器采用總線通過FPGA接口與FPGA平臺(tái)相連接。優(yōu)選地，所述總線為媒體獨(dú)立接口總線。優(yōu)選地，所述總線為簡(jiǎn)化媒體獨(dú)立接口總線。優(yōu)選地，所述簡(jiǎn)化媒體獨(dú)立接口總線包括ET_MDC-E、ET_MDI0_E、ET_TXD0-E, ET_ TXDl-Ε, ET_TXD2-E、ET_TXD3_E、ET_TX_EN_E、ET_TX_CLK_E、ET_C0L_E、ET_RXD0_E、ET_ RXDl-E、ET_RXD2-E、ET_RXD3_E、ET_RX_ER_E、ET_RX_CLK_E。優(yōu)選地，所述數(shù)據(jù)傳輸接口為RJ45網(wǎng)絡(luò)接口。優(yōu)選地，所述數(shù)據(jù)傳輸接口為RJll網(wǎng)絡(luò)接口。優(yōu)選地，所述隔離變壓器至少包括差模耦合線圈和轉(zhuǎn)換耦合線圈。優(yōu)選地，所述FPGA接口為120引腳的插座接口。為達(dá)到上述目的，本發(fā)明所述一種驗(yàn)證方法，調(diào)試集成單元以總線方式通過FPGA接口與FPGA平臺(tái)連接，執(zhí)行FPGA平臺(tái)的SOC調(diào)試驗(yàn)證。本發(fā)明的有益效果為本發(fā)明把標(biāo)準(zhǔn)的RJ45網(wǎng)絡(luò)接口、網(wǎng)絡(luò)變壓器、以太網(wǎng)物理層收發(fā)器(PHY)集成在一起，利用媒體獨(dú)立接口總線或簡(jiǎn)化媒體獨(dú)立接口總線，通過標(biāo)準(zhǔn)的FPGA接口，把網(wǎng)絡(luò)信號(hào)輸出給SOC驗(yàn)證的FPGA平臺(tái)，極大減少了線路的干擾，提高了 SOC調(diào)試驗(yàn)證的開發(fā)效率， 降低了開發(fā)風(fēng)險(xiǎn)，在很大程度上保證了驗(yàn)證的真實(shí)性。


圖1是本發(fā)明實(shí)施例所述電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置的結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施例所述電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置的結(jié)構(gòu)框圖；圖3是RJ45網(wǎng)絡(luò)接口的示意圖；圖4是隔離變壓器的示意圖；圖5是以太網(wǎng)物理層收發(fā)器的示意圖；圖6是FPGA接口的示意圖。
具體實(shí)施例方式下面結(jié)合說明書附圖對(duì)本發(fā)明做進(jìn)一步的描述。如圖1所示，本發(fā)明實(shí)施例所述一種電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置，至少包括調(diào)試集成單元1和FPGA平臺(tái)2，其中，所述調(diào)試集成單元1以總線方式通過FPGA接口與 FPGA平臺(tái)2連接。本發(fā)明利用媒體獨(dú)立接口總線或簡(jiǎn)化媒體獨(dú)立接口總線，通過標(biāo)準(zhǔn)的FPGA接口， 把網(wǎng)絡(luò)信號(hào)輸出給SOC驗(yàn)證的FPGA平臺(tái)，極大減少了線路的干擾，提高了 SOC調(diào)試驗(yàn)證的開發(fā)效率，降低了開發(fā)風(fēng)險(xiǎn)，在很大程度上保證了驗(yàn)證的真實(shí)性。作為本發(fā)明的進(jìn)一步實(shí)施例，所述調(diào)試集成單元至少包括數(shù)據(jù)傳輸接口 3、隔離變壓器4以及以太網(wǎng)物理層收發(fā)器5，其中，所述數(shù)據(jù)傳輸接口與所述隔離變壓器相連接，所述隔離變壓器與所述以太網(wǎng)物理層收發(fā)器相連接，所述以太網(wǎng)物理層收發(fā)器采用總線通過 FPGA接口與FPGA平臺(tái)相連接。所述數(shù)據(jù)傳輸接口包括RJ45網(wǎng)絡(luò)接口、RJll網(wǎng)絡(luò)接口、FDDI接口，SC光纖接口， BNC, AUI 等接口。RJll網(wǎng)絡(luò)接口一般使用在網(wǎng)絡(luò)電話或電話機(jī)等，RJll網(wǎng)絡(luò)接口是接插件的通用名稱。其外形定義為6針的連接器件。原名為WExW，這里的χ表示‘活性’，觸點(diǎn)或者打線針。例如，TO6W有全部6個(gè)觸點(diǎn)，編號(hào)1到6，WE4W界面只使用4針最外面的兩個(gè)觸點(diǎn)(1 和6)不用，WE2W只使用中間兩針。對(duì)于RJ11，信息來源是矛盾的，它可以是2或者4芯的 6針接插件。更加混淆的是，RJll并不僅是用于代表6針接插件，它還指4針的版本。若是接在網(wǎng)絡(luò)電視上，還需要一個(gè)調(diào)制解調(diào)器。FDDI 接口(Fiber Distributing Data Interface)為光纖分布式數(shù)據(jù)接口。FDDI 是目前成熟的LAN技術(shù)中傳輸速率最高的一種，具有定時(shí)令牌協(xié)議的特性，支持多種拓?fù)浣Y(jié)構(gòu)，傳輸媒體為光纖。FDDI接口的網(wǎng)卡是適應(yīng)于FDDI (光纖分布數(shù)據(jù)接口)網(wǎng)絡(luò)中，這種網(wǎng)絡(luò)具有IOOMbps的帶寬，但它所使用的傳輸介質(zhì)是光纖，所以這種FDDI接口網(wǎng)卡的接口也是光纖接口的。隨著快速以太網(wǎng)的出現(xiàn)，它的速度優(yōu)越性已不復(fù)存在，但它須采用昂貴的光纖作為傳輸介質(zhì)的缺點(diǎn)并沒有改變，所以目前也非常少見。 SC接口與RJ-45接口看上去很相似，不過SC接口顯得更扁些，其明顯區(qū)別還是里面的觸片，如果是8條細(xì)的銅觸片，則是RJ-45接口，如果是一根銅柱則是SC光纖接口。此類連接器價(jià)格低廉，插拔操作方便，介入損耗波動(dòng)小，抗壓強(qiáng)度較高，安裝密度高。SC光纖接口主要用于局網(wǎng)交換環(huán)境，在一些高性能千兆交換機(jī)和路由器上提供了這種接口，SC光纖接口在100Base-TX以太網(wǎng)時(shí)代就已經(jīng)得到了應(yīng)用，因此當(dāng)時(shí)稱為 100Base-FX(F是光纖單詞fiber的縮寫)，不過當(dāng)時(shí)由于性能并不比雙絞線突出但是成本卻較高，因此沒有得到普及，現(xiàn)在業(yè)界大力推廣千兆網(wǎng)絡(luò)，SC光纖接口則重新受到重視。BNC(基本網(wǎng)絡(luò)卡)接口是10Base2的接頭，即同軸細(xì)纜接頭。可以隔絕視頻輸入信號(hào)，使信號(hào)相互間干擾減少，且信號(hào)帶寬要比普通15針的D型接口大，可達(dá)到更佳的信號(hào)響應(yīng)效果。這種接口的網(wǎng)卡對(duì)應(yīng)用于用細(xì)同軸電纜為傳輸介質(zhì)的以太網(wǎng)或令牌網(wǎng)中，目前這種接口類型的網(wǎng)卡較少見，主要因?yàn)橛眉?xì)同軸電纜作為傳輸介質(zhì)的網(wǎng)絡(luò)就比較少?，F(xiàn)在多用于安防行業(yè)監(jiān)視器傳輸視頻信號(hào)和有線電視室內(nèi)墻壁接口。只有17英寸以上顯示器中的部分新產(chǎn)品才具備這種接口。它的視頻信號(hào)輸入線分別由R、G、B以及水平掃描、垂直掃描五條線構(gòu)成，這種接頭能夠把視頻中三基色的輸入訊號(hào)分開，使它們相互獨(dú)立，這樣可最大限度避免造成干擾，從而使視頻輸入特性得到改善。AUI端口是用來與粗同軸電纜連接的接口，它是一種〃 D"型15針接口，這在令牌環(huán)網(wǎng)或總線型網(wǎng)絡(luò)中是一種比較常見的端口之一。路由器可通過粗同軸電纜收發(fā)器實(shí)現(xiàn)與lOBase-5網(wǎng)絡(luò)的連接，但更多的是借助于外接的收發(fā)轉(zhuǎn)發(fā)器(AUI_to-RJ-45)，實(shí)現(xiàn)與IOBase-T以太網(wǎng)絡(luò)的連接。當(dāng)然也可借助于其他類型的收發(fā)轉(zhuǎn)發(fā)器實(shí)現(xiàn)與細(xì)同軸電纜 (10Base-2)或光纜(IOBase-F)的連接。作為本發(fā)明的進(jìn)一步實(shí)施例，如圖2和圖3所示，所述數(shù)據(jù)傳輸接口可為RJ45網(wǎng)絡(luò)接口。在一個(gè)方案中，所述數(shù)據(jù)傳輸接口為RJ45網(wǎng)絡(luò)接口，如圖3所示，XSl為標(biāo)準(zhǔn)的 RJ45網(wǎng)絡(luò)接口，支持10兆和100兆自適應(yīng)的網(wǎng)絡(luò)連接速度，該接口為數(shù)據(jù)傳輸接口，把接收到的網(wǎng)絡(luò)信號(hào)經(jīng)RXD+、RXD-傳輸給以太網(wǎng)物理層收發(fā)器(PHY) JEPHY的信號(hào)經(jīng)過T)(D+、 T)(D-發(fā)出。隔離變壓器是使一次側(cè)與二次側(cè)的電氣完全絕緣，也使該回路隔離。另外，利用其鐵芯的高頻損耗大的特點(diǎn)，從而抑制高頻雜波傳入控制回路。隔離變壓器是一種1/1的變壓器。初級(jí)單相220V，次級(jí)也是單相220V。或初級(jí)三相380V，次級(jí)也是三相380V。還有隔離變壓器的輸出端跟輸入端是完全“斷路”隔離的，這樣就有效的對(duì)變壓器的輸入端(電網(wǎng)供給的電源電壓)起到了一個(gè)良好的過濾的作用。如圖2和圖4所示，Tl為隔離變壓器， 該隔離器包括差模耦合線圈和轉(zhuǎn)換耦合線圈。它把PHY送出來的差分信號(hào)TXP、TXN用差模耦合線圈耦合濾波以增強(qiáng)信號(hào)，并且通過電磁場(chǎng)的轉(zhuǎn)換耦合線圈轉(zhuǎn)換耦合到連接RJ45網(wǎng)絡(luò)接口一端T)(D+、T)(D-，同樣把RJ45網(wǎng)絡(luò)接口過來的信號(hào)RXD+、RXD-轉(zhuǎn)換耦合為PHY端的 RXP、RXN信號(hào)。這樣不但使網(wǎng)線和PHY之間沒有物理上的連接而傳遞了信號(hào)，隔斷了信號(hào)中的直流分量，還可以在不同OV電平的設(shè)備中傳送數(shù)據(jù)，從而對(duì)雙方的設(shè)備起到保護(hù)作用。PHY 為 PHYSICAL LAYER DEVICE 的簡(jiǎn)稱，即物理層器件。例如，10/100/1000M 是指專用于以太網(wǎng)，支持IEEE 802. 310Mbps、100Mbps、IOOOMbps物理層應(yīng)用的收發(fā)器。即通過
5雙絞線可使用在10Mbps、、1000Mbps以太網(wǎng)的物理層器件。有些PHY可通過光纖收發(fā)器支持IOOMbps (100BASE-FX)以太網(wǎng)。PHY的基本作用為1)對(duì)端口 LINK狀態(tài)的判斷；2)自動(dòng)協(xié)商，當(dāng)然MAC可以修改PHY的寄存器間接控制；完成Mil (RMII)數(shù)據(jù)和串行數(shù)據(jù)流之間的轉(zhuǎn)化包括4B/5B的編碼的轉(zhuǎn)化(不包括10BASE-T)；串行轉(zhuǎn)化；最后轉(zhuǎn)化成低壓信號(hào)，根據(jù)端口不同的工作模式，轉(zhuǎn)化方式也有所不同。例如在100BASE-T下是MLT-3 在10BASE-T下是曼徹斯特編碼；4)在Mil (RMII)的工作方式下，完成沖突檢測(cè)。若是工作于RMII模式下則此項(xiàng)任務(wù)由MAC完成。如圖2和圖5所示，Μ以太網(wǎng)物理層收發(fā)器芯片，物理層定義了數(shù)據(jù)傳送與接收所需要的信號(hào)、線路狀態(tài)、時(shí)鐘基準(zhǔn)、數(shù)據(jù)編碼和電路等，并向數(shù)據(jù)鏈路層設(shè)備提供標(biāo)準(zhǔn)接口， 即媒體獨(dú)立接口總線(Media Independant Interface 即Mil)/簡(jiǎn)化媒體獨(dú)立接口總線 (Reduced Media Independant Interface 即可RMII)。N1 通過RXP\RXN、TXP\TXN差分信號(hào)與網(wǎng)絡(luò)交換數(shù)據(jù)，經(jīng)過內(nèi)部電路處理通過RMII總線，即ET_MDC-E、ET_MDI0_E、ET_TXD0-E, ET_TXD1-E、ET_TXD2-E、ET_TXD3_E、ET_TX_EN_E、ET_TX_CLK_E、ET_C0L_E、ET_RXD0_E、ET_ RXDl-E, ET_RXD2-E、ET_RXD3_E、ET_RX_ER_E、ET_RX_CLK_E 與 MAC 控制器(媒體接入控制器，對(duì)應(yīng)數(shù)據(jù)鏈路層)。在本方案中，MAC控制器集成在SOC系統(tǒng)中，對(duì)應(yīng)于FPGA平臺(tái)。所述 MAC控制器具有數(shù)據(jù)鏈路層則提供尋址機(jī)構(gòu)、數(shù)據(jù)幀的構(gòu)建、數(shù)據(jù)差錯(cuò)檢查、傳送控制、向網(wǎng)絡(luò)層提供標(biāo)準(zhǔn)的數(shù)據(jù)接口等功能。以太網(wǎng)卡中數(shù)據(jù)鏈路層的芯片稱之為MAC控制器。如圖2和圖6所示，CONNl為SAMTEC FPGA接口，它是一個(gè)120引腳的插座接口， 通過這個(gè)接口可以連接到任何帶相應(yīng)接接口的FPGA驗(yàn)證平臺(tái)。該接口為FPGA平臺(tái)支持的標(biāo)準(zhǔn)接口，便于不同裝置信號(hào)之間的緊密連接，能夠有效減小信號(hào)、特別是高速信號(hào)傳輸時(shí)的損耗。RMII (Reduced Media Independant hterface，簡(jiǎn)化媒體獨(dú)立接口)總線，即 ET_MDC-E、ET_MDI0-E、ET_TXD0_E、ET_TXD1_E、ET_TXD2_E、ET_TXD3_E、ET_TX EN-E、ET_TX_ CLK-E、ET_C0L-E、ET_RXD0_E、ET_RXD1-E、ET_RXD2_E、ET_RXD3_E、ET_RX_ER_E、ET_RX_CLK_E 通過該接口與SOC系統(tǒng)驗(yàn)證的FPGA平臺(tái)連接。為達(dá)到上述目的，本發(fā)明所述一種驗(yàn)證方法，調(diào)試集成單元以總線方式通過FPGA 接口與FPGA平臺(tái)連接，執(zhí)行FPGA平臺(tái)的SOC調(diào)試驗(yàn)證。本發(fā)明把標(biāo)準(zhǔn)的RJ45網(wǎng)絡(luò)接口、 網(wǎng)絡(luò)變壓器、以太網(wǎng)物理層收發(fā)器(PHY)集成在一起，利用媒體獨(dú)立接口總線或簡(jiǎn)化媒體獨(dú)立接口總線，通過標(biāo)準(zhǔn)的FPGA接口，把網(wǎng)絡(luò)信號(hào)輸出給SOC驗(yàn)證的FPGA平臺(tái)，極大減少了線路的干擾，提高了 SOC調(diào)試驗(yàn)證的開發(fā)效率，降低了開發(fā)風(fēng)險(xiǎn)，在很大程度上保證了驗(yàn)證的真實(shí)性。FPGA (Field-Programmable Gate Array)，SP現(xiàn)場(chǎng)可編程門陣列。SOC 驗(yàn)證時(shí)把各種IP核，包括CPU，視頻編解碼、以太網(wǎng)MAC ip等用硬件語言設(shè)計(jì)后，通過綜合、布局燒錄到FPGA平臺(tái)。網(wǎng)絡(luò)信號(hào)經(jīng)過FPGA標(biāo)準(zhǔn)接口與FPGA平臺(tái)進(jìn)行通信，經(jīng)過MAC處理，視頻編解碼處理，以及一些后端處理通過LVDS傳輸?shù)狡聊伙@示或通過后端DAC處理后轉(zhuǎn)化為RGB 信號(hào)輸出給顯示器。驗(yàn)證主要通過主觀方法(即根據(jù)相關(guān)主觀測(cè)試方法通過操作查看屏幕顯示信息是否正常)和客觀方法(即通過邏輯分析儀等測(cè)量網(wǎng)絡(luò)信號(hào)是夠符合相關(guān)的協(xié)議標(biāo)準(zhǔn)。
以網(wǎng)絡(luò)電視為例子進(jìn)行說明，當(dāng)網(wǎng)絡(luò)電視與外界交換信息時(shí)，主要包括接收與發(fā)送過程。在接收信號(hào)時(shí)，網(wǎng)絡(luò)上的數(shù)據(jù)通過RJ45網(wǎng)絡(luò)接口的傳輸線RXD+、RXD-傳輸給以太網(wǎng)物理層收發(fā)器(PHY)，PHY定義了數(shù)據(jù)傳送與接收所需要的電與光信號(hào)、線路狀態(tài)、時(shí)鐘基準(zhǔn)、數(shù)據(jù)編碼和電路等。經(jīng)過轉(zhuǎn)換編碼等把數(shù)據(jù)通過RMII或MII總線傳輸給FPGA平臺(tái)驗(yàn)證平臺(tái)的 MAC IP 核，其中 RMII 總線中 ET_RXD0-E、ET_RXD1_E、ET_RXD2_E，ET_RXD3_E 為接收數(shù)據(jù)，ET_C0L-E為沖突檢測(cè)，ET_RX_ER-E為接收錯(cuò)誤，ET_RX_CLK_E為接收時(shí)鐘。 MAC通過ET_MDC-E、ET_MDI0_E這些管理接口對(duì)PHY進(jìn)行查詢和控制。然后經(jīng)過OSI (Open System Interconnection,開放系統(tǒng)互連)其他層的處理，經(jīng)過視頻音頻解碼，再經(jīng)過后端處理轉(zhuǎn)化為LVDS (Low-Voltage Differential Signaling低壓差分信號(hào))信號(hào)給屏顯示。 同樣發(fā)送數(shù)據(jù)時(shí)，把網(wǎng)絡(luò)電視上面的信息經(jīng)過編碼，通過RMII的ET_T)(D0-E、ET_TXD1-E, ET_TXD2-E、ET_TXD3-E、ET_TX_EN_E、ET_TX_CLK_E，在 ET_MDC_E、ET_MDI0_E 的管理配置下經(jīng)過PHY，把信息通過RJ45網(wǎng)絡(luò)接口的T)(D+、TXD-傳送到網(wǎng)絡(luò)中去。目前網(wǎng)絡(luò)電視驗(yàn)證時(shí)，需要查看的主要是是否支持目前網(wǎng)絡(luò)傳輸，接收及處理 IP數(shù)據(jù)；是否支持網(wǎng)絡(luò)視頻格式的視頻解碼，視頻是否能夠正常觀看；支持網(wǎng)頁瀏覽，網(wǎng)絡(luò)瀏覽是否流暢，對(duì)網(wǎng)絡(luò)游戲是否支持等。以上，僅為本發(fā)明的較佳實(shí)施例，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求所界定的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置，其特征在于，至少包括調(diào)試集成單元和 FPGA平臺(tái)，其中，所述調(diào)試集成單元以總線方式通過FPGA接口與FPGA平臺(tái)連接。
2.根據(jù)權(quán)利要求1所述的電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置，其特征在于，所述調(diào)試集成單元至少包括數(shù)據(jù)傳輸接口、隔離變壓器以及以太網(wǎng)物理層收發(fā)器，其中，所述數(shù)據(jù)傳輸接口與所述隔離變壓器相連接，所述隔離變壓器與所述以太網(wǎng)物理層收發(fā)器相連接，所述以太網(wǎng)物理層收發(fā)器采用總線通過FPGA接口與FPGA平臺(tái)相連接。
3.根據(jù)權(quán)利要求2所述的電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置，其特征在于，所述總線為媒體獨(dú)立接口總線。
4.根據(jù)權(quán)利要求2所述的電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置，其特征在于，所述總線為簡(jiǎn)化媒體獨(dú)立接口總線。
5.根據(jù)權(quán)利要求4所述的電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置，其特征在于，所述簡(jiǎn)化媒體獨(dú)立接口總線包括 ET_MDC-E、ET_MDI0-E、ET_TXD0_E、ET_TXD1_E、ET_TXD2_E、ET_ TXD3-E、ET_TX_EN-E、ET_TX_CLK_E、ET_C0L_E、ET_RXD0_E、ET_RXD 卜E、ET_RXD2_E、ET_ RXD3-E、ET_RX_ER-E、ET_RX_CLK_E。
6.根據(jù)權(quán)利要求2、3、4或5所述的電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置，其特征在于， 所述數(shù)據(jù)傳輸接口為RJ45網(wǎng)絡(luò)接口。
7.根據(jù)權(quán)利要求2所述的電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置，其特征在于，所述數(shù)據(jù)傳輸接口為RJll網(wǎng)絡(luò)接口。
8.根據(jù)權(quán)利要求6所述的電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置，其特征在于，所述隔離變壓器至少包括差模耦合線圈和轉(zhuǎn)換耦合線圈。
9.根據(jù)權(quán)利要求8所述的電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置，其特征在于，所述FPGA 接口為120引腳的插座接口。
10.一種驗(yàn)證方法，其特征在于，調(diào)試集成單元以總線方式通過FPGA接口與FPGA平臺(tái)連接，執(zhí)行FPGA平臺(tái)的SOC調(diào)試驗(yàn)證。
全文摘要
本發(fā)明公開一種電視網(wǎng)絡(luò)信號(hào)的FPGA平臺(tái)調(diào)試裝置，至少包括調(diào)試集成單元和FPGA平臺(tái)，其中，所述調(diào)試集成單元以總線方式通過FPGA接口與FPGA平臺(tái)連接。所述調(diào)試集成單元至少包括數(shù)據(jù)傳輸接口、隔離變壓器以及以太網(wǎng)物理層收發(fā)器，其中，所述數(shù)據(jù)傳輸接口與所述隔離變壓器相連接，所述隔離變壓器與所述以太網(wǎng)物理層收發(fā)器相連接，所述以太網(wǎng)物理層收發(fā)器采用總線通過FPGA接口與FPGA平臺(tái)相連接。本發(fā)明利用媒體獨(dú)立接口總線或簡(jiǎn)化媒體獨(dú)立接口總線，通過標(biāo)準(zhǔn)的FPGA接口，把網(wǎng)絡(luò)信號(hào)輸出給SOC驗(yàn)證的FPGA平臺(tái)，極大減少了線路的干擾，提高了SOC調(diào)試驗(yàn)證的開發(fā)效率，降低了開發(fā)風(fēng)險(xiǎn)，在很大程度上保證了驗(yàn)證的真實(shí)性。
文檔編號(hào)H04N21/442GK102497596SQ20111039436
公開日2012年6月13日 申請(qǐng)日期2011年12月2日 優(yōu)先權(quán)日2011年12月2日
發(fā)明者楊元成 申請(qǐng)人:青島海信信芯科技有限公司