專利名稱：基于fpga芯片的多路ip視頻編碼卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及視頻數(shù)據(jù)處理技術(shù)領(lǐng)域，特別涉及一種基于FPGA芯片的多路IP視頻編碼卡。
背景技術(shù)：
目前，基于網(wǎng)絡(luò)交換的多路圖像處理器具有網(wǎng)絡(luò)視頻信號處理能力，幾乎可以接入不限量的網(wǎng)絡(luò)視頻信號，其采用軟件對網(wǎng)絡(luò)視頻信號進行處理，具體流程為步驟1、軟解具有相應(yīng)功能的軟件將網(wǎng)絡(luò)編碼壓縮視頻數(shù)據(jù)解碼為通用格式的網(wǎng)絡(luò)視頻信號，使得網(wǎng)絡(luò)視頻信號的接入種類不受限制，通過對客戶提供的SDK進行二次開發(fā)，網(wǎng)絡(luò)視頻信號的接入更加靈活。步驟2、軟編對于軟解后的通用格式的網(wǎng)絡(luò)視頻信號，具有相應(yīng)功能的軟件再將其編碼為網(wǎng)絡(luò)編碼壓縮視頻數(shù)據(jù)，使編碼后的視頻數(shù)據(jù)在公司級產(chǎn)品內(nèi)部傳輸處理并顯
7J\ ο上述軟解和軟編技術(shù)的優(yōu)點是代碼資源豐富，使用靈活，在出現(xiàn)問題的情況下也容易控制。軟編的缺點是對于通用的CPU編碼，由于沒有專有硬核編碼器支持，畫質(zhì)和碼流都難以控制，速度上也有延時，不得不犧牲某一方面而換取另一方面的提高，且受限于處理器的處理速度，難以同時處理多路網(wǎng)絡(luò)視頻信號。

發(fā)明內(nèi)容
本發(fā)明提出了一種基于FPGA芯片的多路IP視頻編碼卡，用硬件實現(xiàn)對網(wǎng)絡(luò)視頻信號的壓縮編碼。本發(fā)明基于FPGA芯片的多路IP視頻編碼卡，包括FPGA芯片，用于接收計算機通過PCIe發(fā)來的數(shù)據(jù)包，從所述數(shù)據(jù)包中解析出視頻數(shù)據(jù)和控制信息，將解析出的所述視頻數(shù)據(jù)和控制信息轉(zhuǎn)發(fā)至視頻編解碼芯片，將視頻編解碼芯片編碼后的視頻數(shù)據(jù)通過PCIe返回給計算機；視頻編解碼芯片，用于按照所述控制信息對所述視頻數(shù)據(jù)進行編碼。優(yōu)選地，所述FPGA芯片還用于從所述數(shù)據(jù)包中解析出音頻數(shù)據(jù)，將解析出的音頻數(shù)據(jù)轉(zhuǎn)發(fā)至所述視頻編解碼芯片，所述視頻編解碼芯片還用于按照所述控制信息對所述音頻數(shù)據(jù)進行編碼，并將編碼后的音頻數(shù)據(jù)和視頻數(shù)據(jù)打包在一起，所述FPGA芯片將打包在一起的音頻數(shù)據(jù)和視頻數(shù)據(jù)通過PCIe返回給計算機。優(yōu)選地，所述視頻數(shù)據(jù)有η路，所述視頻編解碼芯片的個數(shù)是η個，所述FPGA芯片還用于將解析出的各路視頻數(shù)據(jù)分發(fā)給各所述視頻編解碼芯片，各所述視頻編解碼芯片按照所述控制信息對接收到的視頻數(shù)據(jù)進行編碼，所述FPGA芯片將各所述視頻編解碼芯片編碼后的各路視頻數(shù)據(jù)打包后通過PCIe返回給計算機。優(yōu)選地，所述FPGA芯片還用于對解析出的所述視頻數(shù)據(jù)進行色彩空間轉(zhuǎn)換后再轉(zhuǎn)發(fā)至所述視頻編解碼芯片。優(yōu)選地，所述視頻編解碼芯片為H. 264視頻編解碼芯片。本發(fā)明基于FPGA芯片的多路IP視頻編碼卡，包括FPGA芯片和視頻編解碼芯片， 其中，F(xiàn)PGA芯片完成于計算機之間的數(shù)據(jù)交互，并對多路視頻數(shù)據(jù)進行解包和分包，視頻編解碼芯片對各路視頻數(shù)據(jù)進行編碼。本發(fā)明用上述硬件電路實現(xiàn)對視頻數(shù)據(jù)的編碼壓縮， 相比軟件編碼，速度延時小，畫質(zhì)和碼流容易控制，如果需要對多路視頻數(shù)據(jù)同時處理，通過增加視頻編解碼芯片即可實現(xiàn)，由于只采用了 FPGA芯片和視頻編解碼芯片，結(jié)構(gòu)簡單， 數(shù)據(jù)流清晰，縮小了板卡空間，降低了物料成本，增加了靈活性。


圖1是本發(fā)明基于FPGA芯片的多路IP視頻編碼卡的結(jié)構(gòu)示意圖；圖2是本發(fā)明基于FPGA芯片的多路IP視頻編碼卡與計算機之間數(shù)據(jù)處理的關(guān)系圖。
具體實施例方式為了描述方便，將本發(fā)明基于FPGA芯片的多路IP視頻編碼卡簡稱為IP卡，此處的IP是網(wǎng)絡(luò)的意思。本IP卡通過金手指插在計算機或服務(wù)器的PCIe插槽上，作用是代替計算機軟件實現(xiàn)視頻數(shù)據(jù)的編碼壓縮。下面結(jié)合附圖和實施例詳細解釋本發(fā)明。本發(fā)明基于FPGA芯片的多路IP視頻編碼卡，如圖1所示，包括FPGA芯片，用于接收計算機通過PCIe發(fā)來的數(shù)據(jù)包，從所述數(shù)據(jù)包中解析出視頻數(shù)據(jù)和控制信息，將解析出的所述視頻數(shù)據(jù)和控制信息轉(zhuǎn)發(fā)至視頻編解碼芯片，將視頻編解碼芯片編碼后的視頻數(shù)據(jù)通過PCIe返回給計算機；視頻編解碼芯片，用于按照所述控制信息對所述視頻數(shù)據(jù)進行編碼。由圖1及上述描述可知，F(xiàn)PGA芯片與視頻編解碼芯片相連構(gòu)成了本IP卡，本IP卡結(jié)構(gòu)簡單，數(shù)據(jù)流清晰。如圖2所示，計算機或服務(wù)器把接收到的采用非標視頻編碼技術(shù)編碼的多路視頻數(shù)據(jù)解壓縮為YUV或者RGB數(shù)據(jù)格式后，再連同解碼后的音頻數(shù)據(jù)(可有可無，根據(jù)系統(tǒng)定)和控制信息，一起按照PCIe傳輸協(xié)議打包。其中，每路視頻數(shù)據(jù)需要打上該路的標示 (如視頻1、視頻2、視頻n-1、和視頻η)，以區(qū)別其他路視頻數(shù)據(jù)，對應(yīng)視頻數(shù)據(jù)的音頻數(shù)據(jù)也要打上同該路視頻數(shù)據(jù)相同的標示。音視頻數(shù)據(jù)有η路，相應(yīng)地，視頻編解碼芯片有η 個。FPGA芯片的EMAC接口直接從PCIe接收計算機發(fā)來的數(shù)據(jù)包，F(xiàn)PGA芯片解析數(shù)據(jù)包，數(shù)據(jù)包中包含計算機的控制信息和η路音視頻數(shù)據(jù)。FPGA芯片負責把每路音視頻數(shù)據(jù)拆成PCIe數(shù)據(jù)包規(guī)定的大小，然后發(fā)送到PCIe的內(nèi)存中，等被拆的數(shù)據(jù)包達到一個網(wǎng)絡(luò)數(shù)據(jù)包的大小后，再通過PCIe傳送出去。對于多路網(wǎng)絡(luò)數(shù)據(jù)，只需在PCIe的內(nèi)存中預(yù)先劃分多個區(qū)域，每個區(qū)域存放指定的一路網(wǎng)絡(luò)數(shù)據(jù)，這樣就能在PCIe中傳輸多路的網(wǎng)絡(luò)數(shù)據(jù)。 通過PCIe再傳回給PC機，進行后續(xù)處理輸出。PCIe根據(jù)視頻數(shù)據(jù)路數(shù)的不同采用不同的規(guī)格，如XI、Χ4、Χ8。作為一個優(yōu)選的實施例，所述視頻編解碼芯片為H. 264視頻編解碼芯片，即采用H. 264編碼技術(shù)的視頻編解碼芯片。若視頻編解碼芯片的功能有欠缺，所述FPGA芯片可以通過增加相應(yīng)功能予以補充，如對解析出的音視頻數(shù)據(jù)進行色彩空間轉(zhuǎn)換等等處理。采用本IP卡對音視頻數(shù)據(jù)進行編碼，相比軟件編碼，速度延時小，畫質(zhì)和碼流容易控制，如果需要對多路視頻數(shù)據(jù)同時處理，通過增加視頻編解碼芯片即可實現(xiàn)。以上所述的本發(fā)明實施方式，并不構(gòu)成對本發(fā)明保護范圍的限定。任何在本發(fā)明的精神和原則之內(nèi)所作的修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的權(quán)利要求保護范圍之內(nèi)。
權(quán)利要求
1.一種基于FPGA芯片的多路IP視頻編碼卡，其特征在于，包括FPGA芯片，用于接收計算機通過PCIe發(fā)來的數(shù)據(jù)包，從所述數(shù)據(jù)包中解析出視頻數(shù)據(jù)和控制信息，將解析出的所述視頻數(shù)據(jù)和控制信息轉(zhuǎn)發(fā)至視頻編解碼芯片，將視頻編解碼芯片編碼后的視頻數(shù)據(jù)通過PCIe返回給計算機；視頻編解碼芯片，用于按照所述控制信息對所述視頻數(shù)據(jù)進行編碼。
2.根據(jù)權(quán)利要求1所述的基于FPGA芯片的多路IP視頻編碼卡，其特征在于，所述FPGA 芯片還用于從所述數(shù)據(jù)包中解析出音頻數(shù)據(jù)，將解析出的音頻數(shù)據(jù)轉(zhuǎn)發(fā)至所述視頻編解碼芯片，所述視頻編解碼芯片還用于按照所述控制信息對所述音頻數(shù)據(jù)進行編碼，并將編碼后的音頻數(shù)據(jù)和視頻數(shù)據(jù)打包在一起，所述FPGA芯片將打包在一起的音頻數(shù)據(jù)和視頻數(shù)據(jù)通過PCIe返回給計算機。
3.根據(jù)權(quán)利要求1或2所述的基于FPGA芯片的多路IP視頻編碼卡，其特征在于，所述視頻數(shù)據(jù)有η路，所述視頻編解碼芯片的個數(shù)是η個，所述FPGA芯片還用于將解析出的各路視頻數(shù)據(jù)分發(fā)給各所述視頻編解碼芯片，各所述視頻編解碼芯片按照所述控制信息對接收到的視頻數(shù)據(jù)進行編碼，所述FPGA芯片將各所述視頻編解碼芯片編碼后的各路視頻數(shù)據(jù)打包后通過PCIe返回給計算機。
4.根據(jù)權(quán)利要求1或2所述的基于FPGA芯片的多路IP視頻編碼卡，其特征在于，所述FPGA芯片還用于對解析出的所述視頻數(shù)據(jù)進行色彩空間轉(zhuǎn)換后再轉(zhuǎn)發(fā)至所述視頻編解碼芯片。
5.根據(jù)權(quán)利要求1或2所述的基于FPGA芯片的多路IP視頻編碼卡，其特征在于，所述視頻編解碼芯片為H. 264視頻編解碼芯片。
全文摘要
本發(fā)明公開了一種基于FPGA芯片的多路IP視頻編碼卡，包括FPGA芯片和視頻編解碼芯片，其中，F(xiàn)PGA芯片完成于計算機之間的數(shù)據(jù)交互，并對多路視頻數(shù)據(jù)進行解包和分包，視頻編解碼芯片對各路視頻數(shù)據(jù)進行編碼。本發(fā)明用上述硬件電路實現(xiàn)對視頻數(shù)據(jù)的編碼壓縮，相比軟件編碼，速度延時小，畫質(zhì)和碼流容易控制，如果需要對多路視頻數(shù)據(jù)同時處理，通過增加視頻編解碼芯片即可實現(xiàn)，由于只采用了FPGA芯片和視頻編解碼芯片，結(jié)構(gòu)簡單，數(shù)據(jù)流清晰，縮小了板卡空間，降低了物料成本，增加了靈活性。
文檔編號H04N7/24GK102427523SQ201110305540
公開日2012年4月25日 申請日期2011年10月10日 優(yōu)先權(quán)日2011年10月10日
發(fā)明者吳煥新, 楊燈 申請人:廣東威創(chuàng)視訊科技股份有限公司