專利名稱：Rgb模擬視頻信號采集系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及圖象顯示與視頻處理技術(shù)，特別是關(guān)于一種RGB模擬視頻信號采 集系統(tǒng)。
背景技術(shù)：
隨著電子視頻技術(shù)的發(fā)展，借鑒于傳統(tǒng)電視技術(shù)，PAL、NTSC等標(biāo)準(zhǔn)制式的視頻系 統(tǒng)廣泛運用于航空、汽車、監(jiān)控等領(lǐng)域?，F(xiàn)存的視頻采集實現(xiàn)可分為分立元件和集成芯片兩 種。兩種采集方式一定程度上滿足了標(biāo)準(zhǔn)視頻采集的需求，但兩種方式都同樣存在著差異 性差，容差能力弱的問題。如在一些特殊條件下視頻格式稍不滿足標(biāo)準(zhǔn)的制式、視頻有效 位置與標(biāo)準(zhǔn)制式不同。當(dāng)存在這樣的差異，原有的采集技術(shù)便不能滿足需求，從而導(dǎo)致視頻 采集功能喪失，采集數(shù)據(jù)失真的現(xiàn)象。
發(fā)明內(nèi)容本實用新型目的是為了解決現(xiàn)有技術(shù)視頻采集系統(tǒng)存在容差性欠佳，容易發(fā)生 數(shù)據(jù)失真的問題，本實用新型提供了一種利用分立元件和FPGA構(gòu)建的具有較好容差性的 視頻采集系統(tǒng)。本實用新型的技術(shù)方案是一種RGB模擬視頻信號采集系統(tǒng)，其特包括信號調(diào)整 模塊、時序分離模塊、A/D轉(zhuǎn)換模塊，其中，所述信號調(diào)整模塊由相互連接的鉗位電路與緩沖 放大電路組成，所述時序分離模塊由同步分離芯片、FPGA芯片以及時針分離電路組成，所述 FPGA芯片分別與時針分離電路、同步分離芯片、鉗位電路以及A/D轉(zhuǎn)換模塊相連，其中，所 述時針分離電路為鎖相環(huán)。所述鎖相環(huán)包括依次相連的鑒相器、環(huán)路濾波器和壓控振蕩器，其中，所述壓控 振蕩器經(jīng)FPGA芯片后與鑒相器相連。所述A/D轉(zhuǎn)換器模塊為TLC5540芯片。所述同步分離芯片為EL4583芯片，所述時針分離電路鎖相環(huán)為74HC4046芯片。本實用新型的有益效果本實用新型RGB模擬視頻信號采集系統(tǒng)利用普通的分立 元件構(gòu)架，采用現(xiàn)場可編輯邏輯器件(FPGA)技術(shù)設(shè)計的具有高容差性的視頻采集系統(tǒng)，解 決了當(dāng)輸入視頻信號的幅度、電平、同步、有效位置等與標(biāo)準(zhǔn)視頻信號存在差異時的視頻采 集問題，具有容差性好，調(diào)整方便，視頻采集過程中數(shù)據(jù)失真小的特點。

圖1為本實用新型RGB模擬視頻信號采集系統(tǒng)的原理框圖；圖2為本實用新型RGB模擬視頻信號采集系統(tǒng)信號調(diào)整模塊框圖；圖3為本實用新型RGB模擬視頻信號采集系統(tǒng)時序分離模塊框圖；圖4為本實用新型RGB模擬視頻信號采集系統(tǒng)時針分離電路框圖；其中，1-信號調(diào)整模塊，2-時序分離模塊，3-A/D轉(zhuǎn)換模塊，10-鉗位電路，11_緩沖放大電路，20-同步分離芯片，21-時針分離電路，22-FPGA芯片。
具體實施方式
下面通過具體實施例對本實用新型作進(jìn)一步詳細(xì)說明請同時參閱圖1、圖2和圖3，其中，圖1是本實用新型RGB模擬視頻信號采集系統(tǒng) 的原理框圖，圖2是RGB模擬視頻信號采集系統(tǒng)的信號調(diào)整模塊框圖，圖3是RGB模擬視頻 信號采集系統(tǒng)時序分離模塊框圖。本實施方式中，所述RGB模擬視頻信號采集系統(tǒng)包括信 號調(diào)整模塊1、時序分離模塊2、A/D轉(zhuǎn)換模塊3。其中，所述信號調(diào)整模塊1由相互連接的 鉗位電路10與緩沖放大電路11組成。所述時序分離模塊2由同步分離芯片20、FPGA芯片 22以及時針分離電路21組成。所述FPGA芯片22分別與時針分離電路21、同步分離芯片 20、鉗位電路10以及A/D轉(zhuǎn)換模塊3相連。本實施方式中，所述信號調(diào)整模塊1內(nèi)的鉗位電路10采用場效應(yīng)管ZXM61N03FTA， 利用場效應(yīng)管的開關(guān)特性以及模擬信號的周期特性，在外部輸入模擬信號后肩的位置，對 輸入的視頻信號進(jìn)行直流恢復(fù)，將輸入的視頻信號統(tǒng)一鉗位于零電平上。而緩沖放大電路 11采用視頻運算放大器AD813，對鉗位電路10輸出的模擬信號進(jìn)行幅度及電平調(diào)整。因此信號調(diào)整模塊1通過內(nèi)部鉗位電路10與緩沖放大電路11對信號的調(diào)整，將 外部輸入視頻信號幅度電平調(diào)整到標(biāo)準(zhǔn)值。所述時序分離模塊2包含同步分離芯片20、時針分離電路21、運算控制FPGA芯片 22，主要作用是生成視頻信號時序信號。視頻信號首先進(jìn)入同步分離芯片20，獲得視頻信號 的行、場同步信號、奇偶識別信號。運算控制FPGA芯片22接收行、場同步信號、奇偶識別信 號，配合時針分離電路21進(jìn)行反饋運算后，獲得像素時鐘。并將像素時鐘，行同步信號、場 同步信號、奇偶識別信號輸出。其中，所述時序分離模塊2內(nèi)的同步分離芯片20采用的是EL4583芯片實現(xiàn)。 EL4583CS芯片通過將信號的幅度控制，將信號端濾除，得到復(fù)合同步信號，從輸入帶同步的 視頻信號(綠色信號)中分離出行、場同步信號、奇偶識別信號。所述時針分離電路21采用鎖相環(huán)芯片74HC4046，利用鎖相環(huán)運作特性配合運算 控制FPGA22獲得的周期穩(wěn)定的行同步信號，根據(jù)行同步信號和FPGA計數(shù)器產(chǎn)生的比較信 號產(chǎn)生鎖相時鐘。請同時參閱圖4，其為圖1中時針分離電路框圖。所述時針分離電路是一種反饋 控制電路，其鎖相環(huán)通常由鑒相器(PD)又稱為相位比較器、環(huán)路濾波器(LF)和壓控振蕩器 (VCO)三部分組成。該鎖相環(huán)利用外部輸入的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相 位，實現(xiàn)輸出信號頻率對輸入信號頻率的自動跟蹤。鎖相環(huán)在工作的過程中，當(dāng)輸出信號的 頻率與輸入信號的頻率相等時，輸出信號與輸入信號保持固定的相位差值，即輸出信號與 輸入信號的相位被鎖住。本實施方式中，由于鎖相環(huán)的基準(zhǔn)信號SIG和比較信號COMP在周期相同，相位差 一定。若基準(zhǔn)信號SIG的周期為tsre，所以可以根據(jù)調(diào)整分頻計數(shù)器的分頻系數(shù)N來獲得不 同頻率的像素時鐘fv。_t。
f — NJvamut = -~
tSIG[0024]如PAL制式標(biāo)準(zhǔn)信號分離出的行頻是15625Hz，周期為64us，那么此處的基準(zhǔn)信號 SIG的周期為64us。如分頻系數(shù)640時
, N 640 1α6 /ν_嚴(yán)廠=^" = 10x10 Hz
廠 SiG O可以得到像素時鐘為IOMHz。另外，所述A/D轉(zhuǎn)換器模塊3采用TLC5540芯片，主要將模式視頻信號根據(jù)像素時 鐘轉(zhuǎn)換為數(shù)字視頻數(shù)據(jù)。本實用新型RGB模擬視頻信號采集系統(tǒng)采用FPGA芯片22作為整個運算控制的核 心，由鉗位電路10與緩沖放大電路11構(gòu)成的信號調(diào)整模塊，由同步分離芯片20、時針分離 電路21結(jié)合運算控制FPGA芯片22實現(xiàn)的時序分離模塊，通過鉗位電路10實現(xiàn)視頻信號 統(tǒng)一地基準(zhǔn)，通過同步分離芯片20實現(xiàn)外部視頻的同步調(diào)節(jié)采樣，并通過時針分離電路21 實現(xiàn)任意頻率基準(zhǔn)時鐘的產(chǎn)生。而視頻信號的采集包含視頻數(shù)據(jù)和視頻時序。視頻數(shù)據(jù)是指輸入視頻采集的畫面 內(nèi)容。視頻時序是指視頻數(shù)據(jù)所對應(yīng)的特性參數(shù)，包含像素時鐘，行同步信號、場同步信號、 奇偶識別信號。本實用新型RGB模擬視頻信號采集系統(tǒng)工作時，外部視頻信號輸入后經(jīng)過信號調(diào) 整模塊1，A/D采樣模塊3后轉(zhuǎn)換為視頻數(shù)據(jù)。帶同步的視頻信號進(jìn)入時序分離模塊2產(chǎn)生 像素時鐘，即行同步信號、場同步信號、奇偶識別信號。當(dāng)外部輸入視頻信號的幅度與電平 存在不確定問題，如幅度不標(biāo)準(zhǔn)、電平不穩(wěn)定時，通過信號調(diào)整模塊1可以保證數(shù)據(jù)的穩(wěn)定 性。當(dāng)外部輸入視頻信號存在同步與標(biāo)準(zhǔn)信號存在差異時，可以調(diào)節(jié)同步分離芯片20的配 置來實現(xiàn)同步產(chǎn)生。當(dāng)外部視頻有效數(shù)據(jù)位置發(fā)生偏移時，通過調(diào)整運算控制FPGA芯片22 的控制，可以得到合適的頻率和數(shù)據(jù)，從而避免視頻數(shù)據(jù)采集過程中的失真。因此，本實用 新型可對輸入視頻信號的穩(wěn)定性，同步性以及數(shù)據(jù)位置偏移等差異性進(jìn)行調(diào)整，其對輸入 信號差異性的容差性佳，能較好的滿足實際的應(yīng)用需求。
權(quán)利要求一種RGB模擬視頻信號采集系統(tǒng)，其特征在于包括信號調(diào)整模塊、時序分離模塊、A/D轉(zhuǎn)換模塊，其中，所述信號調(diào)整模塊由相互連接的鉗位電路與緩沖放大電路組成，所述時序分離模塊由同步分離芯片、FPGA芯片以及時針分離電路組成，所述FPGA芯片分別與時針分離電路、同步分離芯片、鉗位電路以及A/D轉(zhuǎn)換模塊相連，其中，所述時針分離電路為鎖相環(huán)。
2.根據(jù)權(quán)利要求1所述的RGB模擬視頻信號采集系統(tǒng)，其特征在于所述鎖相環(huán)包括 依次相連的鑒相器、環(huán)路濾波器和壓控振蕩器，其中，所述壓控振蕩器經(jīng)FPGA芯片后與鑒 相器相連。
3.根據(jù)權(quán)利要求2所述的RGB模擬視頻信號采集系統(tǒng)，其特征在于所述A/D轉(zhuǎn)換器 模塊為TLC5540芯片。
4.根據(jù)權(quán)利要求3所述的RGB模擬視頻信號采集系統(tǒng)，其特征在于所述同步分離芯 片為EL4583芯片，所述時針分離電路鎖相環(huán)為74HC4046芯片。
專利摘要本實用新型涉及圖象顯示與視頻處理技術(shù)，特別是關(guān)于一種RGB模擬視頻信號采集系統(tǒng)。所述RGB模擬視頻信號采集系統(tǒng)，其特包括信號調(diào)整模塊、時序分離模塊、A/D轉(zhuǎn)換模塊，其中，所述信號調(diào)整模塊由相互連接的鉗位電路與緩沖放大電路組成，所述時序分離模塊由同步分離芯片、FPGA芯片以及時針分離電路組成，所述FPGA芯片分別與時針分離電路、同步分離芯片、鉗位電路以及A/D轉(zhuǎn)換模塊相連，其中，所述時針分離電路為鎖相環(huán)。本實用新型可對輸入視頻信號的穩(wěn)定性，同步性以及數(shù)據(jù)位置偏移等差異性進(jìn)行調(diào)整，其對輸入信號差異性的容差性佳，能較好的滿足實際的應(yīng)用需求。
文檔編號H04N7/01GK201774613SQ20102016987
公開日2011年3月23日 申請日期2010年4月26日 優(yōu)先權(quán)日2010年4月26日
發(fā)明者張 杰 申請人:蘇州長風(fēng)有限責(zé)任公司