專利名稱：模塊化cmos工業(yè)相機(jī)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種適用于工業(yè)產(chǎn)品檢測(cè)、智能交通系統(tǒng)和視頻監(jiān)控領(lǐng)域的檢測(cè) 設(shè)備，具體涉及模塊化CMOS工業(yè)相機(jī)。
背景技術(shù)：
工業(yè)智能相機(jī)廣泛應(yīng)用于智能交通、電子警察、安防監(jiān)控、工業(yè)生產(chǎn)及檢測(cè)、醫(yī)學(xué) 顯微等領(lǐng)域，是機(jī)器視覺系統(tǒng)的核心組件。CMOS由于其與CCD制造工藝不同，與CCD相比較 所具有的優(yōu)勢(shì)為集成度高，功耗低，體積小，制造成本低，抗輻射能力強(qiáng)，適合特殊場(chǎng)合應(yīng) 用，靈敏度高，傳輸速度快，使用電源單一。因此，CMOS圖像傳感器在工業(yè)相機(jī)中得到的應(yīng)用 會(huì)更加廣泛。但是目前國內(nèi)已有的CMOS相機(jī)存在如下不足在功能上不夠完善，不適用于 檢測(cè)高速運(yùn)動(dòng)物體；采用PC處理技術(shù)，對(duì)產(chǎn)品的更新和升級(jí)比較困難，不能進(jìn)行二次開發(fā)， 并且體積結(jié)構(gòu)龐大，功耗較大。

發(fā)明內(nèi)容針對(duì)上述問題，本實(shí)用新型提供了模塊化CMOS工業(yè)相機(jī)，適用于檢測(cè)高速運(yùn)動(dòng)目 標(biāo)；易于產(chǎn)品更新和升級(jí)，能夠進(jìn)行二次開發(fā)，并且體積小，功耗低。本實(shí)用新型的技術(shù)方案如下模塊化CMOS工業(yè)相機(jī)，該相機(jī)硬件部分包括工業(yè)鏡 頭、成像傳感器模塊、邏輯管理模塊、數(shù)據(jù)處理模塊和相機(jī)外殼；軟件部分包括相機(jī)服務(wù)器 軟件和PC機(jī)網(wǎng)絡(luò)通信客戶端軟件；在模塊功能設(shè)計(jì)上，成像傳感器模塊主要安裝了傳感器 和相應(yīng)的電源電路，數(shù)據(jù)和控制線通過40針的扁平線與邏輯管理模塊相連；邏輯管理模塊 對(duì)成像傳感器模塊的寄存器進(jìn)行配置，控制圖像采集的工作流程，并將數(shù)據(jù)轉(zhuǎn)換成數(shù)據(jù)處 理模塊的Video Port接口可以導(dǎo)入的時(shí)序格式；數(shù)據(jù)處理模塊接收邏輯管理模塊的圖像 數(shù)據(jù)，并對(duì)其進(jìn)行實(shí)時(shí)處理，處理結(jié)果通過以太網(wǎng)口輸出至PC機(jī)或者執(zhí)行機(jī)構(gòu)；其特征在 于，所述成像傳感器模塊為CMOS成像傳感器模塊，其采用具有全局曝光能力的CMOS傳感器 芯片，所述邏輯管理模塊為FPGA邏輯管理模塊，其采用FPGA芯片，所述數(shù)據(jù)處理模塊為DSP 數(shù)據(jù)處理模塊，其采用TMS320DM642DSP芯片；CMOS成像傳感器模塊通過40針扁平線連接 到FPGA邏輯管理模塊，F(xiàn)PGA邏輯管理模塊將得到的數(shù)據(jù)轉(zhuǎn)換成DSP數(shù)據(jù)處理模塊的Video Port接口可以導(dǎo)入的時(shí)序格式，最終傳入DSP數(shù)據(jù)處理模塊的存儲(chǔ)器，DSP數(shù)據(jù)處理模塊對(duì) 得到的圖像數(shù)據(jù)進(jìn)行處理，處理后的圖像結(jié)果通過以太網(wǎng)口傳輸?shù)娇蛻舳?，與客戶端軟件 進(jìn)行網(wǎng)絡(luò)通信，客戶端軟件傳輸初始化設(shè)置參數(shù)和實(shí)時(shí)顯示處理后的圖像。其進(jìn)一步的特征在于所述CMOS成像傳感器模塊、FPGA邏輯管理模塊、DSP數(shù)據(jù) 處理模塊這三個(gè)模塊采用獨(dú)立的電路板設(shè)計(jì)，各模塊通過接插件連接；FPGA邏輯管理模塊處理之后的圖像數(shù)據(jù)是以分離的三通道YUV數(shù)據(jù)或Bayer RAW 格式的圖像數(shù)據(jù)由VP 口傳入DSP數(shù)據(jù)處理模塊；所述的DSP數(shù)據(jù)處理模塊(可再擴(kuò)展)，采用的是TMS320DM642數(shù)字信號(hào)處理器， 外擴(kuò)了兩片4M*32bit的SDRAM，一片4M的Flash，能穩(wěn)定工作在600MHz的時(shí)鐘頻率，集成了 10/100M以太網(wǎng)接口，可配置的圖像視頻端口，通用I/O接口，主要用于攝像機(jī)采集視頻 流的圖像處理和進(jìn)行網(wǎng)絡(luò)通信；所述的圖像處理可以對(duì)圖像數(shù)據(jù)進(jìn)行Gamma校正、直方圖均衡化、手動(dòng)/自動(dòng)白平 衡處理，并自帶了部分圖像處理算法，和嵌入了 TI Image Library，滿足特殊用戶定制，也 方便后繼開發(fā)；所述的網(wǎng)絡(luò)通信是指客戶端軟件通過以太網(wǎng)與作為服務(wù)器端的DSP數(shù)據(jù)處理模 塊通信，傳輸設(shè)置CMOS成像傳感器模塊的相應(yīng)參數(shù)和接收處理后的圖像數(shù)據(jù)；所述設(shè)置CMOS成像傳感器模塊的相應(yīng)參數(shù)的具體參數(shù)包括曝光時(shí)間、圖像大小、 采集模式、圖像格式、單斜率/多斜率積分模式設(shè)置；所述的圖像采集模式包括連續(xù)觸發(fā)、外觸發(fā)、軟件觸發(fā)。本實(shí)用新型中，CMOS成像傳感器模塊中CMOS傳感器芯片具有全局曝光能力，因此 可以采集高速運(yùn)動(dòng)物體的圖像，同時(shí)CMOS傳感器芯片自身具有圖像分辨率高、低功耗，性 能穩(wěn)定的優(yōu)點(diǎn)；在相機(jī)內(nèi)部體系結(jié)構(gòu)設(shè)計(jì)上采用了模塊化的設(shè)計(jì)思想，有利于系統(tǒng)資源調(diào)度，使 整個(gè)相機(jī)系統(tǒng)的硬件具有可裁減、可升級(jí)更新等優(yōu)點(diǎn)；由于內(nèi)置了嵌入式的TMS320DM642 DSP處理器，客戶可以根據(jù)具體應(yīng)用對(duì)相機(jī)進(jìn) 行二次開發(fā)；由于采用了嵌入式處理器，通過以太網(wǎng)口與客戶端軟件的通信，取代了原有的PC 機(jī)系統(tǒng)，只需單電源供電，功耗低，并且系統(tǒng)結(jié)構(gòu)緊湊。

圖1為本實(shí)用新型的工業(yè)一體化CMOS相機(jī)總體結(jié)構(gòu)圖；圖2為本實(shí)用新型的內(nèi)部模塊化電路結(jié)構(gòu)圖；圖3為本實(shí)用新型FPGA邏輯管理模塊方框圖；圖4為本實(shí)用新型DSP數(shù)據(jù)處理模塊方框圖；圖5為本實(shí)用新型供電模塊示意圖；圖6為本實(shí)用新型圖像處理流程圖；圖7為本實(shí)用新型網(wǎng)絡(luò)通信流程圖；圖8為本實(shí)用新型程序總體流程圖。
具體實(shí)施方式
下面結(jié)合具體實(shí)施方案，并參照附圖，對(duì)本實(shí)用新型的細(xì)節(jié)和原理進(jìn)一步詳細(xì)說 明。如圖1、圖2、圖3和圖4所示，該模塊化智能CMOS相機(jī)硬件部分包括工業(yè)鏡頭1、 CMOS成像傳感器模塊2、FPGA邏輯管理模塊3、DSP數(shù)據(jù)處理模塊4和相機(jī)外殼(圖中沒有 表達(dá))，DSP數(shù)據(jù)處理模塊4包括PHY物理層芯片5，網(wǎng)絡(luò)隔離變壓器6，RJ45接口 7，EEPROM 芯片8，總?cè)萘?2M的SDRAM數(shù)據(jù)存儲(chǔ)器10，4M的FLASH程序存儲(chǔ)器11，數(shù)字10 口 12，DSP 芯片13，9為電源模塊。在模塊功能設(shè)計(jì)上，CMOS成像傳感器模塊2主要安裝了 CMOS傳感 器和相應(yīng)的電源電路，CMOS成像傳感器模塊2采用具有全局曝光能力的CMOS傳感器芯片，F(xiàn)PGA邏輯管理模塊3采用FPGA芯片，DSP數(shù)據(jù)處理模塊采用TMS320DM642 DSP芯片，CMOS 成像傳感器模塊通過40針的扁平線與FPGA邏輯管理模塊相連；FPGA邏輯管理模塊3對(duì) CMOS成像傳感器模塊的寄存器進(jìn)行配置，控制圖像采集的工作流程，并將數(shù)據(jù)轉(zhuǎn)換成DSP 數(shù)據(jù)處理模塊的Video Port接口可以導(dǎo)入的時(shí)序格式；最終傳入DSP數(shù)據(jù)處理模塊的存儲(chǔ) 器，DSP數(shù)據(jù)處理模塊接收FPGA邏輯管理模塊的圖像數(shù)據(jù)，并對(duì)其進(jìn)行實(shí)時(shí)處理，處理后的 圖像結(jié)果通過以太網(wǎng)口傳輸?shù)娇蛻舳?，與客戶端軟件進(jìn)行網(wǎng)絡(luò)通信，客戶端軟件傳輸初始 化設(shè)置參數(shù)和實(shí)時(shí)顯示處理后的圖像。本實(shí)用新型的CMOS成像傳感器模塊、FPGA邏輯管理模塊和DSP數(shù)據(jù)處理模塊在 硬件電路的具體實(shí)現(xiàn)上采用模塊化設(shè)計(jì)，分成三個(gè)電路板，各模塊通過接插件連接，具體如 圖2所示。本實(shí)用新型的FPGA邏輯管理模塊的具體硬件電路實(shí)現(xiàn)如圖3所示，通過CMOS接 口(40針扁平線)設(shè)置CMOS傳感器中寄存器的參數(shù)并接收CMOS模塊采集到的圖像數(shù)據(jù)。 外接5V的直流電源通過電源模塊可以得到3. 3V電壓作為FPGA邏輯管理模塊的10及整個(gè) 系統(tǒng)數(shù)字電源，得到的1. 2V電壓作為FPGA邏輯管理模塊的內(nèi)核電源。FPGA邏輯管理模塊 將時(shí)序轉(zhuǎn)換的圖像數(shù)據(jù)通過VPl 口傳入DSP數(shù)據(jù)處理模塊。FPGA邏輯管理模塊通過IIC總 線接收DSP數(shù)據(jù)處理模塊傳送的配置參數(shù)，Reset_L是電壓監(jiān)控芯片產(chǎn)生的復(fù)位電平，控制 FPGA邏輯管理模塊復(fù)位。本實(shí)用新型的DSP數(shù)據(jù)處理模塊具體如圖4所示，DSP芯片用的是TI公司的 TMS320DM642數(shù)字信號(hào)處理器，通過IIC總線給FPGA邏輯管理模塊配置參數(shù)。DM642有16 路通用1/0 口(GPIO)，與外設(shè)相連能夠產(chǎn)生CPU中斷和EDMA中斷，通過與FPGA邏輯管理 模塊的1/0 口連接，實(shí)現(xiàn)DSP數(shù)據(jù)處理模塊與FPGA邏輯管理模塊之間的數(shù)據(jù)交換。DSP數(shù) 據(jù)處理模塊通過VPl 口接收FPGA邏輯管理模塊時(shí)序轉(zhuǎn)換的圖像數(shù)據(jù)。PCI/HPI端口復(fù)用 管腳，通過HPI，主機(jī)設(shè)備可以訪問DSP數(shù)據(jù)處理模塊的整個(gè)內(nèi)存空間，以太網(wǎng)媒體接入控 制器(EMAC)提供DM642核心處理器與網(wǎng)絡(luò)之間的高效界面。DM642通過EMIF接口實(shí)現(xiàn)與 兩片SDRAM(4M*32bit)無縫連接，得到SDRAM的存儲(chǔ)空間為32M，同時(shí)通過EMIF連接一個(gè) FLASH存儲(chǔ)器(4M)。P0WER&RESET通過外接5V直流電源得到3. 3V電壓作為DM642的1/0 及整個(gè)系統(tǒng)的數(shù)字電源，得到1.4V電壓作為DM642的內(nèi)核電壓，然后利用其中的電源監(jiān)控 芯片監(jiān)控得到的1.4V、3. 3V電壓，如果電壓下降到限值以下，強(qiáng)制產(chǎn)生復(fù)位信號(hào)。如圖5所示，本實(shí)用新型的供電模塊是外接5V直流電源通過電源模塊產(chǎn)生1. 2V、 1. 4V和3. 3V電壓，并將得到的這些電壓通過電壓監(jiān)控芯片監(jiān)控。圖6為本實(shí)用新型的圖像處理流程圖，由CMOS成像傳感器模塊2采集到Bayer RAW圖像后通過雙線性插值得到三通道的RGB圖像，然后從RGB圖像空間轉(zhuǎn)換到Y(jié)CbCr圖像 空間，在YCbCr空間對(duì)Y分量進(jìn)行Gamma校正，并做直方圖均衡化處理，將處理后的圖像轉(zhuǎn) 換到RGB格式空間，再進(jìn)行白平衡處理，最后在客戶端顯示。圖7為本實(shí)用新型的網(wǎng)絡(luò)通信流程。DSP數(shù)據(jù)處理模塊作為服務(wù)器(server)與PC 機(jī)作為客戶端(client)建立網(wǎng)絡(luò)通信。服務(wù)器端建立socket，綁定端口，開始監(jiān)聽網(wǎng)絡(luò)， 等待客戶端請(qǐng)求?？蛻舳私ocket，綁定服務(wù)器端口，開始請(qǐng)求連接，DSP數(shù)據(jù)處理模塊 與PC機(jī)建立連接，客戶端發(fā)送請(qǐng)求，服務(wù)器接到請(qǐng)求并處理，然后發(fā)送相應(yīng)的結(jié)果，客戶端 接收結(jié)果并再次發(fā)送請(qǐng)求如此循環(huán)。[0032] 如圖8所示，為本實(shí)用新型的軟件運(yùn)行流程圖。程序上電運(yùn)行，硬件、變量的初始 化，開始創(chuàng)建多任務(wù)，DSP數(shù)據(jù)處理模塊圖像處理任務(wù)負(fù)責(zé)接收網(wǎng)絡(luò)通信發(fā)送的圖像初始化 參數(shù)設(shè)置，包括曝光時(shí)間、圖像大小、采集模式、圖像格式、單斜率/多斜率積分模式設(shè)置， 接收成功后這些參數(shù)由FPGA邏輯管理模塊3配置給CMOS傳感器的寄存器，然后根據(jù)設(shè)置 的參數(shù)采集圖像，接下來DSP數(shù)據(jù)處理模塊對(duì)采集到的圖像進(jìn)行處理，處理完的結(jié)果通過 網(wǎng)絡(luò)傳給客戶端顯示。網(wǎng)絡(luò)連接任務(wù)作為服務(wù)器的DSP數(shù)據(jù)處理模塊端負(fù)責(zé)與PC機(jī)客戶 端進(jìn)行通信。
權(quán)利要求模塊化CMOS工業(yè)相機(jī)，該相機(jī)硬件部分包括工業(yè)鏡頭、成像傳感器模塊、邏輯管理模塊、數(shù)據(jù)處理模塊和相機(jī)外殼；軟件部分包括相機(jī)服務(wù)器軟件和PC機(jī)網(wǎng)絡(luò)通信客戶端軟件；在模塊功能設(shè)計(jì)上，成像傳感器模塊主要安裝了傳感器和相應(yīng)的電源電路，數(shù)據(jù)和控制線通過40針的扁平線與邏輯管理模塊相連；邏輯管理模塊對(duì)成像傳感器模塊的寄存器進(jìn)行配置，控制圖像采集的工作流程，并將數(shù)據(jù)轉(zhuǎn)換成數(shù)據(jù)處理模塊的Video Port接口可以導(dǎo)入的時(shí)序格式；數(shù)據(jù)處理模塊接收邏輯管理模塊的圖像數(shù)據(jù)，并對(duì)其進(jìn)行實(shí)時(shí)處理，處理結(jié)果通過以太網(wǎng)口輸出至PC機(jī)或者執(zhí)行機(jī)構(gòu)；其特征在于，所述成像傳感器模塊為CMOS成像傳感器模塊，其采用具有全局曝光能力的CMOS傳感器芯片，所述邏輯管理模塊為FPGA邏輯管理模塊，其采用FPGA芯片，所述數(shù)據(jù)處理模塊為DSP數(shù)據(jù)處理模塊，其采用TMS320DM642 DSP芯片；CMOS成像傳感器模塊通過40針扁平線連接到FPGA邏輯管理模塊，F(xiàn)PGA邏輯管理模塊將得到的數(shù)據(jù)轉(zhuǎn)換成DSP數(shù)據(jù)處理模塊的Video Port接口可以導(dǎo)入的時(shí)序格式，最終傳入DSP數(shù)據(jù)處理模塊的存儲(chǔ)器，DSP數(shù)據(jù)處理模塊對(duì)得到的圖像數(shù)據(jù)進(jìn)行處理，處理后的圖像結(jié)果通過以太網(wǎng)口傳輸?shù)娇蛻舳?，與客戶端軟件進(jìn)行網(wǎng)絡(luò)通信，客戶端軟件傳輸初始化設(shè)置參數(shù)和實(shí)時(shí)顯示處理后的圖像。
2.根據(jù)權(quán)利要求1所述的模塊化CMOS工業(yè)相機(jī)，其特征在于所述CMOS成像傳感器 模塊、FPGA邏輯管理模塊、DSP數(shù)據(jù)處理模塊這三個(gè)模塊采用獨(dú)立的電路板設(shè)計(jì)，各模塊通 過接插件連接。
3.根據(jù)權(quán)利要求2所述的模塊化CMOS工業(yè)相機(jī)，其特征在于所述FPGA邏輯管理模 塊處理的圖像數(shù)據(jù)是以分離的三通道YUV數(shù)據(jù)或Bayer RAW格式的圖像數(shù)據(jù)由VP 口傳入 DSP數(shù)據(jù)處理模塊。
4.根據(jù)權(quán)利要求3所述的模塊化CMOS工業(yè)相機(jī)，其特征在于所述的DSP數(shù)據(jù)處理 模塊，采用的是TMS320DM642數(shù)字信號(hào)處理器，外擴(kuò)了兩片4M*32bit的SDRAM，一片4M的 Flash，能穩(wěn)定工作在600MHz的時(shí)鐘頻率，集成了 10/100M以太網(wǎng)接口、可配置的圖像視頻 端口、通用1/0接口，主要用于攝像機(jī)采集視頻流的圖像處理和進(jìn)行網(wǎng)絡(luò)通信。
5.根據(jù)權(quán)利要求4所述的模塊化CMOS工業(yè)相機(jī)，其特征在于所述的網(wǎng)絡(luò)通信是指客 戶端軟件通過以太網(wǎng)與作為服務(wù)器端的DSP數(shù)據(jù)處理模塊通信，傳輸設(shè)置CMOS成像傳感器 模塊的相應(yīng)參數(shù)和接收處理后的圖像數(shù)據(jù)。
6.根據(jù)權(quán)利要求5所述的模塊化CMOS工業(yè)相機(jī)，其特征在于所述設(shè)置CMOS成像傳感 器模塊的相應(yīng)參數(shù)的具體參數(shù)包括曝光時(shí)間、圖像大小、采集模式、圖像格式、單斜率/多 斜率積分模式設(shè)置。
7.根據(jù)權(quán)利要求6所述的模塊化CMOS工業(yè)相機(jī)，其特征在于所述的圖像采集模式包 括連續(xù)觸發(fā)、外觸發(fā)、軟件觸發(fā)。
專利摘要本實(shí)用新型提供了模塊化CMOS工業(yè)相機(jī)。其適用于檢測(cè)高速運(yùn)動(dòng)目標(biāo)、易于升級(jí)、體積小、功耗低。其硬件部分包括工業(yè)鏡頭、成像傳感器模塊、邏輯管理模塊、數(shù)據(jù)處理模塊；軟件部分包括相機(jī)服務(wù)器軟件和PC機(jī)網(wǎng)絡(luò)通信客戶端軟件；邏輯管理模塊通過對(duì)成像傳感器模塊的控制，完成圖像采集，并將數(shù)據(jù)轉(zhuǎn)換成數(shù)據(jù)處理模塊的VP口可以導(dǎo)入的時(shí)序格式；數(shù)據(jù)處理模塊接收?qǐng)D像數(shù)據(jù)并對(duì)其進(jìn)行實(shí)時(shí)處理，處理結(jié)果通過以太網(wǎng)口輸出至PC機(jī)或者執(zhí)行機(jī)構(gòu)；其特征在于，所述成像傳感器模塊采用具有全局曝光能力的CMOS傳感器芯片，所述邏輯管理模塊采用FPGA芯片，所述數(shù)據(jù)處理模塊采用TMS320DM642 DSP芯片。
文檔編號(hào)H04N5/225GK201754599SQ20102010296
公開日2011年3月2日 申請(qǐng)日期2010年1月28日 優(yōu)先權(quán)日2010年1月28日
發(fā)明者吳莉婷, 李功燕, 王林興, 田原, 高陽 申請(qǐng)人:無錫藍(lán)天電子有限公司