專利名稱：射頻前端電路的制作方法
技術領域：
本發(fā)明涉及一種多輸入多輸出系統(tǒng)，特別涉及一種多輸入多輸出系統(tǒng)的射頻前端電路。
背景技術：
多輸入多輸出系統(tǒng)(Multiple-Input Multiple-Out-put，ΜΙΜΟ)已經被廣泛應用于無線通信系統(tǒng)。在多輸入多輸出系統(tǒng)接收的信號中，除了通信信號本身，通常還包括存在于環(huán)境中的干擾信號，例如窄帶干擾和噪聲等。這些干擾信號如果不被抑制，就會影響通信質量，造成數(shù)據(jù)錯誤、數(shù)據(jù)冗余、甚至會阻塞前端放大器而造成通信中斷?，F(xiàn)有的噪聲抑制設計是通過給多輸入多輸出系統(tǒng)的每一個接收通道加上一條噪聲抑制電路，該噪聲抑制電路包括檢波器、濾波器，用于檢出和阻擋噪聲，然而，這需要額外增加電路和元件，從而增加了成本。而且，上述噪聲抑制電路處理的是模擬信號，處理能力受到限制，當噪聲變化后，噪聲抑制電路往往不能處理。

發(fā)明內容
有鑒于此，有必要提供一種射頻前端電路，其可以通過簡單結構抑制噪聲，且不會增加成本。本發(fā)明的射頻前端電路，包括處理器、主接收通道、校正通道、和耦合模塊，所述主接收通道和校正通道分別連接于一外部天線和處理器之間，所述校正通道包括校正發(fā)射通道、校正接收通道和數(shù)字信號處理模塊，所述校正發(fā)射通道包括一開關，所述耦合模塊耦合到所述主接收通道，并通過所述開關與所述校正發(fā)射通道連接；所述射頻前端電路包括一正常模式和一校正模式，其中，在所述正常模式下，所述主接收通道和所述校正接收通道彼此獨立的接收并處理信號；在校正模式下，所述處理器控制所述開關連通所述耦合模塊和所述校正發(fā)射通道，所述數(shù)字信號處理模塊對所述校正接收通道接收并解擴的信號做模數(shù)轉換、削峰處理和數(shù)模轉換，所述數(shù)字信號處理模塊處理后的信號經過所述校正發(fā)射通道擴頻并反相后通過所述耦合模塊耦合到所述主接收通道以消除所述主接收通道接收的信號中的噪聲。本發(fā)明通過設置耦合電路和校正模式，從而可將現(xiàn)有的通道作為噪聲抑制電路， 不需要增加專門的噪聲抑制電路，從而簡化了結構，節(jié)約了成本。進一步，本發(fā)明通過數(shù)字信號處理模塊處理校正信號，從而可適應噪聲的變化，達到更好的噪聲抑制效果。


圖1為本發(fā)明實施方式的射頻前端電路的系統(tǒng)架構圖。圖2為圖1所示的射頻前端電路的電路圖。圖3為應用圖1所示的射頻前端電路對信號進行處理以獲得噪聲的示意圖。主要元件符號說明
射頻前端電路10
處理器110
主通道120
主開關121
主數(shù)字信號處理模塊122
主模/數(shù)轉換器123
主接收通道130
主低噪放大器131
主接收衰減器132
主中頻放大器133
主合成器134
耦合模塊140
校正通道150
副開關151
副數(shù)字信號處理模塊152
副數(shù)/模轉換器153
副模/數(shù)轉換器154
校正發(fā)射通道160
第二合成器161
移相器162
發(fā)射衰減器163
線性放大器164
耦合開關165
功率放大器166
濾波器167
校正接收通道170
副低噪放大器171
副接收衰減器172
副中頻放大器173
第一合成器174
天線190
具體實施例方式下面將結合附圖，對本發(fā)明作進一步的詳細說明。請參閱圖1至圖2所示，本發(fā)明實施方式提供的射頻前端電路10應用于多輸入多輸出系統(tǒng)中，與天線190連接，用于通過天線190發(fā)射或接收通信信號。其中，天線190可以是陣列天線或組合天線，也可以是多個不同類型的天線。本實施方式中，天線190為陣列天線。射頻前端電路10包括處理器110、至少一主通道120、至少一校正通道150、和至少一耦合模塊140。主通道120、校正通道150并聯(lián)連接于處理器110和天線190之間，每一通道既可以同時包括發(fā)射和接收通道，也可以只包括發(fā)射通道或接收通道。本實施方式中，主通道120包括一主接收通道130 ；校正通道150包括一校正發(fā)射通道160及一校正接收通道170。處理器110用于對要發(fā)送或接收到的信號進行處理，還用于切換該射頻前端電路 10的工作模式。其中，在正常模式下，和其他多輸入多輸出系統(tǒng)相同，所有的主通道120、校正通道150均用于分別獨立的發(fā)射和接收信號；在校正模式下，主通道120被用于正常發(fā)射和接收信號，校正通道150被用于對接收的信號進行校正。耦合模塊140通過一耦合開關 165和校正通道150連接，并耦合至主通道120。在正常模式下，處理器110控制耦合開關 165斷開校正通道150與耦合模塊140的連接，耦合模塊140不起作用；在校正模式下，處理器110控制耦合開關165連通校正通道150與耦合模塊140，耦合模塊140將校正通道150 得出的校正信號耦合至主通道120，以消除主通道120接收的信號中包含的噪聲。在正常模式下，多信道信號具有更高的傳輸速率但抗噪聲能力差；在校正模式下， 由于具有低訊噪比，在噪聲干擾下具有更好的傳輸質量。處理器110可根據(jù)用戶輸入的指令切換到正常模式或校正模式，也可根據(jù)通訊參數(shù)自主的進行切換。例如，如果正在進行的是正常模式通信應用，當由于存在較強干擾訊號而導致傳輸速率降低，此時處理器110控制射頻前端電路10切換到校正模式；待干擾源消失或訊號源增強后處理器110控制射頻前端電路10切換到正常模式。下面以一條主通道120和一條校正通道150為例，對校正模式做出說明，在說明中，只列出本實施方式涉及到的元件。然而，必須指出的是，射頻前端電路10并非只可以有一條主通道和一條校正通道，也并非只包含下面列出的元件。主通道120包括上述主接收通道130，主接收通道130包括自天線190端順序連接的主低噪放大器131、主接收衰減器132、主中頻放大器133、和主合成器134。主低噪放大器131用于對天線190接收的信號進行放大，主接收衰減器132用于衰減信號中過大的成分，主中頻放大器133用于對信號進行中頻放大。主合成器134用于根據(jù)輸入的解擴信號inv PN(t)(即擴頻信號PN(t)的逆信號)解調信號，該irw PN(t)信號可以從處理器110輸入，也可以從處理器110控制的硬件電路輸入。主通道120還包括一個連接于主低噪放大器131和天線190之間的主開關121、和一個連接于主合成器134和處理器110之間的主數(shù)字信號處理模塊(DSP) 122。主開關121 由處理器110控制，用于切換天線190與主接收通道130連接，或與一主發(fā)射通道(圖未示)連接。主數(shù)字信號處理模塊(DSP) 122包括一個和主合成器134連接的主模/數(shù)轉換器(A/D)123，主模/數(shù)轉換器(A/D) 123用于將信號由模擬信號轉換成數(shù)字信號，主數(shù)字信號處理模塊(DSP) 122對數(shù)字信號進行初步處理后，將其送到處理器110進行進一步處理。校正通道150包括一副開關151、一副數(shù)字信號處理模塊(DSP) 152、和連接于副開關151和副數(shù)字信號處理模塊152之間的上述校正發(fā)射通道160及上述校正接收通道170。 副開關151用于根據(jù)處理器110的控制信號，使天線190和校正發(fā)射通道160連通，或者使天線190和校正接收通道170連通。副數(shù)字信號處理模塊(DSP) 152包括與校正發(fā)射通道 160連接的副數(shù)/模轉換器(D/A) 153和與校正接收通道170連接的副模/數(shù)轉換器154。校正接收通道170包括自天線190端順序連接的副低噪放大器171、副接收衰減器172、副中頻放大器173、和第一合成器174。校正發(fā)射通道160包括自副數(shù)字信號處理模塊 (DSP) 152端順序連接的第二合成器161、移相器162、發(fā)射衰減器163、線性放大器164、耦合開關165、功率放大器166、和濾波器167。其中，校正接收通道170中元件的功能和主接收通道130中相應元件的功能相同。 校正發(fā)射通道160中的第二合成器161用于根據(jù)輸入的擴頻信號PN(t)對信號進行擴頻處理，該PN(t)信號可以從處理器110輸入，也可以從受處理器110控制的硬件電路輸入。移相器162用于調整信號的相位，發(fā)射衰減器163用于調整信號的振幅，線性放大器164用于對信號進行線性放大，功率放大器166用于對信號進行功率放大，濾波器167用于濾去信號功率放大時產生的失真。上述元件及其功能同樣屬于現(xiàn)有技術，在此對其不多作介紹。在本實施方式中，耦合模塊140耦合至主低噪放大器131和主接收衰減器132之間的線路，包括串接的耦合器和對應的負載阻抗。耦合模塊140連接至耦合開關165。耦合開關165用于根據(jù)處理器110的控制信號，使線性放大器164和功率放大器166連通，或者使線性放大器164和耦合模塊140連通。其中，當射頻前端電路10處于正常工作模式時， 耦合開關165連通線性放大器164和功率放大器166 ；當射頻前端電路10處于校正模式時， 耦合開關165連通線性放大器164和耦合模塊140。請一并參考圖3，主接收通道130和校正接收通道170從天線190接收的信號中包括由通信信號St (t)和擴頻信號PN(t)合成的有用信號St(t)*PN(t)和噪聲Ni(t)，其中， 噪聲Ni(t)必須被除去以提高通信質量。信號乂⑴沖則^+附⑴在校正接收通道170中經過副低噪放大器171、副接收衰減器172、和副中頻放大器173處理后，第一合成器174接收該信號St (t)*PN(t)+Ni (t)和 inv PN (t)信號，并對之進行合成，從而得到信號M(t)+Ni(t)*InvPN(t)，其中，信號St (t) 具有遠高于信號Ni (t) WnvPN(t)的振幅，從而信號St(t)+Ni(t)*InvPN(t)的峰均功率比 (PAPR)遠大于1，在此記信號乂(0+慰(0*111評則0的峰均功率比的值為α。信號St (t) +Ni (t) ^InvPN⑴通過副模/數(shù)轉換器IM轉換成數(shù)字信號，副數(shù)字信號處理模塊(DSP) 152對該數(shù)字信號進行削峰處理。可根據(jù)實際需要選擇不同的削峰方法， 例如，其中一種削峰方法可以是先經過傅立葉變換(FFT)將信號分解成幅值分量和頻率分量后，再對幅值分量進行限幅運算，將限幅門檻值以上的幅值調整為限幅門檻值，最后經過逆傅立葉變換(IFFT)將信號還原。其中，限幅門檻值可以根據(jù)信號的峰均功率比值α加以調整，從而，隨著噪聲Ni (t)的變化，限幅門檻值可做相應的調整以適應不同的環(huán)境。進過削峰處理后，信號Ν α)*^ινΡΝα)得以保留，而信號的幅值被大大削弱了，變成了 St ⑴/α 。經過削峰處理的信號M(t)/a+Ni(t)*InVPN(t)經過副數(shù)/模轉換器(D/A) 153 轉換成模擬信號。第二合成器接收該信號乂(0/^+附(0*111評則0和PN(t)信號，并對之進行合成，從而得到信號M (t) *PN(t) / α +Ni (t)，此時，有用信號M (t) *PN(t)已經被削弱到幾乎可忽略不計，而噪聲Ni (t)得以保留。移相器162對信號乂(0沖則0/^+慰(0 進行反相處理，從而得到信號"St (t) *PN (t) / α -Ni (t)。信號-St (t) *PN (t) / α -Ni (t)經發(fā)射衰減器163調整振幅和線性放大器164線性放大后，從耦合模塊140耦合到主接收通道130，此時，信號-Ni (t)即和主接收通道130接收到的信號M(t)*PN(t)+Ni(t)中的噪聲 Ni(t)抵消，從而消除了噪聲。
另外，本領域技術人員可在本發(fā)明精神內做其它變化，但是，凡依據(jù)本發(fā)明精神實質所做的變化，都應包含在本發(fā)明所要求保護的范圍之內。
權利要求
1.一種射頻前端電路，其特征在于包括處理器、主接收通道、校正通道、和耦合模塊， 所述主接收通道和所述校正通道分別連接于一外部天線和所述處理器之間，所述校正通道包括校正發(fā)射通道、校正接收通道和數(shù)字信號處理模塊，所述校正發(fā)射通道包括一開關，所述耦合模塊耦合到所述主接收通道，并通過所述開關與所述校正發(fā)射通道連接；所述射頻前端電路包括一正常模式和一校正模式，當所述射頻前端電路在所述正常模式時，所述主接收通道和所述校正接收通道彼此獨立的接收并處理信號；當所述射頻前端電路在所述校正模式下，所述處理器控制所述開關連通所述耦合模塊和所述校正發(fā)射通道，所述數(shù)字信號處理模塊對所述校正接收通道接收并解擴的信號做模數(shù)轉換、削峰處理、和數(shù)模轉換，所述數(shù)字信號處理模塊處理后的信號經過所述校正發(fā)射通道擴頻并反相后通過所述耦合模塊耦合到所述主接收通道以消除所述主接收通道接收的信號中的噪聲。
2.如權利要求1所述的射頻前端電路，其特征在于所述數(shù)字信號處理模塊將所述模數(shù)轉換后的信號經過傅立葉變換分解成幅值分量和頻率分量，再對幅值分量進行限幅運算，將限幅門檻值以上的幅值調整為限幅門檻值，最后經過逆傅立葉變換將所述信號還原， 從而獲得所述噪聲。
3.如權利要求1所述的射頻前端電路，其特征在于所述數(shù)字信號處理模塊包括和所述校正接收通道連接的模/數(shù)轉換器以及和所述校正發(fā)射通道連接的數(shù)/模轉換器。
4.如權利要求1所述的射頻前端電路，其特征在于所述校正接收通道包括第一合成器，用于對所述校正接收通道接收的信號進行解擴處理。
5.如權利要求1所述的射頻前端電路，其特征在于所述校正發(fā)射通道包括第二合成器，用于對所述削峰處理后的信號進行擴頻處理。
6.如權利要求1所述的射頻前端電路，其特征在于所述校正發(fā)射通道包括移相器，用于對所述削峰處理后的信號進行反相處理。
7.如權利要求1所述的射頻前端電路，其特征在于所述校正發(fā)射通道包括發(fā)射衰減器，用于調整所述削峰處理后的信號的振幅。
8.如權利要求1所述的射頻前端電路，其特征在于所述校正通道包括一開關，當所述射頻前端電路在正常模式時所述開關使所述天線和所述校正發(fā)射通道連通，當所述射頻前端電路在校正模式時，所述開關使所述天線和所述校正接收通道連通。
9.如權利要求1所述的射頻前端電路，其特征在于所述耦合模塊包括串接的耦合器和負載阻抗。
10.如權利要求1所述的射頻前端電路，其特征在于所述處理器根據(jù)用戶輸入或通訊參數(shù)控制所述射頻前端電路切換到所述正常模式或所述校正模式。
全文摘要
本發(fā)明提供一種應用于多輸入多輸出系統(tǒng)的射頻前端電路，包括處理器、分別與處理器相連接的主接收通道、校正通道、和耦合模塊，校正通道包括校正發(fā)射通道、校正接收通道和數(shù)字信號處理模塊；射頻前端電路包括正常模式和校正模式；在正常模式下，主接收通道和校正接收通道彼此獨立的接收并處理信號；在校正模式下，處理器連通耦合模塊和校正發(fā)射通道，數(shù)字信號處理模塊對校正接收通道接收并解擴的信號做削峰處理，主發(fā)射通道對削峰處理后的信號擴頻并反相，耦合模塊將反相后的信號耦合到主接收通道以消除主接收通道中的噪聲。不僅簡化了結構，而且降低了成本。
文檔編號H04B1/10GK102377440SQ20101025865
公開日2012年3月14日 申請日期2010年8月20日 優(yōu)先權日2010年8月20日
發(fā)明者吳啟新, 莊茂昌 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司