專利名稱：低頻時(shí)碼定時(shí)接收機(jī)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于無(wú)線電通訊技術(shù)領(lǐng)域，具體涉及到低頻時(shí)碼定時(shí)接收機(jī)。
背景技術(shù)：
2007年以前的低頻時(shí)碼發(fā)播臺(tái)是試驗(yàn)臺(tái)，信號(hào)發(fā)播在8:00 12:30、22:00
00:30分段進(jìn)行。BPC長(zhǎng)波定時(shí)接收機(jī)是按時(shí)間段接收低頻時(shí)碼信號(hào)并校正BPC長(zhǎng)波定時(shí)
接收機(jī)的定時(shí)精度，由于BPC長(zhǎng)波定時(shí)接收機(jī)利用高穩(wěn)晶振產(chǎn)生的秒脈沖來(lái)進(jìn)行守時(shí)，長(zhǎng)
時(shí)間運(yùn)行就會(huì)產(chǎn)生一定的走時(shí)誤差，需要在規(guī)定時(shí)間內(nèi)對(duì)誤差進(jìn)行修正(與低頻時(shí)碼秒進(jìn)
行同步)，在此期間，接收機(jī)的用戶端口 (電阻RS232 口)并不輸出時(shí)碼信號(hào)(中斷時(shí)間大
約數(shù)秒鐘)，等比對(duì)完成后輸出時(shí)碼信號(hào)，短時(shí)間內(nèi)就會(huì)存在時(shí)碼信號(hào)輸出不連續(xù)。 現(xiàn)運(yùn)行的低頻時(shí)碼授時(shí)發(fā)播臺(tái)，發(fā)射功率為100KW，24小時(shí)連續(xù)發(fā)播覆蓋了我國(guó)
大部分地區(qū)。本實(shí)用新型針對(duì)新授時(shí)臺(tái)的發(fā)播時(shí)間安排以及根據(jù)低頻時(shí)碼授時(shí)技術(shù)是目前
陸基無(wú)線電授時(shí)技術(shù)中時(shí)間信息最全，而且有著數(shù)以萬(wàn)計(jì)時(shí)間用戶，應(yīng)用前景廣闊的特點(diǎn)
研制出低頻時(shí)碼定時(shí)接收機(jī)，輸出標(biāo)準(zhǔn)的秒脈沖信號(hào)和時(shí)碼信號(hào)。

發(fā)明內(nèi)容本實(shí)用新型所要解決的技術(shù)問(wèn)題在于提供一種抗干擾能力強(qiáng)、測(cè)量精度高、時(shí)延 修正方便、操作簡(jiǎn)便的低頻時(shí)碼定時(shí)接收機(jī)。 解決上述技術(shù)問(wèn)題所采用的技術(shù)方案是它包括對(duì)整機(jī)進(jìn)行控制的主單片計(jì)算機(jī) 系統(tǒng)；地址譯碼電路，該電路的輸入端接主單片計(jì)算機(jī)系統(tǒng)；時(shí)差及秒脈沖寬度測(cè)量電路， 該電路的輸入端接主單片計(jì)算機(jī)系統(tǒng)；可編程計(jì)數(shù)器，該電路的輸入端接主單片計(jì)算機(jī)系 統(tǒng)和地址譯碼電路以及時(shí)差及秒脈沖寬度測(cè)量電路；它還包括單片計(jì)算機(jī)分系統(tǒng)。 本實(shí)用新型的時(shí)差及秒脈沖寬度測(cè)量電路為低頻秒時(shí)碼信號(hào)由集成電路U8A的 1腳輸入，集成電路U8A的輸出端2腳接集成電路U4D的輸入端13腳，計(jì)數(shù)時(shí)鐘信號(hào)由集成 電路U6A的輸入端1腳輸入，集成電路U6A的輸入端2腳接集成電路Ul的7腳、輸出端3 腳接集成電路U4A的輸入端1腳和集成電路U6B的輸入端5腳，晶振秒信號(hào)由集成電路U7A 的3腳輸入，集成電路U7A的2腳和4腳通過(guò)電阻R6接5V電源正極、1腳接集成電路U7B 的13腳和集成電路U5A的1腳以及集成電路Ul的8腳、5腳接集成電路U4D的12腳和集 成電路U6B的4腳。集成電路U7B的10腳和12腳通過(guò)電阻R7接5V電源正極、8腳接集 成電路U4C的10腳和U3的14腳、11腳接集成電路U4D的輸出端11腳和集成電路U8B的 輸入端3腳以及集成電路U5B的11腳。集成電路U6B的輸出端6腳接集成電路U4C的輸 入端9腳。集成電路U4C的輸出端8腳接集成電路U3的15腳。集成電路U8B的輸出端4 腳接集成電路U5A的3腳和集成電路U8C的輸入端5腳。集成電路U8C的輸出端6腳接集 成電路Ul的12腳。集成電路U5A的2腳和4腳通過(guò)電阻R2接5V電源正極、1腳接集成電 路U5B的13腳和集成電路Ul的8腳、6腳接集成電路U4B的4腳和集成電路U3的16腳。 集成電路U5B的10腳和12腳通過(guò)電阻R3接5V電源正極、9腳接集成電路U4A的輸入端2腳。集成電路U4A的輸出端3腳接集成電路U4B的輸入端5腳。集成電路U4B的輸出端6 腳接集成電路U3的18腳。 上述的集成電路U1的型號(hào)為AT89C51，集成電路U3的型號(hào)為82C54，集成電路 U4A 集成電路U4D、集成電路U6A、集成電路U6B的型號(hào)為74HC08，集成電路U5A、集成電路 U5B、集成電路U7A、集成電路U7B、集成電路U8A 集成電路U8C的型號(hào)為74HC14。 本實(shí)用新型的單片計(jì)算機(jī)分系統(tǒng)為晶振秒信號(hào)由集成電路U9的8腳輸入，集成 電路U9的1腳接集成電路Ul的9腳和集成電路U8E的輸出端10腳、4腳和5腳分別接晶體 振蕩器JT2和電容C4以及電容C5連接的振蕩電路、3腳接集成電路U10的10腳和11腳； 集成電路U10的1腳和3腳分別接電容C6的兩端、4腳和5腳分別接電容C9的兩端、2腳 接電容C7的一端、16腳接電容C7的另一端和5V電源正極、6腳接電容C8的一端、15腳接 電容C8的另一端和地；集成電路U9的型號(hào)為AT89C2051，集成電路U10的型號(hào)為MAX232。 本實(shí)用新型采用剔出噪聲干擾的時(shí)差及秒脈沖寬度測(cè)量電路，根據(jù)采集的數(shù)據(jù)經(jīng) 過(guò)數(shù)據(jù)處理和計(jì)算結(jié)果，使低頻時(shí)碼定時(shí)接收機(jī)輸出精確、連續(xù)的時(shí)間信息。本實(shí)用新型具 有抗干擾能力強(qiáng)、時(shí)延修正方便、定時(shí)精度高、操作靈活簡(jiǎn)便、能遠(yuǎn)距離傳輸準(zhǔn)確的年月日 時(shí)分秒全信息碼等優(yōu)點(diǎn)，可滿足時(shí)間用戶的要求。

圖1是本實(shí)用新型的電氣原理方框圖。 圖2是本實(shí)用新型的電子線路原理圖。
具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型進(jìn)一步詳細(xì)說(shuō)明，但本實(shí)用新型不限于這些 實(shí)施例。 圖1是本實(shí)用新型的電氣原理方框圖，參見(jiàn)圖1。在圖1中，本實(shí)用新型由主單片 計(jì)算機(jī)系統(tǒng)、地址譯碼電路、時(shí)差及秒脈沖寬度測(cè)量電路、可編程計(jì)數(shù)器、單片計(jì)算機(jī)分系 統(tǒng)組成。 主單片計(jì)算機(jī)系統(tǒng)的輸出端接地址譯碼電路和單片計(jì)算機(jī)分系統(tǒng)以及時(shí)差及秒 脈沖寬度測(cè)量電路，主單片計(jì)算機(jī)系統(tǒng)與可編程計(jì)數(shù)器相連，時(shí)差及秒脈沖寬度測(cè)量電路 的輸出端接可編程計(jì)數(shù)器，地址譯碼電路的輸出端接可編程計(jì)數(shù)器。主單片計(jì)算機(jī)系統(tǒng)控 制時(shí)差及秒脈沖寬度測(cè)量電路，可編程計(jì)數(shù)器分別對(duì)時(shí)差信號(hào)和低頻時(shí)碼秒信號(hào)寬度進(jìn)行 計(jì)數(shù)。 在圖2中，本實(shí)施例的主單片計(jì)算機(jī)系統(tǒng)由集成電路U1、集成電路U8D、集成電路 U8E、電阻Rl、電阻R4、電阻R5、電容Cl 電容C3、開(kāi)關(guān)SW、晶體振蕩器JT1連接構(gòu)成，集成 電路U1的型號(hào)為AT89C51，集成電路U8D和集成電路U8E的型號(hào)為74HC14。低頻時(shí)碼信號(hào) 由集成電路Ul的10腳輸入，集成電路Ul的18腳和19腳接晶體振蕩器JT1和電容Cl以 及電容C2連接的振蕩電路、31腳通過(guò)電阻Rl接5V電源正極，開(kāi)關(guān)SW的一端和電容C3的 一端接5V電源正極，開(kāi)關(guān)SW的另一端通過(guò)電阻R5和電容C3的另一端接集成電路U8D的 輸入端9腳并通過(guò)電阻R4接地，集成電路U8D的輸出端8腳接集成電路U8E的輸入端11 腳，集成電路U8E的輸出端10腳接集成電路U1的9腳和單片計(jì)算機(jī)分系統(tǒng)。集成電路U1
4的POO P07 口通過(guò)總線接地址譯碼電路和可編程計(jì)數(shù)器、30腳接地址譯碼電路、28腳和 16腳以及17腳接可編程計(jì)數(shù)器、12腳接時(shí)差及秒脈沖寬度測(cè)量電路、11腳接單片計(jì)算機(jī)分 系統(tǒng)、7腳和8腳接時(shí)差及秒脈沖寬度測(cè)量電路。 本實(shí)施例的地址譯碼電路由集成電路U2構(gòu)成，集成電路U2的型號(hào)為74HC373。集 成電路U2的DO D7端口通過(guò)總線接集成電路U1的P00 P07端口和可編程計(jì)數(shù)器、11 腳接集成電路Ul的30腳、1腳接地、2腳和5腳接可編程計(jì)數(shù)器。 本實(shí)施例的可編程計(jì)數(shù)器由集成電路U3構(gòu)成，集成電路U3的型號(hào)為82C54。集成 電路U3的DO D7端口通過(guò)總線接集成電路Ul的P00 P07端口和集成電路U2的DO D7端口 、 19腳接集成電路U2的2腳、20腳接集成電路U2的5腳、21腳接集成電路Ul的28 腳、22腳接集成電路U1的17腳、23腳接集成電路U1的16腳、14腳 16腳和18腳接時(shí)差 及秒脈沖寬度測(cè)量電路。 本實(shí)施例的時(shí)差及秒脈沖寬度測(cè)量電路由集成電路U4A 集成電路U4D、集成電 路U5A、集成電路U5B、集成電路U6A、集成電路U6B、集成電路U7A、集成電路U7B、集成電路 U8A 集成電路U8C、電阻R2、電阻R3、電阻R6、電阻R7連接構(gòu)成，集成電路U4A 集成電 路U4D的型號(hào)為74HC08，集成電路U5A和集成電路U5B的型號(hào)為74HC74，集成電路U6A和 集成電路U6B的型號(hào)為74HC08，集成電路U7A和集成電路U7B的型號(hào)為74HC74，集成電路 U8A 集成電路U8C的型號(hào)為74HC14。低頻秒時(shí)碼信號(hào)由集成電路U8A的1腳輸入，集成 電路U8A的輸出端2腳接集成電路U4D的輸入端13腳，計(jì)數(shù)時(shí)鐘信號(hào)由集成電路U6A的輸 入端1腳輸入，集成電路U6A的輸入端2腳接集成電路Ul的7腳、輸出端3腳接集成電路 U4A的輸入端1腳和集成電路U6B的輸入端5腳，晶振秒信號(hào)由集成電路U7A的3腳輸入， 集成電路U7A的2腳和4腳通過(guò)電阻R6接5V電源正極、1腳接集成電路U7B的13腳和集 成電路U5A的1腳以及集成電路Ul的8腳、5腳接集成電路U4D的12腳和集成電路U6B的 4腳。集成電路U7B的10腳和12腳通過(guò)電阻R7接5V電源正極、8腳接集成電路U4C的10 腳和U3的14腳、11腳接集成電路U4D的輸出端11腳和集成電路U8B的輸入端3腳以及集 成電路U5B的11腳。集成電路U6B的輸出端6腳接集成電路U4C的輸入端9腳。集成電 路U4C的輸出端8腳接集成電路U3的15腳。集成電路U8B的輸出端4腳接集成電路U5A 的3腳和集成電路U8C的輸入端5腳。集成電路U8C的輸出端6腳接集成電路Ul的12腳。 集成電路U5A的2腳和4腳通過(guò)電阻R2接5V電源正極、1腳接集成電路U5B的13腳和集 成電路Ul的8腳、6腳接集成電路U4B的4腳和集成電路U3的16腳。集成電路U5B的10 腳和12腳通過(guò)電阻R3接5V電源正極、9腳接集成電路U4A的輸入端2腳。集成電路U4A 的輸出端3腳接集成電路U4B的輸入端5腳。集成電路U4B的輸出端6腳接集成電路U3 的18腳。 本實(shí)施例的單片計(jì)算機(jī)分系統(tǒng)由集成電路U9、集成電路U10、晶體振蕩器JT2、 電容C4 電容C9連接構(gòu)成，集成電路U9的型號(hào)為AT89C2051，集成電路U10的型號(hào)為 MAX232。晶振秒信號(hào)由集成電路U9的8腳輸入，集成電路U9的1腳接集成電路Ul的9腳 和集成電路U8E的輸出端10腳、4腳和5腳分別接晶體振蕩器JT2和電容C4以及電容C5 連接的振蕩電路、3腳接集成電路U10的10腳和11腳。集成電路U10的1腳和3腳分別 接電容C6的兩端、4腳和5腳分別接電容C9的兩端、2腳接電容C7的一端、16腳接電容C7 的另一端和5V電源正極、6腳接電容C8的一端、15腳接電容C8的另一端和地。[0020] 本實(shí)用新型的工作原理如下 低頻時(shí)碼信號(hào)由集成電路U1的10腳輸入，集成電路U1的P17控制端使時(shí)差及秒 脈沖寬度測(cè)量電路初始化，集成電路U1的P17控制端為高電平允許時(shí)差及秒脈沖寬度測(cè)量 電路工作，集成電路Ul的P16控制端允許集成電路U6A輸出計(jì)數(shù)脈沖，當(dāng)晶振秒脈沖信號(hào) 的上升沿到來(lái)后，時(shí)差及秒脈沖寬度測(cè)量電路啟動(dòng)并輸出計(jì)數(shù)脈沖信號(hào)，計(jì)數(shù)脈沖加到可 編程計(jì)數(shù)器第一計(jì)數(shù)器的時(shí)鐘輸入端，并開(kāi)始計(jì)數(shù)；當(dāng)?shù)皖l時(shí)碼秒信號(hào)的上升沿到來(lái)后，使 集成電路U7B的8腳變成低電平，停止時(shí)差及秒脈沖寬度測(cè)量電路輸出計(jì)數(shù)脈沖、集成電路 U3的14腳也為低電平，停止集成電路U3第一計(jì)數(shù)器計(jì)數(shù)；集成電路U3第一計(jì)數(shù)器的計(jì)數(shù) 值經(jīng)換算為時(shí)差值。當(dāng)?shù)皖l時(shí)碼秒信號(hào)的上升沿到來(lái)后，低頻時(shí)碼秒信號(hào)脈沖寬度的測(cè)量 電路啟動(dòng)并輸出計(jì)數(shù)脈沖，計(jì)數(shù)脈沖加到集成電路U3第二計(jì)數(shù)器的時(shí)鐘輸入端，并開(kāi)始計(jì) 數(shù)；當(dāng)?shù)皖l時(shí)碼秒信號(hào)的下降沿到來(lái)后，集成電路U5A的6腳和集成電路U3的16腳為低電 平，停止集成電路U3第二計(jì)數(shù)器計(jì)數(shù)，集成電路U3第二計(jì)數(shù)器當(dāng)前計(jì)數(shù)值為低頻時(shí)碼秒信 號(hào)脈沖寬度，本次測(cè)量的結(jié)束。集成電路U8C的6腳輸出脈沖的下降沿向集成電路U1的12 腳INT0申請(qǐng)中斷，集成電路U1響應(yīng)中斷后，順序從兩個(gè)計(jì)數(shù)器讀取數(shù)據(jù)，集成電路U1控制 測(cè)量次數(shù)并通過(guò)計(jì)算可得到精確的時(shí)差修正值。集成電路U1根據(jù)計(jì)數(shù)值算出相位修正值， 使輸出的晶振秒脈沖與低頻時(shí)碼秒脈沖達(dá)到同步，允許秒脈沖(脈寬lms)信號(hào)輸出；此時(shí)， 集成電路U1接收時(shí)碼信號(hào)并經(jīng)過(guò)計(jì)算后，下一秒脈沖下降沿到來(lái)后，通過(guò)串行口 ll腳輸出 標(biāo)準(zhǔn)的時(shí)碼信息。 按SW鍵，集成電路U9單片機(jī)復(fù)位，集成電路U9的串行口 2腳一直處于接收狀態(tài)， 待集成電路U1發(fā)出標(biāo)準(zhǔn)的時(shí)碼信息后，集成電路U9接收到全時(shí)碼信息并進(jìn)行計(jì)算，等接收 到秒脈沖下降沿的申請(qǐng)中斷后，集成電路U9輸出時(shí)碼信號(hào)到集成電路U10經(jīng)變換后，輸出 準(zhǔn)確的全時(shí)碼信息信號(hào)。
權(quán)利要求一種低頻時(shí)碼定時(shí)接收機(jī)，其特征在于它包括對(duì)整機(jī)進(jìn)行控制的主單片計(jì)算機(jī)系統(tǒng)；地址譯碼電路，該電路的輸入端接主單片計(jì)算機(jī)系統(tǒng)；時(shí)差及秒脈沖寬度測(cè)量電路，該電路的輸入端接主單片計(jì)算機(jī)系統(tǒng)；可編程計(jì)數(shù)器，該電路的輸入端接主單片計(jì)算機(jī)系統(tǒng)和地址譯碼電路以及時(shí)差及秒脈沖寬度測(cè)量電路；它還包括單片計(jì)算機(jī)分系統(tǒng)。
2. 按照權(quán)利要求1所述的低頻時(shí)碼定時(shí)接收機(jī)，其特征在于所說(shuō)的時(shí)差及秒脈沖寬度 測(cè)量電路為低頻秒時(shí)碼信號(hào)由集成電路(U8A)的l腳輸入，集成電路(U8A)的輸出端2腳 接集成電路(U4D)的輸入端13腳，計(jì)數(shù)時(shí)鐘信號(hào)由集成電路(U6A)的輸入端l腳輸入，集 成電路(U6A)的輸入端2腳接集成電路(Ul)的7腳、輸出端3腳接集成電路(U4A)的輸入 端l腳和集成電路(U6B)的輸入端5腳，晶振秒信號(hào)由集成電路(U7A)的3腳輸入，集成電 路(U7A)的2腳和4腳通過(guò)電阻(R6)接5V電源正極、1腳接集成電路(U7B)的13腳和集 成電路(U5A)的1腳以及集成電路(Ul)的8腳、5腳接集成電路(U4D)的12腳和集成電 路(U6B)的4腳；集成電路(U7B)的10腳和12腳通過(guò)電阻(R7)接5V電源正極、8腳接集 成電路(U4C)的10腳和(U3)的14腳、11腳接集成電路(U4D)的輸出端11腳和集成電路 (U8B)的輸入端3腳以及集成電路(U5B)的11腳；集成電路(U6B)的輸出端6腳接集成電 路(U4C)的輸入端9腳；集成電路(U4C)的輸出端8腳接集成電路(U3)的15腳；集成電 路(U8B)的輸出端4腳接集成電路(U5A)的3腳和集成電路(U8C)的輸入端5腳；集成電 路(U8C)的輸出端6腳接集成電路(Ul)的12腳；集成電路(U5A)的2腳和4腳通過(guò)電阻 (R2)接5V電源正極、1腳接集成電路(U5B)的13腳和集成電路(Ul)的8腳、6腳接集成電 路(U4B)的4腳和集成電路(U3)的16腳；集成電路(U5B)的10腳和12腳通過(guò)電阻(R3) 接5V電源正極、9腳接集成電路(U4A)的輸入端2腳；集成電路(U4A)的輸出端3腳接集 成電路(U4B)的輸入端5腳；集成電路(U4B)的輸出端6腳接集成電路(U3)的18腳；上述的集成電路(Ul)的型號(hào)為AT89C51，集成電路(U3)的型號(hào)為82C54,集成電 路(U4A) 集成電路(U4D)、集成電路(U6A)、集成電路(U6B)的型號(hào)為74HC08，集成電 路(U5A)、集成電路(U5B)、集成電路(U7A)、集成電路(U7B)、集成電路(U8A) 集成電路 (U8C)的型號(hào)為74HC14。
3. 按照權(quán)利要求1所述的低頻時(shí)碼定時(shí)接收機(jī)，其特征在于所說(shuō)的單片計(jì)算機(jī)分系統(tǒng) 為晶振秒信號(hào)由集成電路(U9)的8腳輸入，集成電路(U9)的l腳接集成電路(Ul)的9 腳和集成電路(U8E)的輸出端10腳、4腳和5腳分別接晶體振蕩器(JT2)和電容(C4)以及 電容(C5)連接的振蕩電路、3腳接集成電路(U10)的10腳和11腳；集成電路(U10)的1腳 和3腳分別接電容(C6)的兩端、4腳和5腳分別接電容(C9)的兩端、2腳接電容(C7)的一 端、16腳接電容(C7)的另一端和5V電源正極、6腳接電容(C8)的一端、15腳接電容(C8) 的另一端和地；集成電路U9的型號(hào)為AT89C2051，集成電路(U10)的型號(hào)為MAX232。
專利摘要一種低頻時(shí)碼定時(shí)接收機(jī)，由主單片計(jì)算機(jī)系統(tǒng)、地址譯碼電路、時(shí)差及秒脈沖寬度測(cè)量電路、可編程計(jì)數(shù)器、單片計(jì)算機(jī)分系統(tǒng)組成，主單片計(jì)算機(jī)系統(tǒng)的輸出端接地址譯碼電路和單片計(jì)算機(jī)分系統(tǒng)以及時(shí)差及秒脈沖寬度測(cè)量電路，主單片計(jì)算機(jī)系統(tǒng)與可編程計(jì)數(shù)器相連，時(shí)差及秒脈沖寬度測(cè)量電路的輸出端接可編程計(jì)數(shù)器，地址譯碼電路的輸出端接可編程計(jì)數(shù)器。本實(shí)用新型采用剔出噪聲干擾的時(shí)差及秒脈沖寬度測(cè)量電路，根據(jù)采集的數(shù)據(jù)經(jīng)過(guò)數(shù)據(jù)處理和計(jì)算結(jié)果，使低頻時(shí)碼定時(shí)接收機(jī)輸出精確、連續(xù)的時(shí)間信息。本實(shí)用新型具有抗干擾能力強(qiáng)、時(shí)延修正方便、定時(shí)精度高、操作靈活簡(jiǎn)便、能遠(yuǎn)距離傳輸準(zhǔn)確的年月日時(shí)分秒全信息碼等優(yōu)點(diǎn)，可滿足時(shí)間用戶的要求。
文檔編號(hào)H04B1/16GK201533306SQ20092024524
公開(kāi)日2010年7月21日 申請(qǐng)日期2009年11月16日 優(yōu)先權(quán)日2009年11月16日
發(fā)明者許林生 申請(qǐng)人:中國(guó)科學(xué)院國(guó)家授時(shí)中心