專利名稱：一種數(shù)字光纖拉遠(yuǎn)系統(tǒng)中cdma的選頻型裝置的制作方法
技術(shù)領(lǐng)域：
一種^:字光纖拉遠(yuǎn)系統(tǒng)中CDMA的選頻型裝置
技術(shù)領(lǐng)域：
本實用新型涉及一種光纖拉遠(yuǎn)系統(tǒng)，特別是一種數(shù)字光纖拉遠(yuǎn)系統(tǒng)中 CDMA的選頻型裝置。背景技術(shù)：
常規(guī)的模擬濾波器載波數(shù)只能是一個中頻濾波器硬件對應(yīng)一個載波。這 樣如果需要做成多載波的話，就需要多個硬件,CDMA直放站具有7個信道號， 則需要7個對應(yīng)的模擬濾波器硬件。而CDMA信道號頻率間隔1.23MHz， 一 個信道的濾波器阻帶帶寬大于1.23MHz，相鄰兩載頻應(yīng)用時兩個濾波器必然 發(fā)生重疊。在信道通帶范圍內(nèi)輸出信號具有兩個濾波器的傳輸函數(shù)特性，造 成濾波器重疊區(qū)發(fā)生凸起或凹陷，導(dǎo)致帶內(nèi)信號波動，對信號傳輸不利。多 于2載頻相鄰時現(xiàn)象類似，相鄰載頻都具有濾波器重疊區(qū)。
在CDMA的數(shù)字光纖拉遠(yuǎn)系統(tǒng)中，采用了數(shù)字濾波技術(shù)實現(xiàn)選頻型數(shù)字 直放站。對于2個相鄰信道，若采用兩個數(shù)字濾波器選頻的方式，濾波器重 疊區(qū)依然存在，重疊區(qū)發(fā)生凸起或凹陷不可避免對信號波形質(zhì)量產(chǎn)生了一定 影響，并且7個信道號對應(yīng)了7個數(shù)字濾波器。
發(fā)明內(nèi)容
CDMA的選頻型裝置，結(jié)合其使用的軟件，通過在線改變數(shù)字濾波器帶寬， 將相鄰的載頻進(jìn)行合并，消除了濾波器重疊區(qū)凸起或凹陷的現(xiàn)象，解決了重 疊區(qū)信號波形質(zhì)量變差的問題；同時CDMA傳輸帶寬內(nèi)7個信道號最多同時 使用4個通道的數(shù)字濾波器便可實現(xiàn)所有的選頻需求，使資源上得到簡化， 有利于簡化設(shè)備結(jié)構(gòu)，降低硬件成本。
本實用新型是通過以下技術(shù)方案解決上述技術(shù)問題的 一種數(shù)字光纖拉 遠(yuǎn)系統(tǒng)中CDMA的選頻型裝置，包括模數(shù)轉(zhuǎn)換器芯片、主處理器、數(shù)模轉(zhuǎn)換200920137865.7 器芯片、時鐘模塊、數(shù)字接口，以及單片機(jī)，模擬前端輸入信號輸入模數(shù)轉(zhuǎn) 換器芯片，該模數(shù)轉(zhuǎn)換器芯片的輸出數(shù)據(jù)輸入主處理器，該主處理器的數(shù)據(jù) 輸出又輸入數(shù)模轉(zhuǎn)換器芯片，數(shù)模轉(zhuǎn)換器芯片的數(shù)據(jù)作為模擬后端的輸入信 號，時鐘模塊的輸出連接到模數(shù)轉(zhuǎn)換器芯片、主處理器，以及數(shù)模轉(zhuǎn)換器芯 片的時鐘輸入端，主處理器的數(shù)字前端輸出和數(shù)字后端輸入與數(shù)字接口相連 接，單片機(jī)的輸出端連接到時鐘模塊和數(shù)模轉(zhuǎn)換器芯片。
所述模數(shù)轉(zhuǎn)換器芯片的型號為AD14155,主處理器的型號為xc4vSX35， 數(shù)模轉(zhuǎn)換器芯片的型號為AD9779,時鐘模塊的型號為CDCM7005,單片機(jī) 的型號為ATMEL16L。
本實用新型一種數(shù)字光纖拉遠(yuǎn)系統(tǒng)中CDMA的選頻型裝置的優(yōu)點在于 在數(shù)字光纖拉遠(yuǎn)系統(tǒng)中使用4個通道的數(shù)字濾波器，可進(jìn)行一個天線CDMA 的IOM帶寬內(nèi)7個信道的任意選擇，對相鄰信道載頻進(jìn)行了合并，使相鄰載 頻沒有濾波器重疊區(qū)，消除了濾波器重疊區(qū)凸起或凹陷的現(xiàn)象；利用該實用 新型的設(shè)計，可以根據(jù)需要，選擇一個或多個工作頻帶進(jìn)行中繼放大，其余 未被使用的頻點均被抑制，在移動通信信號死角和傳輸盲區(qū)時能夠更好地提 高信號的質(zhì)量，避免干擾基站，減小了引起干擾的可能性；根據(jù)用戶需求在 線定制帶寬，保證了相鄰多載頻應(yīng)用時每載頻的波形質(zhì)量和單載頻應(yīng)用時基 本相同。
該系統(tǒng)包括了上下變頻，濾波器帶寬的在線配置接口，以滿足不同的需 求。所釆用的硬件結(jié)構(gòu)簡單，只需要一個資源充足的FPGA芯片，以及滿足 具體設(shè)計要求的ADC芯片和DAC芯片，并且可以方便地進(jìn)行軟件升級。

下面參照附圖結(jié)合實施例對本實用新型作進(jìn)一步的描述。
圖l是本實用新型的硬件原理框圖。
圖2是下變頻器的原理框圖。
圖3是上變頻器的原理框圖。
圖4是濾波器系數(shù)在線導(dǎo)入時序接口。
圖5是典型的濾波器信道配置頻譜示意圖。
具體實施方式
請參閱圖1,本實用新型一種數(shù)字光纖拉遠(yuǎn)系統(tǒng)中CDMA的選頻型裝置 包括ADC (模數(shù)轉(zhuǎn)換器)芯片、主處理器、DAC (數(shù)模轉(zhuǎn)換器)芯片、時鐘 模塊、數(shù)字接口，以及單片機(jī)。
模擬前端輸入信號輸入ADC芯片，該ADC芯片的輸出數(shù)據(jù)輸入主處理 器，該主處理器的數(shù)據(jù)輸出又輸入DAC芯片，DAC芯片的數(shù)據(jù)作為模擬后 端的輸入信號；時鐘模塊的輸出連接到ADC芯片、主處理器，以及DAC芯 片的時鐘輸入端；主處理器的數(shù)字前端輸出和數(shù)字后端輸入與數(shù)字接口相連 接；單片機(jī)的輸出端連接到時鐘模塊和DAC芯片。
上述的ADC芯片的型號為AD14155 ，主處理器的型號為xc4vSX35, DAC 芯片的型號為AD9779,是16位雙通道DAC芯片，時鐘模塊的型號為 CDCM7005，提供各連接模塊的時鐘，單片機(jī)的型號為ATMEL16L。
本實用新型采用FPGA (現(xiàn)場可編程門陣列)芯片作為主處理器，這樣 可以達(dá)到設(shè)計足夠靈活，可方便進(jìn)行軟件升級的目的。該實用新型中使用的 軟件主要分為兩個模塊， 一是數(shù)字上下變頻，二是數(shù)字濾波器帶寬的在線配 置接口。主要的核心處理單元是DSP (數(shù)字信號處理)模塊(主要用來作乘 法運(yùn)算)。為了實現(xiàn)更多的資源共享，在軟件設(shè)計中采用DSP多通道復(fù)用技 術(shù)。數(shù)據(jù)速率為61.44MSPS,系統(tǒng)時鐘為245.76MHz。 DSP模塊的時鐘為系 統(tǒng)時鐘。因此，I)SP有4個通道復(fù)用的數(shù)據(jù)處理時鐘。
請同時參閱圖2及圖3，在拉遠(yuǎn)系統(tǒng)近端，數(shù)字下變頻部分將數(shù)據(jù)速率 61.44MSPS的信號經(jīng)NCO(數(shù)控振蕩器)模塊1下變頻后形成兩路i、 q數(shù)據(jù)， 再經(jīng)過濾波器模塊2進(jìn)行2倍濾波抽取，之后經(jīng)過CPRI(通用公共無線接口 ) 鏈路傳輸?shù)竭h(yuǎn)端；在拉遠(yuǎn)系統(tǒng)遠(yuǎn)端接收到的信號經(jīng)過內(nèi)部NCO混頻模塊3分 成4個載波中心不同的通道，其間包含了 4個通道數(shù)據(jù)獨(dú)立的清零開關(guān)處理， 實現(xiàn)無用信道的關(guān)閉。再經(jīng)過數(shù)字濾波器在線配置接口模塊4，對4個通道的 濾波器進(jìn)行相應(yīng)于信道選擇分布的在線配置，之后經(jīng)過內(nèi)部NCO混頻模塊5, 將4個通道的數(shù)據(jù)進(jìn)行頻譜的重新分布并進(jìn)行合路，還原出遠(yuǎn)端接收的載波 信道設(shè)置。之后數(shù)據(jù)經(jīng)過2倍插值濾波器模塊6，將數(shù)據(jù)速率提高到61.44MSPS，最后經(jīng)過NCO模塊7進(jìn)行上變頻處理，將數(shù)據(jù)輸出至DAC芯 片接口。
可以看出，采用帶寬在線可變的數(shù)字濾波器，可將相鄰載波進(jìn)行合并， 用一個2倍帶寬的濾波器選出兩相鄰的信道，在整個通帶內(nèi)濾波器平滑，不 發(fā)生凸起或凹陷。3個或更多信道相鄰時，選^^對應(yīng)的更大帶寬的濾波器進(jìn)行 在線配置，當(dāng)7個信道相鄰時，使用一個7倍帶寬的濾波器將所有信道全部 選通。濾波器在線配置數(shù)據(jù)由查詢一個系數(shù)存儲器得到，并且上述內(nèi)部NCO 混頻模塊3和NCO混頻模塊5的頻點設(shè)置必須配合濾波器信道帶寬類型發(fā)生 實時變化。
圖l中，AD14C155為14位ADC芯片。它把外部的中頻信號數(shù)字化后 送給后級作為主處理器的FPGA進(jìn)行中頻選頻處理，最后把輸出的數(shù)字信號 經(jīng)DAC芯片，轉(zhuǎn)為模擬量輸出。整個系統(tǒng)的時鐘由時鐘模塊CDCM7005提 供。各芯片寄存器的配置由ATMEL16L單片機(jī)完成。
圖2、圖3和圖4分別是下變頻器、上變頻器和系數(shù)導(dǎo)入時序接口的原理 圖。從圖中可以看到DDC (上變頻)和DUC (下變頻)的幾個基本模塊是 一致的，設(shè)計中用到5級級聯(lián)濾波。重點在于在線配置的濾波器模塊的設(shè)計。
濾波器可在線設(shè)置系數(shù)，圖4為系數(shù)導(dǎo)入時序接口，在一個時鐘周期內(nèi)， 當(dāng)ld信號下降沿到來并且wc信號為高時，系數(shù)被允許導(dǎo)入。系數(shù)導(dǎo)入釆取 讀取ROM內(nèi)容的方式，不同帶寬類型對應(yīng)不同的R()M地址，對濾波器送入 不同系數(shù)即可完成配置。
由于7個信道頻點相對固定，將各載頻開關(guān)量從低頻率到高頻率組合成 序列，作為濾波器系數(shù)、內(nèi)部混頻模塊頻點尋址的地址。這樣ROM(只讀存 儲器)的控制就包括載波控制參數(shù)轉(zhuǎn)換、系數(shù)導(dǎo)入控制兩個步驟。
在步驟一，監(jiān)控設(shè)置量只有載波關(guān)斷和開啟，這樣接收到監(jiān)控量后，需 要經(jīng)過一個控制ROM模塊1， 7個載波有2A7 - 1 = 127種結(jié)果。需要ROM 深度128，寬度64位。寬度選取64位的原因是通道數(shù)4個，每個通道控制量 分為關(guān)斷控制l位，帶寬類型3位，所處頻點頻率控制字信息12位，這樣(1 +在步驟二，系數(shù)導(dǎo)入控制ROM模塊2功能是由對應(yīng)通道的帶寬類型，決 定該通道的系數(shù)導(dǎo)入。包括了相應(yīng)階數(shù)的17位系數(shù)數(shù)據(jù)和2位的系數(shù)載入使 能信號。對CDMA選頻，系數(shù)導(dǎo)入控制ROM中使能信號放置于低兩位，系 數(shù)數(shù)據(jù)放置于高17位。實現(xiàn)時通過不斷變換ROM尋址地址，和每個通道監(jiān) 控量進(jìn)行比較，對應(yīng)于該監(jiān)控量時將控制信息送入對應(yīng)在線配置的通道。
圖5為典型的濾波器信道配置頻語示意圖，以一個載頻處于0頻，向右 相鄰2個載頻進(jìn)行合并為例進(jìn)行說明。這是屬于7個載波127種選頻情況中 的3種典型情況。三個信道標(biāo)記為信道l，信道2，信道3。信道1選頻時， 載波中心為0頻，帶寬為l倍帶寬，信道l、 2選頻時，載波中心0.615MHz， 帶寬為2倍，信道l、 2、 3選頻時，載波中心1.23MHz。這樣就達(dá)到了載頻 合并的目的。
此外，為保證各個載頻的濾波性能，各種信道類型濾波器階數(shù)需要一樣， 增益需要相同，過渡帶相似，不同的只是通帶的大小?？梢愿鶕?jù)用戶需求定
權(quán)利要求1.一種數(shù)字光纖拉遠(yuǎn)系統(tǒng)中CDMA的選頻型裝置，其特征在于包括模數(shù)轉(zhuǎn)換器芯片、主處理器、數(shù)模轉(zhuǎn)換器芯片、時鐘模塊、數(shù)字接口，以及單片機(jī)，模擬前端輸入信號輸入模數(shù)轉(zhuǎn)換器芯片，該模數(shù)轉(zhuǎn)換器芯片的輸出數(shù)據(jù)輸入主處理器，該主處理器的數(shù)據(jù)輸出又輸入數(shù)模轉(zhuǎn)換器芯片，數(shù)模轉(zhuǎn)換器芯片的數(shù)據(jù)作為模擬后端的輸入信號，時鐘模塊的輸出連接到模數(shù)轉(zhuǎn)換器芯片、主處理器，以及數(shù)模轉(zhuǎn)換器芯片的時鐘輸入端，主處理器的數(shù)字前端輸出和數(shù)字后端輸入與數(shù)字接口相連接，單片機(jī)的輸出端連接到時鐘模塊和數(shù)模轉(zhuǎn)換器芯片。
2. 如權(quán)利要求1所述的一種數(shù)字光纖拉遠(yuǎn)系統(tǒng)中CDMA的選頻型裝置， 其特征在于所述模數(shù)轉(zhuǎn)換器芯片的型號為AD14155，主處理器的型號為 xc4vSX35,數(shù)模轉(zhuǎn)換器芯片的型號為AD9779，時鐘模塊的型號為 CDCM7005,單片機(jī)的型號為ATMEL16L。
專利摘要一種數(shù)字光纖拉遠(yuǎn)系統(tǒng)中CDMA的選頻型裝置包括ADC芯片、主處理器、DAC芯片、時鐘模塊、數(shù)字接口，以及單片機(jī)。模擬前端輸入信號輸入ADC芯片，該ADC芯片的輸出數(shù)據(jù)輸入主處理器，該主處理器的數(shù)據(jù)輸出又輸入DAC芯片，DAC芯片的數(shù)據(jù)作為模擬后端的輸入信號；時鐘模塊的輸出連接到ADC芯片、主處理器，以及DAC芯片的時鐘輸入端；主處理器的數(shù)字前端輸出和數(shù)字后端輸入與數(shù)字接口相連接；單片機(jī)的輸出端連接到時鐘模塊和DAC芯片。本實用新型的優(yōu)點在于解決了重疊區(qū)信號波形質(zhì)量變差的問題；使資源上得到簡化，有利于簡化設(shè)備結(jié)構(gòu)，降低硬件成本。
文檔編號H04B10/12GK201403208SQ20092013786
公開日2010年2月10日 申請日期2009年4月28日 優(yōu)先權(quán)日2009年4月28日
發(fā)明者曾培智 申請人:福建三元達(dá)通訊股份有限公司