專利名稱：一種高分辨率行頻控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高分辨率行頻控制方法，具體涉及一種利用增減逆程法實現(xiàn)高分 辨率TDICCD相機行頻控制的方法。
背景技術(shù)：
在航空攝影測量領(lǐng)域，為得到高清晰度的數(shù)字圖象，常采用高分辨率TDICCD相 機。TDICCD相機的象元輸出信號是地面同一景物在不同時刻多次曝光得到的信號 的疊加。為保證圖象質(zhì)量，必須保證TDICXD的行掃速率與景物像移速率相匹配，即要求 TDIC⑶的行掃描周期等于景物像在焦平面上移動一個行間距的時間。實現(xiàn)TDICXD行掃速率與像移速率匹配，也就是實現(xiàn)行掃速率的同步控制。在實際 測量系統(tǒng)中，景物的像移速率與TDICCD行掃速率的匹配與否將對系統(tǒng)的圖像質(zhì)量產(chǎn)生很 大的影響。目前，實現(xiàn)行頻控制多常采用數(shù)字頻率合成法，該方法采用數(shù)字頻率合成的方法 來改變主時鐘的頻率，以改變每個像元的讀出時間，使行掃周期發(fā)生改變，即改變了行掃速 率，達(dá)到同步控制的目的。但是像元讀出時間改變后，CCD輸出信號處理電路中的器件參數(shù) 如箝位電容、濾波電容等參數(shù)必須跟著改變，否則會降低輸出信號量。同時，CCD驅(qū)動時序是一組周期性的，關(guān)系比較復(fù)雜的時序脈沖信號，而且具有特 定的電壓電平，它是直接影響CCD轉(zhuǎn)換效率，信噪比等光電轉(zhuǎn)換特性的一個重要因素。精確 的驅(qū)動時序是CCD器件正常穩(wěn)定工作的保證，CCD時序脈沖產(chǎn)生電路的設(shè)計可以有很多種 方法，主要有直接數(shù)字電路驅(qū)動法，單片機驅(qū)動法，可擦可編程只讀存儲器驅(qū)動法和專用IC 驅(qū)動法。直接數(shù)字電路驅(qū)動法這種時序電路通常由振蕩電路、邏輯門電路、計數(shù)器、電路、 單穩(wěn)態(tài)電路等構(gòu)成。這種方法可以產(chǎn)生出高頻的驅(qū)動脈沖，穩(wěn)定性較好，但是邏輯設(shè)計較復(fù) 雜，電路設(shè)計周期長，電路元氣件多，電路板面積大，調(diào)試非常困難。單片機驅(qū)動法該方法是通過對單片機進行編程，由單片機的I/O端口來輸出CCD 驅(qū)動脈沖信號。這種方法靈活性好，對不同的CCD器件只需要修改程序即可，但是由于時序 的產(chǎn)生完全依賴程序指令的延時來實現(xiàn)，而目前的單片機時鐘頻率較低，因此由指令產(chǎn)生 多路脈沖時，其最高頻率不過幾百千赫，無法達(dá)到兆赫級的CCD驅(qū)動頻率?？刹量删幊讨蛔x存儲器驅(qū)動法(EPROM)該方法是在EPROM中事先存放好驅(qū)動CCD 工作的所有時序信號數(shù)據(jù)，由計數(shù)電路產(chǎn)生EPROM地址，從而使EPROM輸出特定的時序信 號，但編制EPROM程序單調(diào)繁冗，易出現(xiàn)錯誤，給調(diào)試帶來困難，不適合設(shè)計大面陣的CCD的 驅(qū)動時序電路。專用IC驅(qū)動法該方法利用專門為某型號或某種類的CCD設(shè)計的時序高分辨率全 幀CCD驅(qū)動電路技術(shù)研究脈沖芯片來設(shè)計驅(qū)動時序電路，這種方法具有很多優(yōu)點，如設(shè)計 和調(diào)試較為簡單，只需通過軟件設(shè)置其工作參數(shù)即可。電路的集成度也很高，可靠性好，功耗很低，但是與可編程邏輯器件驅(qū)動法相比，該方法最大的缺點就是靈活性不夠好。

發(fā)明內(nèi)容
本發(fā)明提供一種高分辨率行頻控制方法，主要解決了現(xiàn)有方法同步精度低的問 題，該方法主要是當(dāng)速高比變化時，通過增減行頻的逆程時間實現(xiàn)行掃描速率的同步控制。本發(fā)明的技術(shù)解決方案如下根據(jù)TDICXD相機光學(xué)系統(tǒng)焦距、像元尺寸、速高比、像元個數(shù)估算出TDICXD驅(qū)動 電路的時鐘脈沖頻率。保持時鐘脈沖頻率不變，在光學(xué)系統(tǒng)焦距和像元尺寸一定時，根據(jù) 速高比的變化計算出TDICCD行掃描速率，得到行掃描周期。結(jié)合時鐘脈沖頻率和行掃描 周期，計算出一個行掃描周期內(nèi)的脈沖總數(shù)，保持正程脈沖數(shù)不變，調(diào)節(jié)出所需逆程脈沖的 個數(shù)；使用可編程邏輯器件FPGA，采用硬件描述語言設(shè)計輸入法，產(chǎn)生時序脈沖。從而實現(xiàn) TDICCD行掃速率與像移速率匹配，也就是實現(xiàn)行掃速率的同步控制。本發(fā)明優(yōu)點在于1、本發(fā)明能達(dá)到較高的同步精度。2、本發(fā)明的高分辨率行頻控制方法采用復(fù)雜可編程邏輯器件FPGA進行設(shè)計，通 用性高，可靠性高，縮小了系統(tǒng)的體積，降低了整個系統(tǒng)功耗，節(jié)約了系統(tǒng)成本。3、本發(fā)明的高分辨率行頻控制方法，減少電路的復(fù)雜性，TDICCD輸出信號后續(xù)處 理電路的時序簡單，提高圖像質(zhì)量。


圖1為本發(fā)明的原理示意圖；圖2為本發(fā)明的TDICXD相機工作時序圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明進行詳述。根據(jù)TDICXD相機光學(xué)系統(tǒng)焦距、像元尺寸、速高比、像元個數(shù)估算出TDICXD驅(qū)動 電路的時鐘脈沖頻率。保持時鐘脈沖頻率不變，在光學(xué)系統(tǒng)焦距和像元尺寸一定時，根據(jù)速 高比的變化計算出TDICCD行掃描速率，得到行掃描周期。速高比變化時，像移速度改變， CXD的工作頻率也要隨著改變。由于TDICXD驅(qū)動時序電路準(zhǔn)確度高，工作頻率誤差很小，而 像移速度的誤差由引入速高比即飛機飛行速度和攝影高度決定，所以速高比誤差影響同步 控制準(zhǔn)確度，從而影響成像質(zhì)量。結(jié)合時鐘脈沖頻率和行掃描周期，計算出一個行掃描周期內(nèi)的脈沖總數(shù)，保持正 程脈沖數(shù)不變，調(diào)節(jié)出所需逆程脈沖的個數(shù)；使用可編程邏輯器件FPGA，采用硬件描述語 言設(shè)計輸入法，產(chǎn)生時序脈沖。從而實現(xiàn)TDICCD行掃速率與像移速率匹配，也就是實現(xiàn)行 掃速率的同步控制。為保證成像質(zhì)量，根據(jù)TDICXD圖象傳感器的特性，驅(qū)動TDICXD時序電路的行掃速 率與像移速率要嚴(yán)格同步，即經(jīng)過TDIC⑶的一個行周期時間，景物的像恰好移動一行。飛機運動時，像在移動，其像移速度為V = FW/H。式中W為飛機飛行速度；H為攝 影高度；F為光學(xué)系統(tǒng)焦距。
如像元尺寸為a，移動一行的時間V’ (延遲積分時間，象移速率)與CXD的行周期 相等，即 V’ =T= (a/F)H/W。在光學(xué)系統(tǒng)焦距和像元尺寸一定時，TDIC⑶的工作頻率與飛機的飛行速度和攝影 高度有關(guān)，W/H稱為速高比。從TDICCD的時序要求可知，一個行周期可分成正程時間(主要是象元讀出時間) 和逆程時間，正程時間所占的脈沖數(shù)是固定的。當(dāng)主頻(也即時鐘頻率)不變時，增加或者 減少逆程脈沖個數(shù)，即可降低或者提高行掃速率。根據(jù)速高比的變化來確定增加或減少的 逆程脈沖的個數(shù)。就可達(dá)到行掃速率的同步控制。TDICCD相機的時序脈沖是采用計數(shù)器對時鐘脈沖計數(shù)，每行結(jié)束時，產(chǎn)生清零脈 沖。使計數(shù)器清零，接受新的積分時間，重新開始下一行的時序。TDICCD時序脈沖產(chǎn)生電路使用可編程邏輯器件FPGA，采用硬件描述語言設(shè)計輸 入法。CCD驅(qū)動時序是一組周期性的，關(guān)系比較復(fù)雜的時序脈沖信號，而且具有特定的電壓 電平，它是直接影響CCD轉(zhuǎn)換效率、信噪比等光電轉(zhuǎn)換特性的一個重要因素。精確的驅(qū)動時 序是CCD器件正常穩(wěn)定工作的保證，所以如何設(shè)計出可靠的CCD驅(qū)動時序電路，就成為CCD 應(yīng)用的關(guān)鍵問題之一。CCD時序脈沖產(chǎn)生電路的設(shè)計可以有很多種方法，主要有直接數(shù)字電路驅(qū)動法，單 片機驅(qū)動法，EPROM (可擦可編程只讀存儲器)驅(qū)動法，可編程邏輯器件驅(qū)動法和專用IC驅(qū) 動法。 可編程邏輯器件驅(qū)動法中的可編程邏輯器件可以采用FPGA，這種方法的器件集成 度高，電路板面積小，靈活性好，頻率也可以很高。在應(yīng)用該方法設(shè)計TDICXD的時序電路時，主要有兩種輸入方法，原理圖設(shè)計輸入 法和硬件描述語言設(shè)計輸人法。原理圖設(shè)計法采用自下向上的設(shè)計方法。利用已有的邏輯元器件來構(gòu)造成硬件電 路。原理圖輸人法要求設(shè)計人員按照設(shè)計數(shù)字電路的過程，逐步進行原理圖的設(shè)計，特別是 當(dāng)CCD芯片需要復(fù)雜的三相或四相交迭驅(qū)動脈沖時，整個驅(qū)動電路的原理圖設(shè)計將變得非 常復(fù)雜，這樣不但對設(shè)計人員要求苛刻，而且繼承性差。與原理圖輸入法相比，硬件描述語言法則與電路的結(jié)構(gòu)有關(guān)，數(shù)字系統(tǒng)的設(shè)計直 接面向用戶需求，根據(jù)系統(tǒng)的行為和功能要求，自上向下地逐層完成相應(yīng)的描述、綜合、優(yōu) 化、仿真與驗證，直到生成最終的硬件電路，可以省去大量時序電路的設(shè)計，繼承性好。
權(quán)利要求
1.一種高分辨率行頻控制方法，其特征在于，包括以下步驟(1)設(shè)定TDICCD驅(qū)動電路的時鐘脈沖頻率；(2)根據(jù)速高比的變化計算出TDICCD行掃描速率，得到行掃描周期；(3)根據(jù)上述時鐘脈沖頻率和行掃描周期，計算出一個行掃描周期內(nèi)的脈沖總數(shù)，保持 正程脈沖數(shù)不變，調(diào)整所需逆程脈沖的個數(shù)；(4)根據(jù)步驟(3)的脈沖總數(shù)設(shè)置時序脈沖；(5)當(dāng)速高比發(fā)生變化，返回步驟(2)對行逆程脈沖個數(shù)進行調(diào)節(jié)。
2.根據(jù)權(quán)利要求1所述的高分辨率行頻控制方法，其特征在于所述步驟(4)中時序 脈沖的脈沖產(chǎn)生電路使用可編程邏輯器件FPGA，采用硬件描述語言設(shè)計輸入法。
3.根據(jù)權(quán)利要求1或2所述的高分辨率行頻控制方法，其特征在于所述時序脈沖是 采用計數(shù)器對時鐘脈沖計數(shù)，每行結(jié)束時，產(chǎn)生清零脈沖，使計數(shù)器清零，接受新的積分時 間，重新開始下一行的時序；所述的積分時間為步驟(3)中所述的行掃描周期。
4.根據(jù)權(quán)利要求3所述的高分辨率行頻控制方法，其特征在于步驟(1)所述的時鐘 脈沖頻率的值根據(jù)TDICCD相機光學(xué)系統(tǒng)焦距、像元尺寸、速高比、像元個數(shù)估算得到。
全文摘要
本發(fā)明提供的高分辨率行頻控制方法，主要是利用增減逆程法實現(xiàn)高分辨率TDICCD相機行頻控制，當(dāng)速高比變化時，通過增減行頻的逆程時間實現(xiàn)行掃描速率的同步控制。該方法能達(dá)到較高的同步精度，并采用復(fù)雜可編程邏輯器件FPGA進行設(shè)計，通用性高，可靠性高，縮小了系統(tǒng)的體積，降低了整個系統(tǒng)功耗，節(jié)約了系統(tǒng)成本，同時它還減少了電路的復(fù)雜性，TDICCD輸出信號后續(xù)處理電路的時序簡單，提高了圖像質(zhì)量。
文檔編號H04N5/225GK102006429SQ20091030643
公開日2011年4月6日 申請日期2009年9月1日 優(yōu)先權(quán)日2009年9月1日
發(fā)明者張伯珩, 李露瑤, 邊川平, 黃美玲 申請人:中國科學(xué)院西安光學(xué)精密機械研究所