專利名稱：一種移動終端基帶芯片省電控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到移動終端(簡稱為UE)電源控制技術(shù)，特別涉及一種移動終端基帶芯片省電控制裝置。
背景技術(shù)：
在移動終端中，基帶芯片的工作模式一般分為兩種，UE正常工作時，基帶芯片處于正常模式，此時，系統(tǒng)為基帶芯片的各個模塊正常供電，當(dāng)UE處于空閑狀態(tài)時，基帶芯片進入省電模式，此時，系統(tǒng)會降低基帶芯片內(nèi)部各個模塊的電壓，對部分模塊甚至?xí)P(guān)閉其電源，降低UE的功耗，以保持更長的待機時間。 UE的電源控制一般是通過一個電源管理芯片(簡稱，PMIC)來實現(xiàn)的，同時，基帶芯片內(nèi)部還有一個電源管理模塊，將PMIC提供的電壓分別輸出給基帶芯片內(nèi)部的各個模塊，當(dāng)UE從正常模式進入省電模式時，基帶芯片發(fā)送省電模式的省電控制參數(shù)給PMIC，PMIC根據(jù)省電控制參數(shù)降低輸出給基帶芯片的核電壓(簡稱，Vcore)，電源管理模塊對不同模塊分別提供降壓后的電源輸出或關(guān)閉模塊電源；當(dāng)UE從省電模式進入正常模式時，基帶芯片發(fā)送正常模式的省電控制參數(shù)給PMIC， PMIC根據(jù)省電控制參數(shù)為基帶芯片提供正常工作電壓，電源管理模塊再分別對不同模塊提供正常工作電壓；其中省電控制參數(shù)包括，PMIC的設(shè)備地址，寄存器地址以及需要PMIC提供的電壓值(在省電模式的省電控制參數(shù)中，該電壓值為省電電壓V2，在正常模式的省電控制參數(shù)中，該電壓值為工作電壓VI)。
附圖l是現(xiàn)有技術(shù)的一種基帶芯片的省電控制電路結(jié)構(gòu)圖，為簡便起見，圖中省略了與省電控制不相關(guān)的模塊，其省電控制的方法為 1、在基帶芯片內(nèi)部設(shè)置一個空閑電路(簡稱，IDLE電路)檢測基帶芯片的工作模式； 2、當(dāng)基帶芯片從正常模式進入省電模式時，IDLE電路將空閑使能(簡稱，IDLE_EN)信號置為高電平； 3、 ARM在檢測到IDLE_EN為高電平時，運行省電控制程序，同時，開始保存系統(tǒng)數(shù)據(jù)； 4、ARM通過IIC總線向PMIC發(fā)送省電模式的省電控制參數(shù)； 5、PMIC在一段時間內(nèi)維持Vcore穩(wěn)定為VI，并在穩(wěn)定時間結(jié)束時將Vcore降低至
V2，其中VI > V2 ; 6、基帶芯片的電源管理模塊對需要降壓的模塊輸出V2電壓，對需要關(guān)閉電源的模塊關(guān)閉其電源。 7、當(dāng)基帶芯片從省電模式進入正常模式時，IDLE電路將IDLE—EN信號置為低電平； 8、 ARM在檢測到IDLE—EN信號為低電平時，運行省電控制程序，同時，為芯片提供
工作時鐘的振蕩器和鎖相環(huán)電路以及其它相關(guān)模塊開始啟動； 9、 ARM通過IIC總線向PMIC發(fā)送正常模式的省電控制參數(shù)；
10、 PMIC在一段時間內(nèi)維持Vcore穩(wěn)定為V2，并在穩(wěn)定時間結(jié)束時將Vcore提高至Vl，其中VI > V2 ; 11、基帶芯片的電源管理模塊對各模塊提供VI電壓。
現(xiàn)有技術(shù)的省電控制裝置和控制方法存在以下問題 1、由于省電控制及參數(shù)的發(fā)送由ARM處理器來執(zhí)行，因此，在基帶芯片進入省電模式后，ARM處理器的電源不能關(guān)閉，而只能降低其電壓，不利于降低UE功耗。
2、無法精確控制PMIC改變電壓的時亥lJ，如附圖2所示，Tl、 T4是ARM運行省電程序的時間，T2、 T5是基帶芯片通過IIC總線向PMIC發(fā)送數(shù)據(jù)的時間，T3是PMIC穩(wěn)定提供VI電壓的時間，T6是PMIC穩(wěn)定提供V2電壓的時間，IIC_scl是IIC總線時鐘，IIC_sda是IIC總線數(shù)據(jù)，VAKM是提供給ARM的電壓，VIIM是提供給IDLE電路的電壓，Vcore是PMIC提供給基帶芯片的電壓；時間點tl表示基帶芯片從正常模式進入省電模式時，從IDLE—EN置高電平到系統(tǒng)數(shù)據(jù)保存完畢所需的時間，現(xiàn)有技術(shù)的省電控制方法進行省電控制時沒有精確控制省電控制啟動的時間，因此PMIC實際降低電壓的時間點，即圖2中T3時間段的結(jié)束點經(jīng)常并不是tl時刻，如果PMIC實際降低電壓的時間點晚于tl，會造成UE功耗的增加，如果PMIC實際降低電壓的時間點早于tl，會造成ARM來不及保存系統(tǒng)數(shù)據(jù)，從而造成系統(tǒng)錯誤； 時間點t2表示基帶芯片從省電模式進入正常模式時，從IDLE—EN置低電平到為芯片提供工作時鐘的振蕩器和鎖相環(huán)電路以及其它相關(guān)模塊工作穩(wěn)定所需的時間，在該時間點之后，ARM會加載進入省電模式時保存的系統(tǒng)數(shù)據(jù)，開始正常運行，因此，在t2時亥lj，PMIC必需將基帶芯片的電壓提高到VI，從圖2中可以看出，現(xiàn)有技術(shù)無法將PMIC輸出VI的時刻精確控制在t2時刻，如果PMIC實際提高電壓的時間點早于t2，會造成UE功耗增加，如果PMIC實際提高電壓的時間點晚于t2，會造成系統(tǒng)運行錯誤。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提出了一種移動終端基帶芯片省電控制的裝置，以使得基帶芯片在無需ARM處理器控制下即可執(zhí)行省電控制過程。
本發(fā)明的技術(shù)方案為 —種移動終端基帶芯片省電控制裝置，包括 空閑IDLE電路，省電控制單元，IIC總線控制器，省電控制參數(shù)存儲單元；
所述IDLE電路與所述省電控制單元連接，所述省電控制單元分別于所述IDLE電路和所述IIC總線控制器連接，所述IIC總線控制器分別于所述省電控制單元和所述省電控制參數(shù)存儲單元相連接，并通過IIC總線連接到電源管理芯片PMIC ;
所述省電控制單元包括 定時器，延時時間存儲單元1，延時時間存儲單元2 ; 所述定時器分別與所述IDLE電路、延時時間存儲單元1、延時時間存儲單元2以及所述IIC總線控制器連接； 所述延時時間存儲單元1存儲進入省電模式延時時間；
所述延時時間存儲單元2存儲進入工作模式延時時間。 所述進入省電模式延時時間為，ARM處理器保存系統(tǒng)數(shù)據(jù)時間-IIC總線發(fā)送數(shù)據(jù)時間-PMIC輸出電壓穩(wěn)定時間； 所述進入工作模式延時時間為，移動終端振蕩器、鎖相環(huán)電路及其他相關(guān)電路穩(wěn)
定時間-(IIC總線發(fā)送數(shù)據(jù)時間+PMIC提供給基帶芯片核電壓穩(wěn)定時間)。 本發(fā)明的省電控制裝置通過單獨的省電控制單元實現(xiàn)對省電控制參數(shù)發(fā)送的控
制，從而實現(xiàn)對省電過程的控制，設(shè)置省電參數(shù)存儲單元存儲省電控制參數(shù)用于IIC總線
控制器發(fā)送給PMIC，整個省電控制過程無需ARM處理器控制，因此，在基帶芯片進入省電模
式后，電源管理模塊可以關(guān)閉ARM處理器電源，進一步降低了 UE的功耗； 在本發(fā)明的優(yōu)選實施方案中，省電控制單元通過定時器控制IIC總線控制器延時
發(fā)送省電控制參數(shù)，同時，通過對定時器定時時長的設(shè)定，保證了精確控制PMIC改變電壓
的時刻，避免了出現(xiàn)浪費UE功耗或造成系統(tǒng)錯誤的情況。 本發(fā)明還公開了一種移動終端基帶芯片，其特征在于，該芯片包括一個上述方案中所公開的省電控制裝置； 所述芯片的ARM處理器與所述省電控制裝置中IIC總線控制器連接，與所述省電控制裝置共用一個IIC總線控制器。 本發(fā)明還公開了一種移動終端，其特征在于，包括一個上述包含有省電控制裝置的基帶芯片。


圖1是現(xiàn)有技術(shù)基帶芯片省電控制裝置結(jié)構(gòu)示意圖
圖2是現(xiàn)有技術(shù)省電控制過程時序圖
圖3是本發(fā)明具體實施例1省電控制裝置結(jié)構(gòu)示意圖
圖4是本發(fā)明具體實施例1省電控制過程時序圖
圖5是本發(fā)明具體實施例2基帶芯片結(jié)構(gòu)示意圖
具體實施例方式
為清楚說明本發(fā)明的技術(shù)方案，下面給出優(yōu)選的實施例并結(jié)合附圖詳細(xì)說明。
具體實施例1 本實施例的省電控制裝置結(jié)構(gòu)圖如附圖3所示 所述省電控制裝置包括IDLE電路、省電控制單元、IIC總線控制器、省電控制參數(shù)存儲單元； 所述IDLE電路與所述省電控制單元連接，向所述省電控制單元發(fā)送IDLE_EN信號； 所述省電控制單元分別與所述IDLE電路和所述IIC總線控制器連接，控制所述IIC總線控制器通過IIC總線發(fā)送省電控制參數(shù)； 所述IIC總線控制器分別與所述省電控制單元和所述省電控制參數(shù)存儲單元相連接，并通過IIC總線連接到PMIC，在所述省電控制單元的控制下，從所述省電控制參數(shù)存儲單元獲取省電控制參數(shù)，通過IIC總線發(fā)送到PMIC ; 所述省電控制參數(shù)存儲單元為兩個寄存器，分別保存省電模式省電控制參數(shù)和正常模式省電控制參數(shù)；
本實施例中，所述省電控制單元包括 定時器，延時時間存儲單元1，延時時間存儲單元2 ; 所述定時器分別與所述IDLE電路、延時時間存儲單元1、延時時間存儲單元2以 及所述IIC總線控制器連接，在所述IDLE電路發(fā)送的IDLE—EN信號觸發(fā)下開啟定時器，從 所述延時時間存儲單元1或2中讀取延時時間作為定時器定時長度，在定時器超時時發(fā)送 Timer_EN信號控制所述IIC總線控制器通過IIC總線向PMIC發(fā)送省電控制參數(shù)；
所述延時時間存儲單元1為寄存器，保存進入省電模式延時時間；
所述延時時間存儲單元2為寄存器，保存進入工作模式延時時間。
所述進入省電模式延時時間為 ARM處理器保存系統(tǒng)數(shù)據(jù)時間-IIC總線發(fā)送數(shù)據(jù)時間-PMIC輸出電壓穩(wěn)定時間。
所述進入工作模式延時時間為 移動終端振蕩器、鎖相環(huán)電路及其他相關(guān)電路穩(wěn)定時間-(IIC總線發(fā)送數(shù)據(jù)時間 +PMIC提供給基帶芯片核電壓穩(wěn)定時間)。 本實施例省電控制裝置省電控制過程時序圖如附圖4所示 T1、T4是定時器延時時間，T2、T5是基帶芯片通過IIC總線向PMIC發(fā)送數(shù)據(jù)的時 間，T3是PMIC穩(wěn)定提供VI電壓的時間，T6是PMIC穩(wěn)定提供V2電壓的時間，IIC—scl是 IIC總線時鐘，IIC_Sda是IIC總線數(shù)據(jù)，V應(yīng)是提供給ARM的電壓，VIDLE是提供給IDLE電 路的電壓，Vcore是PMIC提供給基帶芯片的電壓； IDLE電路檢測到基帶芯片進入省電模式時，將IDLE—EN信號置為高電平，控制省 電控制單元的定時器開啟，定時器從延時時間存儲單元1中獲取進入省電模式延時時間Tl 作為定時長度； 定時器超時，即Tl結(jié)束時刻，定時器通過Timer—EN信號線發(fā)送進入省電模式控制 信號給IIC總線控制器，IIC總線控制器在T2時間內(nèi)從省電控制參數(shù)存儲模塊中讀取省電 模式的省電控制參數(shù)，通過IIC總線發(fā)送給PMIC，在T3時間內(nèi)PMIC穩(wěn)定輸出工作電壓VI， 在T3結(jié)束的時刻，PMIC為基帶芯片提供省電電壓V2 ; 基帶芯片的電源管理模塊對需要降壓的模塊輸出V2電壓，對需要關(guān)閉電源的模 塊關(guān)閉其電源，同時關(guān)閉ARM處理器電源。 IDLE電路檢測到基帶芯片進入正常模式時，將IDLE—EN信號置為低電平，控制省 電控制單元的定時器開啟，定時器從延時時間存儲單元2中獲取進入正常模式延時時間T4 作為定時長度； 定時器超時，即T4結(jié)束時刻，定時器通過Timer—EN信號線發(fā)送進入正常模式控制 信號給IIC總線控制器，IIC總線控制器在T5時間內(nèi)從省電控制參數(shù)存儲模塊中讀取正常 模式的省電控制參數(shù)，通過IIC總線發(fā)送給PMIC，在T6時間內(nèi)PMIC穩(wěn)定輸出省電電壓V2， 在T6結(jié)束的時刻，PMIC為基帶芯片提供工作電壓V1 ; 基帶芯片的電源管理模塊為包括ARM處理器在內(nèi)的各模塊提供工作電壓VI 。
具體實施例2 本實施例是一種移動終端基帶芯片其結(jié)構(gòu)圖如附圖5所示，為簡便起見，省略了 與本發(fā)明不相關(guān)的其他模塊 所述基帶芯片包括一個具體實施例1中省電控制裝置；
ARM處理器與具體實施例1中所述的省電控制裝置的IIC總線控制器連接；與省
電控制裝置共用一個IIC總線控制器。 具體實施例3 本實施例是一種移動終端 所述移動終端包括一個具體實施例2中的基帶芯片，移動終端的PMIC與基帶芯片 中省電控制裝置的IIC總線控制器通過IIC總線連接，同時，與基帶芯片的電源管理模塊連 接。 以上所述僅為本發(fā)明的優(yōu)選實施例，并不用于限制本發(fā)明，本發(fā)明還可以有多種 具體實現(xiàn)方式，例如，所述省電控制單元可以由兩個定時器分別連接到延時時間存儲單元1 和延時時間存儲單元2，對進入省電模式和進入正常模式的分別延時控制；此外，也可用計 數(shù)器代替定時器實現(xiàn)相同功能。顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變 型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要 求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
一種移動終端基帶芯片省電控制裝置，其特征在于，包括空閑IDLE電路，省電控制單元，IIC總線控制器，省電控制參數(shù)存儲單元；所述IDLE電路與所述省電控制單元連接，所述省電控制單元分別于所述IDLE電路和所述IIC總線控制器連接，所述IIC總線控制器分別于所述省電控制單元和所述省電控制參數(shù)存儲單元相連接，并通過IIC總線連接到電源管理芯片PMIC。
2. 根據(jù)權(quán)利要求1所述的一種移動終端基帶芯片省電控制裝置，其特征在于，所述省電控制單元包括定時器，延時時間存儲單元1，延時時間存儲單元2 ;所述定時器分別與所述IDLE電路、延時時間存儲單元1、延時時間存儲單元2以及所述IIC總線控制器連接；所述延時時間存儲單元1存儲進入省電模式延時時間；所述延時時間存儲單元2存儲進入工作模式延時時間。
3. 根據(jù)權(quán)利要求2所述的一種移動終端省電基帶芯片控制裝置，其特征在于，所述進入省電模式延時時間為，ARM處理器保存系統(tǒng)數(shù)據(jù)時間-IIC總線發(fā)送數(shù)據(jù)時間-PMIC輸出電壓穩(wěn)定時間；所述進入工作模式延時時間為，移動終端振蕩器、鎖相環(huán)電路及其他相關(guān)電路穩(wěn)定時間-(IIC總線發(fā)送數(shù)據(jù)時間+PMIC提供給基帶芯片核電壓穩(wěn)定時間)。
4. 一種移動終端基帶芯片，其特征在于，包括權(quán)利要求1所述的省電控制裝置、ARM處理器。
5. 根據(jù)權(quán)利要求4所述的一種移動終端基帶芯片，所述ARM處理器與所述省電控制裝置的IIC總線控制器相連接。
6. —種移動終端，其特征在于，包括權(quán)利要求4所述的基帶芯片。
全文摘要
本發(fā)明公開一種移動終端基帶芯片省電控制裝置，該裝置包括，空閑IDLE電路，省電控制單元，IIC總線控制器，省電控制參數(shù)存儲單元；所述IDLE電路與所述省電控制單元連接，所述省電控制單元分別于所述IDLE電路和所述IIC總線控制器連接，所述IIC總線控制器分別于所述省電控制單元和所述省電控制參數(shù)存儲單元相連接，并通過IIC總線連接到電源管理芯片PMIC；采用本發(fā)明的省電控制裝置，無需ARM處理器控制即可執(zhí)行省電控制過程，從而使得UE在省電模式下能關(guān)閉ARM處理器的電源，進一步降低UE功耗。
文檔編號H04M1/73GK101771755SQ200910251100
公開日2010年7月7日 申請日期2009年12月30日 優(yōu)先權(quán)日2009年12月30日
發(fā)明者付士明, 吳付利, 林毅, 王茜 申請人:重慶重郵信科通信技術(shù)有限公司