專利名稱：一種基于msk差分檢測(cè)解調(diào)的解擴(kuò)裝置及其解擴(kuò)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種通信系統(tǒng)接收機(jī)的解擴(kuò)裝置，尤其涉及一種基于MSK差分檢測(cè)解調(diào)的解 擴(kuò)裝置及其解擴(kuò)方法，屬于擴(kuò)頻通信系統(tǒng)解擴(kuò)領(lǐng)域。
背景技術(shù)：
IEEE802. 15.4標(biāo)準(zhǔn)定義了低速無(wú)線個(gè)人域網(wǎng)絡(luò)(LR-WPAN)的物理層和媒體接入控制層兩 個(gè)規(guī)范。IEEE 802.15.4標(biāo)準(zhǔn)的低速率、低功耗和短距離傳輸?shù)奶攸c(diǎn)使它適合應(yīng)用于無(wú)線傳 感器網(wǎng)絡(luò)領(lǐng)域。IEEE 802. 15. 4標(biāo)準(zhǔn)物理層規(guī)定了兩個(gè)頻段即2. 4 GHz頻段和868/915 MHz 頻段，在全球通用的2.4 GHz頻段，規(guī)范規(guī)定了采用O-QPSK調(diào)制方案和直序擴(kuò)頻技術(shù)。
因?yàn)镮EEE802. 15. 4標(biāo)準(zhǔn)采用的O-QPSK調(diào)制方案是帶半正弦波脈沖整形的0-QPSK調(diào)制方 案，所以這種調(diào)制方案等價(jià)于最小頻移鍵控(MSK)調(diào)制，可以采用MSK差分檢測(cè)解調(diào)的方法 及一定的編碼處理實(shí)現(xiàn)對(duì)IEEE802. 15. 4標(biāo)準(zhǔn)已調(diào)信號(hào)的解調(diào)。
采用MSK差分檢測(cè)解調(diào)的方法解調(diào)出來(lái)的碼元和發(fā)送端擴(kuò)頻之后得到的碼元不一樣，需 要對(duì)其進(jìn)行差分編碼和(l，-l,-l， l)映射后才能進(jìn)行一般意義上的解擴(kuò)。目前一般的解擴(kuò)方法 是直接對(duì)差分檢測(cè)得到的碼元數(shù)據(jù)進(jìn)行差分編碼，這樣會(huì)產(chǎn)生連鎖效應(yīng)，即如有一個(gè)解調(diào)錯(cuò) 誤的碼元，則差分編碼后會(huì)使后面解調(diào)正確的碼元也會(huì)變成錯(cuò)誤的碼元。

發(fā)明內(nèi)容
本發(fā)明為解決基于IEEE802. 15.4標(biāo)準(zhǔn)的MSK差分檢測(cè)解調(diào)的解擴(kuò)問(wèn)題而提出一種基于 MSK差分檢測(cè)解調(diào)的解擴(kuò)裝置及其解擴(kuò)方法。
一種基于MSK差分檢測(cè)解調(diào)的解擴(kuò)裝置，其結(jié)構(gòu)包括時(shí)鐘控制電路、32位移位寄存器、 同或相加電路、32位循環(huán)移位寄存器、6位減法器、最大絕對(duì)值鎖存器、比較器、symbol鎖 存器、3位計(jì)數(shù)器和4位移位寄存器，其中時(shí)鐘控制電路的輸出端分別連接32位循環(huán)移位 寄存器的輸入端、最大絕對(duì)值鎖存器的輸入端、3位計(jì)數(shù)器的輸入端、symbol鎖存器的輸入 端和4位移位寄存器的輸入端，同或相加電路的輸入端分別連接32位移位寄存器的輸出端和 32位循環(huán)移位寄存器的輸出端，同或相加電路的輸出端連接6位減法器的輸入端，6位減法 器的輸出端分別連接symbol鎖存器的輸入端、比較器的輸入端和最大絕對(duì)值鎖存器的輸入 端，最大絕對(duì)值鎖存器的輸出端連接比較器的輸入端，比較器的輸出端分別連接最大絕對(duì)值 鎖存器的輸入端和symbol鎖存器的輸入端，3位計(jì)數(shù)器的輸出端連接symbol鎖存器的輸入 端，symbol鎖存器的輸出端連接4位移位寄存器的輸入端。
一種基于上述基于MSK差分檢測(cè)解調(diào)的解擴(kuò)裝置的解擴(kuò)方法，包括如下步驟
A. 對(duì)IEEE802. 15.4標(biāo)準(zhǔn)規(guī)定的symbol0對(duì)應(yīng)的32位PN0碼每四個(gè)進(jìn)行(1， _1， -1， 1)映 射得到序列PN0—1;再對(duì)該序列PN0」進(jìn)行差分譯碼運(yùn)算，得到碼元序列PN(L2;將該碼元序 列PN0—2存儲(chǔ)在32位循環(huán)移位寄存^里；
B. 同或相加電路對(duì)每接收到的32位數(shù)據(jù)與碼元序列PN0_2及其在時(shí)鐘控制下的每循環(huán)右移四 位序列進(jìn)行同或相關(guān)運(yùn)算，得到相關(guān)值logic_CValUe，該相關(guān)值logiC_CValUe在6位減法器 中減去16得至U signed—cvalue;
C. 根據(jù)步驟B中得到的signed—cvalue的符號(hào)來(lái)判別symbol的大致區(qū)間如果signed—cvalue 為正，則symbol在0 7間，如果signed—cvalue為負(fù)，貝lj symbol在8 15間；
D. 將根據(jù)步驟B中得到的signed—cvalue S]絕對(duì)值與最大絕對(duì)值鎖存器中的值相比較，如果 signed—cvalue的絕對(duì)值大，則『每其存入最大絕對(duì)值鎖存器中，同時(shí)bigger信號(hào)有效，
3signed一cvalue的符號(hào)值在bigger信號(hào)有效時(shí)存入symbol鎖存器中的最高位；3位計(jì)數(shù)器在 smbclk—en信號(hào)有效時(shí)開(kāi)始計(jì)數(shù)，每接收到一個(gè)cclk_en脈沖信號(hào)3位計(jì)數(shù)器就加一，如果 bigger信號(hào)有效，則將3位計(jì)數(shù)器的值存入symbol ^存器中的低三位； E. symbol鎖存器中的值在smbclk_en信號(hào)有效時(shí)被載入4位移位寄存器，在bitclk_en信號(hào) 的控制下進(jìn)行并串轉(zhuǎn)換，串行輸A的即為最終解擴(kuò)出來(lái)的比特?cái)?shù)據(jù)。
本發(fā)明是一種適用于IEEE802. 15. 4標(biāo)準(zhǔn)的基于MSK差分檢測(cè)解調(diào)的解擴(kuò)裝置及其解擴(kuò)方 法，通過(guò)對(duì)已知PN碼預(yù)編碼的處理，可以避免因一位解調(diào)數(shù)據(jù)錯(cuò)誤而造成編碼后所有正確數(shù) 據(jù)都出現(xiàn)錯(cuò)誤的情況；預(yù)編碼處理后的PN碼具有特殊的相關(guān)特性，與一般的相關(guān)解擴(kuò)方法比 較，可使相關(guān)運(yùn)算量減少一半，系統(tǒng)如果是用串行相關(guān)器，可使工作頻率降低，降低電路功 耗，如果是并行相關(guān)器，可使電路更簡(jiǎn)單。


圖1是本發(fā)明裝置的結(jié)構(gòu)示意圖。 圖2是本發(fā)明解擴(kuò)方法流程圖。
圖3是IEEE 802. 15. 4標(biāo)準(zhǔn)規(guī)定的symolO對(duì)應(yīng)PN碼的自相關(guān)函數(shù)圖及symolO和symbo18 對(duì)應(yīng)PN碼的互相關(guān)函數(shù)圖。
圖4是IEEE 802. 15. 4標(biāo)準(zhǔn)規(guī)定的PN碼經(jīng)過(guò)預(yù)編碼處理后symolO對(duì)應(yīng)PN碼的自相關(guān)函 數(shù)圖及symolO和symbo18對(duì)應(yīng)PN碼的互相關(guān)函數(shù)圖。
具體實(shí)施例方式
如圖1所示， 一種基于MSK差分檢測(cè)解調(diào)的解擴(kuò)裝置，其結(jié)構(gòu)包括時(shí)鐘控制電路、32 位移位寄存器、同或相加電路、32位循環(huán)移位寄存器、6位減法器、最大絕對(duì)值鎖存器、比 較器、symbol鎖存器、3位計(jì)數(shù)器和4位移位寄存器，其中同或相加電路可用32位同或串 行或并行相關(guān)器，時(shí)鐘控制電路的輸出端分別連接32位循環(huán)移位寄存器的輸入端、最大絕對(duì) 值鎖存器的輸入端、3位計(jì)數(shù)器的輸入端、symbol鎖存器的輸入端和4位移位寄存器的輸入 端，同或相加電路的輸入端分別連接32位移位寄存器的輸出端和32位循環(huán)移位寄存器的輸 出端，同或相加電路的輸出端連接6位減法器的輸入端，6位減法器的輸出端分別連接symbol 鎖存器的輸入端、比較器的輸入端和最大絕對(duì)值鎖存器的輸入端，最大絕對(duì)值鎖存器的輸出 端連接比較器的輸入端，比較器的輸出端分別連接最大絕對(duì)值鎖存器的輸入端和symbol鎖存 器的輸入端，3位計(jì)數(shù)器的輸出端連接symbol鎖存器的輸入端，symbol鎖存器的輸出端連接 4位移位寄存器的輸入端。
圖2所示為本發(fā)明解擴(kuò)方法，其擴(kuò)展后步驟為
A. 對(duì)IEEE802. 15.4標(biāo)準(zhǔn)規(guī)定的symbol0對(duì)應(yīng)的32位PN0碼每四個(gè)進(jìn)行(1， -1， _1， 1)映 射得到序列PN0j;再對(duì)該序列PN0_1進(jìn)行差分譯碼運(yùn)算，得到碼元序列PN0—2;將該碼元序 列PN0_2存儲(chǔ)在32位循環(huán)移位寄存^里；
B. 同或相加電路對(duì)每接收到的32位數(shù)據(jù)與碼元序列PN(L2及其在時(shí)鐘控制下的每循環(huán)右移四 位序列進(jìn)行同或相關(guān)運(yùn)算，得到相關(guān)值logic_cvalue， iS相關(guān)值logic一cvalue在6位減法器 中減去16得至lj signed—cvalue;
C. 根據(jù)步驟B中得到的signed一cvalue的符號(hào)來(lái)判別symbol的大致區(qū)間如果signed—cvalue 為正，則symbol在0 7間，如果signed—cvalue為負(fù)，則symbol在8 15間；
D. 將根據(jù)步驟B中得到的signecLcvalue S]絕對(duì)值與最大絕對(duì)值鎖存器中的值相比較，如果 signecLcvalue的絕對(duì)值大，則T每其存入最大絕對(duì)值鎖存器中，同時(shí)bigger信號(hào)有效， signed—cvalue的符號(hào)值在bigger信號(hào)有效時(shí)存入symbol鎖存器中的最高位；3位計(jì)數(shù)器在 smbclk—en信號(hào)有效時(shí)開(kāi)始計(jì)數(shù)，每接收到一個(gè)cclk_en脈沖信號(hào)3位計(jì)數(shù)器就加一，如果 bigger信號(hào)有效，則將3位計(jì)數(shù)器的值存入symbol ^存器中的低三位；
4E. symbol鎖存器中的值在smbclk_en信號(hào)有效時(shí)被載入4位移位寄存器，在bitclk—en信號(hào) 的控制下進(jìn)行并串轉(zhuǎn)換，串行輸^的即為最終解擴(kuò)出來(lái)的比特?cái)?shù)據(jù)。
本發(fā)明解擴(kuò)裝置的實(shí)現(xiàn)方案可用于采用IEEE802. 15. 4標(biāo)準(zhǔn)的基于MSK差分檢測(cè)解調(diào)的接 收機(jī)中，能有效地實(shí)現(xiàn)差分檢測(cè)數(shù)據(jù)的解擴(kuò)。IEEE802. 15.4標(biāo)準(zhǔn)規(guī)定發(fā)送端采用帶半正弦波 整形的0-QPSK調(diào)制，它等效于MSK調(diào)制，假設(shè)發(fā)送的數(shù)據(jù)^to—&，串并轉(zhuǎn)換為同向支路/(0 、
正交支路g(O,如果采用MSK調(diào)制則波形表示為
= /(,) sin(蕓)cos(2tt/力—cos(蕓)sin(2;r/力=-sin(2;ry^ + "蕓+ 0(0)
其中(^)在每個(gè)r時(shí)間內(nèi)為常數(shù)0或者"，d = /0) 2(0 = ^to —^0) ^^—^0-r);
對(duì)s(/)差分檢測(cè)后得到的是數(shù)據(jù)"，所以還要對(duì)數(shù)據(jù)"經(jīng)過(guò)差^編碼才能得到^to—化。 注意到MSK調(diào)制和IEEE802. 15. 4標(biāo)準(zhǔn)的調(diào)制方式還是有差別的，IEEE802. 15. 4標(biāo)準(zhǔn)中/路和
g路直接乘上正半正弦波，而MSK信號(hào)/路乘以周期4r的正弦波，g路乘以周期4r的余弦 波，所以半正弦波整形的0-QPSK調(diào)制波和MSK調(diào)制波的發(fā)送數(shù)據(jù)有一定的關(guān)系
麵，"，麵，*2 , ，麵，"=麵附M ，-如"鵬42 ,-血"』,麵滅4
所以對(duì)于利用MSK信號(hào)的特性進(jìn)行差分檢測(cè)出來(lái)的數(shù)據(jù)，須經(jīng)過(guò)差分編碼和(1， -1， -l， 1)映射后才能利用IEEE802. 15. 4標(biāo)準(zhǔn)規(guī)定的PN碼進(jìn)行相關(guān)運(yùn)算，但是這種方法有一個(gè)嚴(yán)重 的不足就是如果差分檢測(cè)得到的數(shù)據(jù)有一個(gè)出錯(cuò)，則經(jīng)過(guò)差分編碼后會(huì)影響到后面正確的 數(shù)據(jù)。因?yàn)楸镜氐腜N碼是已知確定的，如果對(duì)它進(jìn)行相反的處理，即(1， -1， -1， 1)映射 和差分譯碼后得到新的碼元序列，再利用這個(gè)新的碼元序列和差分檢測(cè)出來(lái)的數(shù)據(jù)進(jìn)行相關(guān) 運(yùn)算，也可以實(shí)現(xiàn)解擴(kuò)。
時(shí)鐘控制電路利用系統(tǒng)時(shí)鐘in—clk和同步電路輸出的位同步時(shí)鐘脈沖in_chipclk—en產(chǎn) 生smbclk—en， cclk—en禾口 bitclk_en脈沖信號(hào)，in—chipclk一en、 smbclk_en、 cclk一en禾口 bitclk—en信號(hào)高電早的持續(xù)時(shí)間都是in_clk—的一個(gè)it鐘周期。假設(shè)in_clk是16MHz，則4 個(gè)in_chipclk—en對(duì)應(yīng)1個(gè)cclk—en， 16個(gè)in_chipclk—en對(duì)應(yīng)1個(gè)smbclk—en， 1個(gè)smbclk一en 對(duì)應(yīng)4個(gè)bitclk—en。如圖1所示，cclk一en分別輸tf給32位循環(huán)移位寄—存器、最大絕xf值 鎖存器和3位計(jì)i器；smbclk—en分別輸出給最大絕對(duì)值鎖存器、3位計(jì)數(shù)器、symbol鎖存 器和4位移位寄存器；bitclk_en輸出給4位移位寄存器。
對(duì)PNO碼元序列的預(yù)編碼處理可以利用軟件實(shí)現(xiàn)，然后將運(yùn)算得到的新碼元在smbclk一en 信號(hào)有效時(shí)載入32位循環(huán)移位寄存器，每當(dāng)cclk—en有效時(shí)，32位循環(huán)移位寄存器數(shù)據(jù)循 環(huán)右移4位；32位移位寄存器和32位循環(huán)移位寄i器的輸出數(shù)據(jù)經(jīng)同或相加電路對(duì)應(yīng)位分 別進(jìn)行同或運(yùn)算再相加得到邏輯相關(guān)值logic—cvalue，因?yàn)閘ogic—cvalue是經(jīng)過(guò)同或邏輯 運(yùn)算得到的，而不是根據(jù)對(duì)應(yīng)位相同加1、不Sl減1的算術(shù)運(yùn)算來(lái)做的，為了利用圖4所示 的相關(guān)特性，logic_cvalue經(jīng)過(guò)6位減法器減去一個(gè)常數(shù)16得到signed_cvalue，此時(shí) signecLcvalue與圖4中的相關(guān)函數(shù)值有相似的特性，即預(yù)編碼處理后symbolO對(duì)應(yīng)PN碼 的自相^函數(shù)和symbolO與symbo18對(duì)應(yīng)PN碼的互相關(guān)函數(shù)大致相反的關(guān)系，當(dāng)用預(yù)編碼處 理后symbolO對(duì)應(yīng)PN碼及其移位碼元與數(shù)據(jù)進(jìn)行相關(guān)運(yùn)算時(shí)，可根據(jù)2個(gè)smbclk_en之間 signed_cvalue絕對(duì)值最大時(shí)對(duì)應(yīng)signed_cvalue的符號(hào)判別symbol的大致范圍，,為正， 則symbol在0 7之間，反之，則在8 15之間，由此，只需對(duì)每接收的32個(gè)碼元數(shù)據(jù)進(jìn)行 8次相關(guān)運(yùn)算就可得出symbol。每當(dāng)smbclk—en信號(hào)有效時(shí)最大絕對(duì)值鎖存器和3位計(jì)數(shù)器 清零，之后每當(dāng)cclk_en信號(hào)有效時(shí)，比較^對(duì)最大絕對(duì)值鎖存器中的值和signecLcvalue 的絕對(duì)值進(jìn)行一次比^，若signed一cvalue的絕對(duì)值較大，則bigger信號(hào)有效，同B 最大絕 對(duì)值鎖存器在下一個(gè)時(shí)鐘上升沿it存signecLcvalue的絕對(duì)值，symbol鎖存器則鎖存 signed_cvalue的符號(hào)值作為MSB和3位計(jì)數(shù)器中的值作為低三位。同時(shí)在smbclk_en有效 時(shí)，4位移位寄存器載入symbol鎖存器的值，在bitclk一en的控制下進(jìn)行并串轉(zhuǎn)換完成解擴(kuò)。
權(quán)利要求
1、一種基于MSK差分檢測(cè)解調(diào)的解擴(kuò)裝置，其特征在于包括時(shí)鐘控制電路、32位移位寄存器、同或相加電路、32位循環(huán)移位寄存器、6位減法器、最大絕對(duì)值鎖存器、比較器、symbol鎖存器、3位計(jì)數(shù)器和4位移位寄存器，其中時(shí)鐘控制電路的輸出端分別連接32位循環(huán)移位寄存器的輸入端、最大絕對(duì)值鎖存器的輸入端、3位計(jì)數(shù)器的輸入端、symbol鎖存器的輸入端和4位移位寄存器的輸入端，同或相加電路的輸入端分別連接32位移位寄存器的輸出端和32位循環(huán)移位寄存器的輸出端，同或相加電路的輸出端連接6位減法器的輸入端，6位減法器的輸出端分別連接symbol鎖存器的輸入端、比較器的輸入端和最大絕對(duì)值鎖存器的輸入端，最大絕對(duì)值鎖存器的輸出端連接比較器的輸入端，比較器的輸出端分別連接最大絕對(duì)值鎖存器的輸入端和symbol鎖存器的輸入端，3位計(jì)數(shù)器的輸出端連接symbol鎖存器的輸入端，symbol鎖存器的輸出端連接4位移位寄存器的輸入端。
2、 一種基于權(quán)利要求1所述的基于MSK差分檢測(cè)解調(diào)的解擴(kuò)裝置的解擴(kuò)方法，其特征在 于包括如下步驟A. 對(duì)IEEE802. 15.4標(biāo)準(zhǔn)規(guī)定的symbol0對(duì)應(yīng)的32位PN0碼每四個(gè)進(jìn)行(1， _1， _1， 1)映 射得到序列PN0j;再對(duì)該序列PN0—1進(jìn)行差分譯碼運(yùn)算，得到碼元序列PN0—2;將該碼元序 列PN0_2存儲(chǔ)在32位循環(huán)移位寄存:器里；B. 同或相加電路對(duì)每接收到的32位數(shù)據(jù)與碼元序列PN0—2及其在時(shí)鐘控制下的每循環(huán)右移四 位序列進(jìn)行同或相關(guān)運(yùn)算，得到相關(guān)值logic—cvalue， iS相關(guān)值logic—cvalue在6位減法器 中減去16得至U signed—cvalue;C. 根據(jù)步驟B中得到的signed—cvalue的符號(hào)來(lái)判別symbol的大致區(qū)間如果signed_cvalue 為正，貝ij symbol在0 7間，如果signed—cvalue為負(fù)，則symbol在8 15間；D. 將根據(jù)步驟B中得到的signecLcvalue S]絕對(duì)值與最大絕對(duì)值鎖存器中的值相比較，如果 signecLcvalue的絕對(duì)值大，則T每其存入最大絕對(duì)值鎖存器中，同時(shí)bigger信號(hào)有效， signed—cvalue的符號(hào)值在bigger信號(hào)有效時(shí)存入symbol鎖存器中的最高位；3位計(jì)數(shù)器在 smbclk—en信號(hào)有效時(shí)開(kāi)始計(jì)數(shù)，每接收到一個(gè)cclk_en脈沖信號(hào)3位計(jì)數(shù)器就加一，如果 bigger信號(hào)有效，則將3位計(jì)數(shù)器的值存入symbol i存器中的低三位；E. symbol鎖存器中的值在smbclk_en信號(hào)有效時(shí)被載入4位移位寄存器，在bitclk—en信號(hào) 的控制下進(jìn)行并串轉(zhuǎn)換，串行輸^的即為最終解擴(kuò)出來(lái)的比特?cái)?shù)據(jù)。
全文摘要
本發(fā)明公開(kāi)了一種基于MSK差分檢測(cè)解調(diào)的解擴(kuò)裝置及其解擴(kuò)方法，屬于擴(kuò)頻通信系統(tǒng)解擴(kuò)領(lǐng)域。其結(jié)構(gòu)包括時(shí)鐘控制電路、32位移位寄存器、同或相加電路、32位循環(huán)移位寄存器、6位減法器、最大絕對(duì)值鎖存器、比較器、symbol鎖存器、3位計(jì)數(shù)器和4位移位寄存器；該裝置的解擴(kuò)方法為將接收數(shù)據(jù)與預(yù)編碼處理后得到的碼元序列PN0_2進(jìn)行相關(guān)運(yùn)算得到相關(guān)值，該相關(guān)值進(jìn)入符號(hào)判別器進(jìn)行符號(hào)判別得到symbol，將symbol載入4位移位寄存器進(jìn)行并串轉(zhuǎn)換最后得到解擴(kuò)出的比特?cái)?shù)據(jù)。本發(fā)明準(zhǔn)確性好，運(yùn)算量小，電路功耗低。
文檔編號(hào)H04L27/227GK101483625SQ20091002508
公開(kāi)日2009年7月15日 申請(qǐng)日期2009年2月17日 優(yōu)先權(quán)日2009年2月17日
發(fā)明者昊 劉, 吳建輝, 玲 唐, 姚國(guó)良, 時(shí)龍興, 蔣富龍 申請(qǐng)人:東南大學(xué)