專利名稱：利用vlsi實現(xiàn)128位密鑰長度aes算法的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種利用VLSI實現(xiàn)128位密鑰長度AES算法的裝置屬信息加密技術(shù)領(lǐng)域。
背景技術(shù)：
AES (Advanced Encryption Standard)即高級加密標準，是2000年美國國家標準技術(shù) 研究所(NIST)選擇的一種新的信息加密算法，用于取代1977年制定的DES標準，該算法 將作為新的數(shù)據(jù)加密標準用在各個安全領(lǐng)域中，例如2004年被批準的ieee802. lli標準就 首次采用了AES算法來解決802. ll無線局域網(wǎng)的安全問題。AES采用了Rijndael算法，它 是一種對稱密鑰型的加密算法標準，采用迭代分組密碼算法，分組長度為128bit，密鑰長 度可以制定為128bit、 192bit或者256bit,其中采用128bit密鑰長度是最常用的。AES具 有很高對安全性能，對于采用128bit密鑰長度的AES加密算法，即使利用l秒鐘內(nèi)完成一 次56bitDES破解的機器，也要大約149萬億年才能破解。
AES算法是一個迭代的分組密碼，對于128bit密鑰長度，運算迭代次數(shù)為IO。 AES算 法涉及到三種運算過程密鑰擴展運算、加密運算和解密運算。密鑰擴展運算對密鑰本身進 行迭代，生成10輪輪密鑰；AES的加密和解密過程把輸入的128bit數(shù)據(jù)轉(zhuǎn)換為一個4x4的 狀態(tài)字節(jié)，對狀態(tài)字節(jié)進行變換。
AES加密過程首先對明文進行一次輪密鑰加運算，然后進行9輪相同的迭代運算，每一 步迭代包括字節(jié)置換、行移位、列混淆和輪密鑰加四個過程，最后再進行一輪字節(jié)代換、行 移位和輪密鑰加，得出最終的密文。AES加密算法包含的四個變換函數(shù)如下
(1) 字節(jié)置換函數(shù)SubBytes()
SubBytes()是Rijndael加密算法中唯一的非線性變換，該置換包含一個作用在 狀態(tài)字節(jié)上的S盒，用SRD表示，它將一個8bit二進制數(shù)據(jù)轉(zhuǎn)換為另一個8bit 二進制數(shù)據(jù)，要求一一對應(yīng)，可以通過構(gòu)造S盒，用查找表方式來實現(xiàn)。
(2) 行移位變換函數(shù)ShiftRow()
行移位變換是線性變換，在狀態(tài)的每個行間進行，狀態(tài)中的行按照不同的偏移量 循環(huán)左移，對于采用128位密鑰長度的Rijndael算法，行移位對狀態(tài)進行如下 變換
a01a03a。0a01"02
au
a
a30o31fl32a33 ——"33a31
(3)列混淆變換函數(shù)MixColumn()
列混淆變換是線性變換，以狀態(tài)的列為單位進行操作，列混合對狀態(tài)的每一列進
行如下變換
6002030101"0
01020301a
6201010203a2
Z>303010102a3
4(4) 輪密鑰加函數(shù)AddRoundKey()
輪密鑰加函數(shù)將狀態(tài)中的各個字節(jié)和輪密鑰中的各個字節(jié)按位進行異或運算，實 現(xiàn)密碼和密鑰的混合。
AES解密過程首先對密文進行一次輪密鑰加運算，然后進行9輪相同的迭代運算，每一 步迭代包括逆行移位、逆字節(jié)置換、輪密鑰加和逆列混淆加四個過程，最后再進行一輪逆行 移位、逆字節(jié)置換、輪密鑰加，得出最終的明文，解密過程中使用論密鑰次序也是逆序的。 AES解密算法包含的四個變換函數(shù)如下
(1) 逆字節(jié)置換函數(shù)InvSubBytes()
InvSubBytes()是Rijndael解密算法中唯一的非線性變換，該置換包含一個作用 在狀態(tài)字節(jié)上的逆S盒，用逆SRD表示，可以通過構(gòu)造逆S盒，用査找表方式來 實現(xiàn)。
(2) 逆行移位變換函數(shù)InvShiftRow()
逆行移位變換，是線性變換，在狀態(tài)的每個行間進行，狀態(tài)中的行按照不同的偏 移量循環(huán)右移，對于采用128位密鑰長度的Rijndael算法，逆行移位對狀態(tài)進 行如下變換
a01a02"00a01&2a03
aua12=>
a20a22
"30a31a32"33 ——"31 32a33
(3) 逆列混淆變換函數(shù)InvMixColumn()
列混淆變換是線性變換，以狀態(tài)的列為單位進行操作，逆列混合對狀態(tài)的每一列 進行如下變換
陽0￡0509 —a0
6'090￡05ODa,
0D090￡05
05OD090￡fl(3
(4) 輪密鑰加函數(shù)AddRoundKey()
解密運算的輪密鑰加函數(shù)運算過程與加密運算輪密鑰加函數(shù)相同。 AES算法提供了卓越的安全性，但是在速度要求比較高的應(yīng)用場合例如通信等領(lǐng)域，利 用軟件算法會收到處理器速度的限制，有必要開發(fā)硬件加速器，提高加密解密的運行效率。 現(xiàn)有針對AES算法的VLSI電路多側(cè)重于對芯片面積的考慮，對功耗的考慮有不足之處，例 如在公開號為CN1549105A的發(fā)明專利中提及的"一種在智能卡中用串行硬件實現(xiàn)AES算法 的方法"，其中采用了迭代過程中臨時生成輪密鑰的方式，這種方式雖然可以節(jié)省片上存儲 器面積，但是多數(shù)應(yīng)用場合中密鑰不經(jīng)常變化，需要用同一密鑰連續(xù)多次進行加密或解密操 作，這時頻繁的密鑰擴展運算會帶來額外的動態(tài)功耗，不適合對功耗敏感的應(yīng)用領(lǐng)域。。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)的缺陷和不足本發(fā)明提供了一種利用VLSI實現(xiàn)128位密鑰長度AES 算法的裝置。
一種利用VLSI實現(xiàn)128位密鑰長度AES算法的裝置，包括微處理器接口模塊、密鑰擴展模塊、加密運算模塊、解密運算模塊、密鑰輪數(shù)選擇器、數(shù)據(jù)輸出選擇器和狀態(tài)輸出選擇器，其特征在于微處理器接口模塊和微處理器相連接，接收來自微處理器的命令和數(shù)據(jù)；微處理器接口模塊分別和密鑰擴展模塊、加密運算模塊、解密運算模塊、密鑰輪數(shù)選擇器、數(shù)據(jù)輸出選擇器和狀態(tài)輸出選擇器相連接，以控制密鑰擴展模塊、加密運算模塊和解密運算模塊的運行，并負責控制密鑰輪數(shù)選擇器、狀態(tài)輸出選擇器、數(shù)據(jù)輸出選擇器，將運算結(jié)果對外部微處理器輸出；密鑰擴展模塊的密鑰輪數(shù)輸入與密鑰輪數(shù)選擇器輸出連接；密鑰擴展模塊狀態(tài)輸出與微處理器接口模塊連接；密鑰擴展模塊輪密鑰輸出同時與加密運算模塊的輪密鑰輸入、解密運算模塊的輪密鑰輸入連接；加密運算模塊的密文輸出與數(shù)據(jù)輸出選擇器連接；加密運算模塊的狀態(tài)輸出與狀態(tài)輸出選擇器連接；解密運算模塊的明文輸出與數(shù)據(jù)輸出選擇器連接；解密運算模塊的狀態(tài)輸出與狀態(tài)輸出選擇器連接。
所述微處理器接口模塊和密鑰擴展模塊的連接方式是密鑰擴展模塊的密鑰輸入與微處理器接口模塊的數(shù)據(jù)輸出連接。
所述微處理器接口模塊和加密運算模塊的連接方式是加密運算模塊的明文輸入與微處理器接口模塊的數(shù)據(jù)輸出連接。
所述微處理器接口模塊和解密運算模塊的連接方式是解密運算模塊的密文輸入與微處理器接口模塊的數(shù)據(jù)輸出連接。
上述VLSI (Very Large Scale Integrated circuites)即超大規(guī)模集成電路。
在上述裝置中，密鑰擴展模塊負責完成密鑰擴展和論密鑰存儲；加密運算模塊負責對數(shù)據(jù)進行加密；解密運算模塊負責對數(shù)據(jù)進行解密。微處理器接口模塊負責接與外部微處理器進行通信，根據(jù)微處理器發(fā)送的指令控制裝置內(nèi)部其他模塊的運行，包括控制密鑰輪數(shù)選擇器、數(shù)據(jù)輸出選擇器和狀態(tài)輸出選擇器的數(shù)據(jù)選擇端；控制密鑰擴展模塊、加密運算模塊、解密運算模塊的運行；將密鑰擴展模塊的運行狀態(tài)、加密運算模塊和解密運算模塊的運行狀態(tài)和運算結(jié)果返回給外部微處理器。
上述裝置中微處理器接口模塊的運行方法，步驟如下
St印l:若接收到寫數(shù)據(jù)指令，將數(shù)據(jù)存儲于內(nèi)部數(shù)據(jù)寄存器；
St印2:若接收到密鑰擴展指令，輸出start信號至密鑰擴展模塊；輸出控制信號到狀態(tài)輸出選擇器，選通密鑰擴展模塊狀態(tài)輸出；
St印3:若接收到加密運算指令，輸出start信號至加密運算模塊；輸出控制信號到密鑰輪數(shù)選擇器，選通加密運算模塊密鑰輪數(shù)輸出；輸出控制信號到狀態(tài)輸出選擇器，選通加密運算模塊狀態(tài)輸出；
St印4:若接收到解密運算指令，輸出start信號至解密運算模塊；輸出控制信號到密鑰輪數(shù)選擇器，選通解密運算模塊密鑰輪數(shù)輸出；輸出控制信號到狀態(tài)輸出選擇器，選通解密運算模塊狀態(tài)輸出；
St印5:若收到讀數(shù)據(jù)指令，按照微處理器時序要求將狀態(tài)和數(shù)據(jù)返回給微處理器。
上述裝置中密鑰擴展模塊的運行方法，步驟如下
St印l:接收到微處理器接口模塊start信號和密碼后，將狀態(tài)輸出信號置為無效；St印2:接收到微處理器接口模塊start信號和密碼后，在密鑰擴展模塊內(nèi)部狀態(tài)機控
制下連續(xù)進行IO輪密鑰計算，在每輪密鑰擴展完成后存儲該輪密鑰到密鑰擴展模塊內(nèi)部存
儲器中；
St印3:密鑰擴展模塊完成10輪密鑰計算后，將狀態(tài)輸出信號置為有效；St印4:密鑰擴展模塊根據(jù)密鑰輪數(shù)選擇器的輸入，從內(nèi)部存儲器讀出對應(yīng)的輪密鑰，發(fā)送到輪密鑰輸出口。
上述裝置中加密運算模塊的運行方法，步驟如下
St印l:接收到微處理器接口模塊start信號和明文后，在加密運算模塊內(nèi)部狀態(tài)機控制下開始進行10輪加密迭代計算；
St印2:在完成每輪加密迭代計算之后將下一個輪數(shù)輸出至密鑰輪數(shù)選擇器；
St印3:完成第IO輪加密迭代計算后，將狀態(tài)輸出信號置為有效；將密文輸出到該模塊數(shù)據(jù)輸出口；將狀態(tài)輸出信號置為有效。
上述裝置中解密運算模塊的運行方法，步驟如下
St印l:接收到微處理器接口模塊起始信號和密碼后，在解密運算模塊內(nèi)部狀態(tài)機控制下開始進行10輪解密迭代計算；
St印2:在完成每輪加密迭代計算之后將下一個輪數(shù)輸出至密鑰輪數(shù)選擇器；
St印3:完成第10輪密鑰計算后，將狀態(tài)輸出信號置為有效；將密文輸出到該模塊數(shù)據(jù)輸出口；將狀態(tài)輸出信號置為有效。
本發(fā)明目的就是為了解決采用微處理器軟件進行AES加密解密帶來的速度瓶頸問題。該裝置使得128位密鑰長度AES加密解密過程十分簡單高效。本裝置可以作為微處理器外圍電路或作為IP核嵌入到片上系統(tǒng)中完成數(shù)據(jù)加密解密功能，適合于采用128位AES算法作為加密標準的安全應(yīng)用領(lǐng)域。本發(fā)明的有益效果是
1、 本發(fā)明利用硬件實現(xiàn)AES加密和解密運算，解決了軟件進行AES運算速度瓶頸的問題。
2、 本發(fā)明加密運算模塊和解密運算模塊復(fù)用一個密鑰擴展模塊，減少了芯片面積。
3、 釆用本發(fā)明所提供的裝置，輪密鑰存儲在密鑰擴展模塊內(nèi)部RAM中，在密鑰不變的情況下可以連續(xù)多次進行加密或解密操作，無需每次都要重新進行密鑰擴展運算，提高了運算效率，同時降低了功耗。
4、 采用本發(fā)明提供的裝置，只需改變微處理器接口模塊即可移植至不同的微處理器或總線接口，具有高度的靈活性和可移植性。
說明書附圖


圖1為本發(fā)明的硬件結(jié)構(gòu)示意圖。
其中l(wèi)、密鑰擴展模塊；2、密鑰輪數(shù)選擇器；3、微處理器接口模塊；4、解密運算模塊；5、加密運算模塊；6、狀態(tài)輸出選擇器；7、數(shù)據(jù)輸出選擇器。
圖2為本發(fā)明裝置中微處理器接口模塊的運行方法方框示意圖。
其中:8-12按順序表示了該運行方法的各個步驟。
圖3為本發(fā)明裝置中密鑰擴展模塊的運行方法方框示意圖。
其中13-16按順序表示了該運行方法的各個步驟。
圖4為本發(fā)明裝置中加密運算模塊的運行方法方框示意圖。
其中17-19按順序表示了該運行方法的各個步驟。
圖5為本發(fā)明裝置中解密運算模塊的運行方法方框示意圖。
其中20-22按順序表示了該運行方法的各個步驟。
具體實施方式
下面結(jié)合附圖和實施例對本實用新型做進一步說明，但不限于此。實施例l:(硬件實施例)
本發(fā)明實施例l如圖l所示，包括微處理器接口模塊3、密鑰擴展模塊l、加密運算模塊5、解密運算模塊4、密鑰輪數(shù)選擇器2、數(shù)據(jù)輸出選擇器7和狀態(tài)輸出選擇器6，其特征
在于微處理器接口模塊3和微處理器相連接，接收來自微處理器的命令和數(shù)據(jù)；微處理器接
口模塊3分別和密鑰擴展模塊1、加密運算模塊5、解密運算模塊4、密鑰輪數(shù)選擇器2、數(shù)據(jù)輸出選擇器7和狀態(tài)輸出選擇器6相連接，以控制密鑰擴展模塊1、加密運算模塊5和解密運算模塊4的運行，并負責控制密鑰輪數(shù)選擇器2、狀態(tài)輸出選擇器6、數(shù)據(jù)輸出選擇器7，將運算結(jié)果對外部微處理器輸出；密鑰擴展模塊1的密鑰輪數(shù)輸入與密鑰輪數(shù)選擇器2輸出連接；密鑰擴展模塊1狀態(tài)輸出與微處理器接口模塊3連接；密鑰擴展模塊l輪密鑰輸出同時與加密運算模塊5的輪密鑰輸入、解密運算模塊4的輪密鑰輸入連接；加密運算模塊5的密文輸出與數(shù)據(jù)輸出選擇器7連接；加密運算模塊5的狀態(tài)輸出與狀態(tài)輸出選擇器6連接；解密運算模塊4的明文輸出與數(shù)據(jù)輸出選擇器7連接；解密運算模塊4的狀態(tài)輸出與狀態(tài)輸出選擇器6連接。
所述微處理器接口模塊3和密鑰擴展模塊1的連接方式是密鑰擴展模塊1的密鑰輸入與微處理器接口模塊3的數(shù)據(jù)輸出連接。
所述微處理器接口模塊3和加密運算模塊5的連接方式是加密運算模塊5的明文輸入與微處理器接口模塊3的數(shù)據(jù)輸出連接。
所述微處理器接口模塊3和解密運算模塊4的連接方式是解密運算模塊4的密文輸入與微處理器接口模塊3的數(shù)據(jù)輸出連接。
實施例2:(方法實施例)
上述裝置中微處理器接口模塊的運行方法，如圖2所示，步驟如下8:若接收到寫數(shù)據(jù)指令，將數(shù)據(jù)存儲于內(nèi)部數(shù)據(jù)寄存器；
9:若接收到密鑰擴展指令，輸出start信號至密鑰擴展模塊；輸出控制信號到狀態(tài)輸出選擇器，選通密鑰擴展模塊狀態(tài)輸出；
10:若接收到加密運算指令，輸出start信號至加密運算模塊；輸出控制信號到密鑰輪數(shù)選擇器，選通加密運算模塊密鑰輪數(shù)輸出；輸出控制信號到狀態(tài)輸出選擇器，選通加密運算模塊狀態(tài)輸出；
11:若接收到解密運算指令，輸出start信號至解密運算模塊；輸出控制信號到密鑰輪數(shù)選擇器，選通解密運算模塊密鑰輪數(shù)輸出；輸出控制信號到狀態(tài)輸出選擇器，選通解密運算模塊狀態(tài)輸出；
12:若收到讀數(shù)據(jù)指令，按照微處理器時序要求將狀態(tài)和數(shù)據(jù)返回給微處理器。
上述裝置中密鑰擴展模塊的運行方法，如圖3所示，步驟如下
13:接收到微處理器接口模塊start信號和密碼后，將狀態(tài)輸出信號置為無效；
14:接收到微處理器接口模塊start信號和密碼后，在密鑰擴展模塊內(nèi)部狀態(tài)機控制下
連續(xù)進行IO輪密鑰計算，在每輪密鑰擴展完成后存儲該輪密鑰到密鑰擴展模塊內(nèi)部存儲器
中；
15:密鑰擴展模塊完成10輪密鑰計算后，將狀態(tài)輸出信號置為有效；
16:密鑰擴展模塊根據(jù)密鑰輪數(shù)選擇器的輸入，從內(nèi)部存儲器讀出對應(yīng)的輪密鑰，發(fā)送到輪密鑰輸出口。
上述裝置中加密運算模塊的運行方法，如圖4所示，步驟如下
17:接收到微處理器接口模塊start信號和明文后，在加密運算模塊內(nèi)部狀態(tài)機控制下
開始進行10輪加密迭代計算；
18:在完成每輪加密迭代計算之后將下一個輪數(shù)輸出至密鑰輪數(shù)選擇器；
19:完成第10輪加密迭代計算后，將狀態(tài)輸出信號置為有效；將密文輸出到該模塊數(shù)
據(jù)輸出口；將狀態(tài)輸出信號置為有效。
上述裝置中解密運算模塊的運行方法，如圖5所示，步驟如下
20:接收到微處理器接口模塊起始信號和密碼后，在解密運算模塊內(nèi)部狀態(tài)機控制下開
始進行10輪解密迭代計算；
21:在完成每輪加密迭代計算之后將下一個輪數(shù)輸出至密鑰輪數(shù)選擇器；
22:完成第10輪密鑰計算后，將狀態(tài)輸出信號置為有效；將密文輸出到該模塊數(shù)據(jù)輸
出口；將狀態(tài)輸出信號置為有效。
權(quán)利要求
1、一種利用VLSI實現(xiàn)128位密鑰長度AES算法的裝置，包括微處理器接口模塊、密鑰擴展模塊、加密運算模塊、解密運算模塊、密鑰輪數(shù)選擇器、數(shù)據(jù)輸出選擇器和狀態(tài)輸出選擇器，其特征在于微處理器接口模塊和微處理器相連接，接收來自微處理器的命令和數(shù)據(jù)；微處理器接口模塊分別和密鑰擴展模塊、加密運算模塊、解密運算模塊、密鑰輪數(shù)選擇器、數(shù)據(jù)輸出選擇器和狀態(tài)輸出選擇器相連接，以控制密鑰擴展模塊、加密運算模塊和解密運算模塊的運行，并負責控制密鑰輪數(shù)選擇器、狀態(tài)輸出選擇器、數(shù)據(jù)輸出選擇器，將運算結(jié)果對外部微處理器輸出；密鑰擴展模塊的密鑰輪數(shù)輸入與密鑰輪數(shù)選擇器輸出連接；密鑰擴展模塊狀態(tài)輸出與微處理器接口模塊連接；密鑰擴展模塊輪密鑰輸出同時與加密運算模塊的輪密鑰輸入、解密運算模塊的輪密鑰輸入連接；加密運算模塊的密文輸出與數(shù)據(jù)輸出選擇器連接；加密運算模塊的狀態(tài)輸出與狀態(tài)輸出選擇器連接；解密運算模塊的明文輸出與數(shù)據(jù)輸出選擇器連接；解密運算模塊的狀態(tài)輸出與狀態(tài)輸出選擇器連接。
2、 根據(jù)權(quán)利要求1所述的一種利用VLSI實現(xiàn)128位密鑰長度AES算法的裝置，其特征在于 所述的微處理器接口模塊和密鑰擴展模塊的連接方式是密鑰擴展模塊的密鑰輸入與微處理器 接口模塊的數(shù)據(jù)輸出連接。
3、 根據(jù)權(quán)利要求l所述的一種利用VLSI實現(xiàn)128位密鑰長度AES算法的裝置，其特征 在于所述的微處理器接口模塊和加密運算模塊的連接方式是加密運算模塊的明文輸入與微處 理器接口模塊的數(shù)據(jù)輸出連接。
4、 根據(jù)權(quán)利要求1所述的一種利用VLSI實現(xiàn)128位密鑰長度AES算法的裝置，其特征在于 所述的微處理器接口模塊和解密運算模塊的連接方式是解密運算模塊的密文輸入與微處理器 接口模塊的數(shù)據(jù)輸出連接。
5、 一種如權(quán)利要求l所述裝置中微處理器接口模塊的運行方法，步驟如下 St印l:若接收到寫數(shù)據(jù)指令，將數(shù)據(jù)存儲于內(nèi)部數(shù)據(jù)寄存器；St印2:若接收到密鑰擴展指令，輸出start信號至密鑰擴展模塊；輸出控制信號到狀態(tài) 輸出選擇器，選通密鑰擴展模塊狀態(tài)輸出；St印3:若接收到加密運算指令，輸出start信號至加密運算模塊；輸出控制信號到密鑰 輪數(shù)選擇器，選通加密運算模塊密鑰輪數(shù)輸出；輸出控制信號到狀態(tài)輸出選擇器，選通加密 運算模塊狀態(tài)輸出；St印4:若接收到解密運算指令，輸出start信號至解密運算模塊；輸出控制信號到密鑰 輪數(shù)選擇器，選通解密運算模塊密鑰輪數(shù)輸出；輸出控制信號到狀態(tài)輸出選擇器，選通解密 運算模塊狀態(tài)輸出；St印5:若收到讀數(shù)據(jù)指令，按照微處理器時序要求將狀態(tài)和數(shù)據(jù)返回給微處理器。
6、 一種如權(quán)利要求1所述裝置中密鑰擴展模塊的運行方法，步驟如下St印l:接收到微處理器接口模塊start信號和密碼后，將狀態(tài)輸出信號置為無效； St印2:接收到微處理器接口模塊start信號和密碼后，在密鑰擴展模塊內(nèi)部狀態(tài)機控制下連續(xù)進行IO輪密鑰計算，在每輪密鑰擴展完成后存儲該輪密鑰到密鑰擴展模塊內(nèi)部存儲器中；St印3:密鑰擴展模塊完成10輪密鑰計算后，將狀態(tài)輸出信號置為有效；St印4:密鑰擴展模塊根據(jù)密鑰輪數(shù)選擇器的輸入，從內(nèi)部存儲器讀出對應(yīng)的輪密鑰，發(fā)送到輪密鑰輸出口。
7、 一種如權(quán)利要求1所述裝置中加密運算模塊的運行方法，步驟如下St印l:接收到微處理器接口模塊start信號和明文后，在加密運算模塊內(nèi)部狀態(tài)機控制下開始進行10輪加密迭代計算；St印2:在完成每輪加密迭代計算之后將下一個輪數(shù)輸出至密鑰輪數(shù)選擇器；St印3:完成第10輪加密迭代計算后，將狀態(tài)輸出信號置為有效；將密文輸出到該模塊數(shù)據(jù)輸出口；將狀態(tài)輸出信號置為有效。
8、 一種如權(quán)利要求l所述裝置中解密運算模塊的運行方法，步驟如下St印l:接收到微處理器接口模塊起始信號和密碼后，在解密運算模塊內(nèi)部狀態(tài)機控制下開始進行10輪解密迭代計算；St印2:在完成每輪加密迭代計算之后將下一個輪數(shù)輸出至密鑰輪數(shù)選擇器；St印3:完成第10輪密鑰計算后，將狀態(tài)輸出信號置為有效；將密文輸出到該模塊數(shù)據(jù)輸出口；將狀態(tài)輸出信號置為有效。
全文摘要
利用VLSI實現(xiàn)128位密鑰長度AES算法的裝置，屬信息加密技術(shù)領(lǐng)域。包括微處理器接口模塊、密鑰擴展模塊、加密運算模塊、解密運算模塊、密鑰輪數(shù)選擇器、數(shù)據(jù)輸出選擇器和狀態(tài)輸出選擇器，微處理器接口模塊和微處理器相連接，接收來自微處理器的命令和數(shù)據(jù)；微處理器接口模塊分別和密鑰擴展模塊、加密運算模塊、解密運算模塊、密鑰輪數(shù)選擇器、數(shù)據(jù)輸出選擇器和狀態(tài)輸出選擇器相連接，以控制密鑰擴展模塊、加密運算模塊和解密運算模塊的運行，并負責控制密鑰輪數(shù)選擇器、狀態(tài)輸出選擇器、數(shù)據(jù)輸出選擇器，將運算結(jié)果對外部微處理器輸出。本發(fā)明裝置降低了功耗，提高了運算效率，具有高度的靈活性和可移植性。
文檔編號H04L9/14GK101478392SQ200910013660
公開日2009年7月8日 申請日期2009年1月19日 優(yōu)先權(quán)日2009年1月19日
發(fā)明者偉 姜, 李春蕾, 李運田, 濤 桑, 王祖強 申請人:山東大學(xué)