亚洲狠狠干,亚洲国产福利精品一区二区,国产八区,激情文学亚洲色图

數(shù)字電視信號智能監(jiān)控應(yīng)急切換電路的制作方法

文檔序號:7935372閱讀:320來源:國知局
專利名稱:數(shù)字電視信號智能監(jiān)控應(yīng)急切換電路的制作方法
技術(shù)領(lǐng)域
本實用新型屬于電子信息領(lǐng)域中的視音頻技術(shù)領(lǐng)域。本實用新型涉及一種數(shù)字電視倍^ 智能切換系統(tǒng)所使用的信號監(jiān)控應(yīng)急切換電路。
技術(shù)背景
傳統(tǒng)的信號應(yīng)忽切換上嬰依靠手工實現(xiàn),實現(xiàn)的主要方式有跳線方式或矩陣w換方式。
冃iTif市場上存在的一些信號切換設(shè)備大多只能檢測信號的通斷、有無,無法對信S-的內(nèi)部佶 息進行深入分析。要實現(xiàn)碼流信號的分析、切換功能,按照傳統(tǒng)的方式至少需要2-3顆芯片 即信號串并轉(zhuǎn)換芯片+信號分析處理芯片+切換芯片才能完成,電路繁雜El成本高。
本實用新型的所采用的技術(shù)是基于ISO/IEC 13818 (MPEG-2)信號標(biāo)準(zhǔn)的TS流信號、 SMPTE259M/292M/272M的SDI信號和基于TR101 2卯標(biāo)準(zhǔn)的碼流信號檢測技術(shù),以及基于 FPGA的數(shù)字信^分析技術(shù)。 發(fā)明內(nèi)容
本實用新型的目的就是提供一種數(shù)字電視信號智能監(jiān)控應(yīng)急切換電路。本實用新型釆用 了 90nm大規(guī)模FPGA技術(shù),在單芯片內(nèi)即實現(xiàn)了信號串并轉(zhuǎn)換、信號分析處理、信g切換 三大功能,通過軟件設(shè)定可以檢測碼流中斷、同歩錯誤、碼流內(nèi)的一個或多個節(jié)目的PID有 無等,按照TR101 2卯標(biāo)準(zhǔn)實現(xiàn)對第一級系統(tǒng)故障的檢測分析報警,根據(jù)設(shè)定條件進行自動 應(yīng)急切換,并且切換速度可以在0-200秒之間設(shè)定,應(yīng)用非常靈活。獨創(chuàng)的kd報警通訊總線 能夠及時提供監(jiān)測記錄及報警信息。本實用新型還具有碼流墊播功能,更好的保障電視信號 的安全播出。
本實用新型的技術(shù)解決方案是, 一種數(shù)字電視信號智能監(jiān)控應(yīng)急切換電路,山可編和邏 輯控制器FPGA (9),輸入均衡電路(8),電纜驅(qū)動器(11)、電纜驅(qū)動器(12),單片機(10) 等部分組成。其中三組輸入均衡電路(8)分別連接到FPGA (9)上,F(xiàn)PGA (9)同時與舉 片機(10)、電纜驅(qū)動器(11)和電纜驅(qū)動器(12)連接。FPGA (9)、電纜均衡器(3)、電 纜驅(qū)動器(11)、電纜驅(qū)動器(12)和單片機(10)均通過kd報警通訊總線(18)與外部控 制板相連接。
輸入均衡電路(8)由匹配電阻(1)、地線(7)和耦合電容(2)組成的信號輸入電路, 由耦合電容(4)、耦合電容(6)和匹配電阻(5)組成的差分輸出電路,以及與輸入、輸出 電路相連接的電纜均衡器(3)組成。三組輸入均衡電路結(jié)構(gòu)相同,分別對應(yīng)主路輸入、備路輸入和墊播輸入。
電纜均衡器(3)型號是National公司生產(chǎn)的LMH0344、 LMH0034、 LMH0024、 CLC014 或CLC034, Gennum公司生產(chǎn)的GS卯24、 GS卯64 (A)或GS1524 (A), Mindspeed公HJ生 產(chǎn)的M21214或M21204。
可編程邏輯控制器FPGA (9)是Altera公司的Cyclone系列FPGA或Xilinx公司生產(chǎn)的 Spartan系列FPGA芯片。
電纜驅(qū)動器(11)和電纜驅(qū)動器(12)型號是National公司生產(chǎn)的CLC007、 LMH0001/2 或LMH0302, Gennum公司生產(chǎn)的GS卯28 (A)、 GS1528或GS卯68, Mindspeed公司生產(chǎn) 的M21218或M21208。
單片機(10)型號是LPC932或89C5x系列芯片。
匹配電阻(1)、匹配電阻(5)、匹配電阻(13)、匹配電阻(15)和匹配電阻(16)值是 10Q-1000Q ,耦合電容(2)、耦合電容(4)、耦合電容(6)、耦合電容(14)和耦合電容(17) 值是100nF 10000nF。
本實用新型的有益效果是,解決了數(shù)字電視前端多種信號源的信號實時監(jiān)測、智能檢測、 應(yīng)急自動切換的問題。本實用新型以單個FPGA芯片實現(xiàn)了以往需要由多個芯片構(gòu)成的繁雜 電路才能實現(xiàn)的碼流信號分析、處理、切換功能;通過軟件設(shè)定可以檢測碼流中斷、同歩錯 誤、碼流內(nèi)的一個或多個節(jié)目的PED有無等,按照TR101290標(biāo)準(zhǔn)實現(xiàn)對第一級系統(tǒng)故障的 檢測分析,采用了 "模板匹配"技術(shù),根據(jù)每個信號的特點可以給出與之匹配的參數(shù),并允 許合理的誤差范圍,使信號檢測更準(zhǔn)確,有效避免出現(xiàn)信號的誤切換,最終實現(xiàn)了智能檢測; 增加了kd報警通訊總線,能夠?qū)崟r監(jiān)測到信號的狀態(tài),及時報警,同時提供監(jiān)測記錄及報瞀 信息;采用的FPGA核心處理單元處理速度非???,可以最高每秒250MHz的速度進行運算 處理,加上優(yōu)化的算法,使電路具有切換時間短、切換速度快的優(yōu)點,有效的實現(xiàn)了應(yīng)急切 換;本實用新型還提供了碼流墊播功能,更好的保障的數(shù)字電視信號的安全播出。

圖l是本實用新型的電路原理圖。
圖中1、匹配電阻,2、耦合電容,3、電纜均衡器,4、耦合電容,5、匹配電阻,6、耦 合電容,7、地線,8、輸入電纜均衡電路,9、 FPGA, 10、單片機,11、電纜驅(qū)動器,12、 電纜驅(qū)動器,13、匹配電阻,14、耦合電容,15、匹配電阻,16、匹配電阻,17、耦合電容, 18、 kd報警通訊總線。
具體實施方式

以下結(jié)合附圖和具體實施例對本實用新型作進-歩說明如下
電纜均衡器(3)選用美國國家半導(dǎo)體National公司生產(chǎn)的CLC034自適應(yīng)電纜均衡器, 核心處現(xiàn)芯片F(xiàn)PGA (9)選用Altera公司生產(chǎn)的EP2C5T144C8,單片機(10)選片j PHILIPS 公司生產(chǎn)的P89LPC932,電纜驅(qū)動器(ll)、電纜驅(qū)動器(12)選用美國W家f:導(dǎo)體公司生產(chǎn) 的CLC007,匹配電阻(1)值為75Q,耦合電容(2)、耦合電容(14)和耦合電容(17)值 為lnF,耦合電容(4)和耦合電容(6)值為4.7ixF,匹配電阻(5)和匹配電阻(15)阻 位為IOOQ,匹配電阻(13)和匹配電阻(16)阻值為150Q。
信號進入電路板,首先由和地線(7)連接的電阻(1)進行阻抗匹配,而后由耦合電容 (2)進行直流電平轉(zhuǎn)換,然后進入電纜均衡器(3),電纜均衡器(3)對輸入信3進行均衡 放人,并將單極性信號轉(zhuǎn)換為差分信號輸出。由電纜均衡器(3)輸出的差分信^由電容(4) 和電容(6)進行直流電平轉(zhuǎn)換,由匹配電阻(5)調(diào)整輸出幅度后送入FPGA (9)。 FPGA (9) 首先對輸入差分信號進行數(shù)據(jù)和時鐘恢復(fù)并將其轉(zhuǎn)換為速率為27MHz的8位并行數(shù)據(jù),此數(shù) 據(jù)隨后進入FIFO存儲器進行存儲,F(xiàn)PGA (9)內(nèi)部的核心處理單元丌始對數(shù)據(jù)進行分析, 并按照ISO/IEC 13818和TR101 290標(biāo)準(zhǔn)對數(shù)據(jù)進行比較和處理,提取出碼流的PID數(shù)值。 其中FPGA (9)對ASI信號可進行PAT、 PMT分析,PID檢測,對SDI信號可進行EAV、 SAV、 EDH檢測以及色度亮度和內(nèi)容分析。FPGA (9)對數(shù)據(jù)分析處理完成后,將結(jié)果通過 控制總線傳送給單片機(10),單片機(10)中預(yù)設(shè)了與信號相匹配的參數(shù),單片機(10)將 FPGA (9)處理分析的結(jié)果與用戶預(yù)設(shè)數(shù)據(jù)進行比較給出信號支持或異常的標(biāo)記。
如果信號正常,F(xiàn)PGA芯片(9)則輸出差分信號,此信號經(jīng)過匹配電阻(13)、匹配電 阻(15)、匹配電阻(16)、耦合電容(14)和耦合電容(17)調(diào)幅去耦后進入電纜驅(qū)動器(11) 和電纜驅(qū)動器(12),電纜驅(qū)動器(11)和電纜驅(qū)動器(12)將信號驅(qū)動分配輸出。
如果信號異常,單片機(10)則通過kd報警通訊總線(18)啟動蜂鳴器報警并將監(jiān)測結(jié) 果和報警信息傳送給控制板及上位計算機。同時單片機(10)控制FPGA (9)進行應(yīng)急自動 切換,即在主路信號出現(xiàn)問題時自動切換至備路信號,在主備路都有問題時則自動墊播或者 產(chǎn)生出輔助信號,在主路信號恢復(fù)時還可以自動恢復(fù)回主路信號。切換速度可以通過軟件在 0-200秒之間設(shè)定。
本實用新型采用硬件技術(shù)直接實現(xiàn)對高速數(shù)字流的監(jiān)測。通過多功能芯片的使用,使信 ^鎖相、串并轉(zhuǎn)換、打包分組以及信號監(jiān)測皆通過硬件實現(xiàn),大大提高了檢測速度,通過>'載不同程序,即可實現(xiàn)對SDI和ASI信號的監(jiān)測。具有體積小,智能化程度髙以及分析深入 的優(yōu)點。
權(quán)利要求1、一種數(shù)字電視信號智能監(jiān)控應(yīng)急切換電路,主要由可編程邏輯控制器FPGA(9)、輸入均衡電路(8)、電纜驅(qū)動器(11)、電纜驅(qū)動器(12)和單片機(10)組成,其特征在于,三組輸入均衡電路(8)分別連接到FPGA(9)上,F(xiàn)PGA(9)同時與恤片機(10)、電纜驅(qū)動器(11)和電纜驅(qū)動器(12)連接,F(xiàn)PGA(9)、電纜均衡器(3)、電纜驅(qū)動器(11)、電纜驅(qū)動器(12)和單片機(10)均通過kd報警通訊總線(18)與外部控制板相連接。
2、 根據(jù)權(quán)利要求1所述的一種數(shù)字電視信號智能監(jiān)控應(yīng)急切換電路,其特征在f,所述 的輸入均衡電路(8)包括由匹配電阻(1)、地線(7)和耦合電容(2)順序連接組成的倍號 輸入電路,由耦合電容(4)、耦合電容(6)和匹配電阻(5)順序連接組成的差分輸出電路, 以及與輸入、輸出電路相連接的電纜均衡器(3),三組輸入均衡電路結(jié)構(gòu)相同。
3、 根據(jù)權(quán)利要求1或2所述的一種數(shù)字電視信號智能監(jiān)控應(yīng)急切換電路,其特征在于, 所述電纜均衡器(3)的型號是National公司生產(chǎn)的LMH0344、 LMH0034、 LMH0024、 CLC014 或CLC034, Genn腿公司生產(chǎn)的GS卯24、 GS卯64 (A)或GS1524 (A), Mindspecd公5;)生 產(chǎn)的M21214或M21204。
4、 根據(jù)權(quán)利要求1所述的一種數(shù)字電視信號智能監(jiān)控應(yīng)急切換電路,其特征在亍,所述 的電纜驅(qū)動器(11)和電纜驅(qū)動器(12)的型號是National公司生產(chǎn)的CLC007、 LMH000I/2 或LMH0302, Gennum公司生產(chǎn)的GS9028 (A)、 GS1528或GS9068, Mindspeed公司生產(chǎn) 的M21218或M21208。
5、 根據(jù)權(quán)利要求1所述的一種數(shù)字電視信號智能監(jiān)控應(yīng)急切換電路,其特征在于,所述 的可編程邏輯控制器FPGA (9)是Altera公司生產(chǎn)的Cyclone系列FPGA或Xilinx公司生產(chǎn) 的Spartan系列FPGA芯片,所述的單片機(10)型號是LPC932或89C5x系列芯片。
6、 根據(jù)權(quán)利要求1或2所述的一種數(shù)字電視信號智能監(jiān)控應(yīng)急切換電路,其特征在亍, 所述的匹配電阻(1)、匹配電阻(5)、匹配電阻(13)、匹配電阻(15)和匹配電阻(16)值 是10Q 1000Q,所述的耦合電容(2)、耦合電容(4)、耦合電容(6)、耦合電容(14)和 耦合電容(17)值是100nF 10000nF。
專利摘要一種數(shù)字電視信號智能監(jiān)控應(yīng)急切換電路,屬于電子信息領(lǐng)域中的視音頻技術(shù)領(lǐng)域。包括可編程邏輯控制器FPGA,三組輸入均衡電路,電纜驅(qū)動器,單片機等部分。三組輸入均衡電路連接到FPGA,F(xiàn)PGA同時與單片機、電纜驅(qū)動器連接。FPGA、電纜均衡器、電纜驅(qū)動器和單片機均通過kd報警通訊總線與外部控制板相連接。輸入均衡電路包括由電阻、地線和電容順序連接組成的信號輸入電路,由兩個電容和一個電阻順序連接組成的差分輸出電路,以及與輸入、輸出電路相連接的電纜均衡器。本實用新型的有益效果是,解決了數(shù)字電視前端多種信號源的信號實時監(jiān)測、智能檢測、應(yīng)急自動切換等問題,具有電路簡單,檢測精度高,切換速度快等優(yōu)點。
文檔編號H04N7/64GK201303398SQ200820218699
公開日2009年9月2日 申請日期2008年10月24日 優(yōu)先權(quán)日2008年10月24日
發(fā)明者劉興華, 周春雷 申請人:大連科迪視頻技術(shù)有限公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1